數(shù)字圖像處理課程報告基于FPGA的視頻圖像處理系統(tǒng)

1、 青 島 工 學 院數(shù)字圖像處理課程報告i 基于fpga的視頻圖像處理系統(tǒng) 學生姓名 學號 學 院 信息工程學院 專 業(yè) 電子信息工程 年級 2010級 青 島 工 學 院摘要 由于指紋的唯一性和不變性，指紋識別己成為當前最流行、最方便、最可靠的個人身份認證技術之一。本文以自動指紋識別系統(tǒng)的處理流程為線索，介紹了系統(tǒng)的三個部分：指紋預處理、特征提取和指紋匹配。在前人工作的基礎上，我們在各個環(huán)節(jié)都提出了自己的方法，結合那些經(jīng)典的算法，在很大程度上提高了圖像的處理效果與匹配結果。在指紋增強階段，我們結合方向圖與頻率圖修改了gabor濾波器；在細化階段，我們對傳統(tǒng)的opta算法進行了一些改進；在指紋

2、匹配階段，我們著重研究了基于點模式的細節(jié)匹配。此外，我們還成功的實現(xiàn)了各個算法，完成該指紋識別系統(tǒng)，經(jīng)實驗證明，該系統(tǒng)能夠快速準確的識別指紋，達到了預期目的。 關鍵字:圖像分割，圖像增強，二值化，細化，特征提取，特征匹配 abstract fingerprint image enhancement process in the fingerprint image pre-processing has a very important role, directly affect the fingerprint recognition rate and recognition speed. gen

3、eral image enhancement algorithm can not meet the requirements of the fingerprint identification system, ingerprint enhancement algorithm to improve the overall performance, are proposed a gabor filter to enhance the fingerprint image and effectively eliminate noise, and gabor filters parameters can

4、 be quantified. the algorithm can make the image quality significantly enhanced to facilitate follow-up fingerprint feature extraction, fingerprint recognition algorithm to improve the efficiency and accuracy. key words: fingerprint enhancement intensification gabor filter 目 錄 第1章緒論1 11視頻圖像技術的發(fā)展和應用1

5、 111視頻圖像技術的發(fā)展1 112視頻圖像技術的應用范圍1 12課題的研究意義1 13論文組織結構2 第2章頻圖像處理的整體設計3 2.1視頻信號的處理過程3 2.2典型視頻圖像處理系統(tǒng)3 23本論文視頻圖像處理系統(tǒng)的總體框圖設計3 第3章系統(tǒng)開發(fā)平臺fpga技術及硬件選型4 31 fpga的結構及開發(fā)流程4 311 fpga的基本結構4 312 fpga的開發(fā)流程4 32課題中fpga的開發(fā)軟件和器件概述4 321集成開發(fā)軟件4 322 vertexli pro系列器件結構5 33dsp開發(fā)工具systemgenerator7 331 system generator for dsp7 3

6、32使用system generator for dsp實現(xiàn)系統(tǒng)級建模7 第4章視頻圖像采集模塊設計8 4. 1采集模塊實現(xiàn)框圖8 42視頻輸入處理芯片saa71 13初始化8 421 saa71 1 3概述9 422 總線時序分析9 43視頻圖像數(shù)據(jù)采集9 431 saa71 13輸出視頻數(shù)據(jù)格式9 432視頻圖像采集的軟件設計10 第5章視頻圖像算法模塊設計11 51視頻圖像算法11 511圖像平滑算法12 512圖像銳化算法13ii 52模板卷積的實現(xiàn)16 53圖像算法仿真結果及分析16 54硬件語言文件的生成17 參考文獻18 致謝19 基于fpga的視頻圖像處理系統(tǒng) 第1章緒論11視

7、頻圖像技術的發(fā)展和應用111視頻圖像技術的發(fā)展 圖像(視覺)信息是人們由客觀世界獲得信息的主要來源之一，約占人們依靠五官由外界獲得信息量的70以上。因此由圖像所提供的直觀作用是其它途徑獲取信息所無法比擬的。視頻圖像就是連續(xù)的靜態(tài)圖像的序列，是一種對客觀事物更為形象，生動地描述。隨著電子技術和計算機技術的飛速發(fā)展，視頻圖像技術近年來得到了極大的重視和長足的發(fā)展，人們在選擇學習和娛樂信息時，不再是單純的枯燥文信息，豐富多彩的圖片和視頻信息越來越成為人們的首選。并且對視和圖像處理技術的要求不斷攀升，新的需求催生新的技術，主要體現(xiàn)在從標準清(sd)到高清(hd)，分辨率越來越高，要求實時處理的數(shù)據(jù)量越

8、來越大；視頻和圖像壓縮技術日益復雜，如mpeg4第2部分，h264avc，jpeg2000等；對視頻系統(tǒng)智能化的要求提高，如智能拍攝、運動檢測、對象識別、多通道、畫中畫、透明疊加效果等；消費者欣賞能力的提高，希望圖像更穩(wěn)定、更清晰、色彩更艷麗、亮度更符合人眼的感官需求。112視頻圖像技術的應用范圍 隨著計算機技術和半導體工業(yè)的發(fā)展，視頻圖像處理技術的應用將更加廣泛，總結其應用領域，大致有以下幾個方面： (1)在通信和電子商務中的應用。當前通信的主要發(fā)展方向是聲音、文字、圖像和數(shù)據(jù)相結合的多媒體通信，也就是將電話，電視和計算機以三網(wǎng)合一的方式在數(shù)字通信網(wǎng)上傳輸。其中以視頻圖像通信最為復雜和困難，

9、因其數(shù)據(jù)量十分巨大，如傳送彩色電視信號的速率達100mbs以上。要將這樣高的速率的數(shù)據(jù)實時傳送出去，必須采用圖像處理中的編碼壓縮技術來達到目的。 (2)在生物醫(yī)學中的應用。視頻圖像處理在生物醫(yī)學工程方面有非常廣泛的應用，無論是臨床診斷還是病理研究都采用圖像處理技術，而且很有成就。它的直觀、無創(chuàng)傷、第1章緒論安全方便等優(yōu)點受到了普遍的接受。除了最成功的x射線、ct技術之外，還有一類是對醫(yī)用顯微圖像的處理分析，即自動細胞分析儀，如紅細胞、白細胞分類，染色體分析，癌細胞識別以及超聲波圖像的分析等。 (3)在軍事、公安中的應用。在軍事方面主要用于導彈的精確制導、各種偵察相片的判讀，具有圖像、傳輸、存儲

10、和顯示的軍事自動化、指揮系統(tǒng)，飛機、坦克和軍艦模擬訓練系統(tǒng)等；在公安業(yè)務方面實時監(jiān)控、案件偵破、指紋識別、人臉識別、虹膜識別以及交通流量監(jiān)控、事故跟蹤、銀行防盜等。特別是目前已全面投入運行的高速公路不停車自動收費系統(tǒng)中的車輛和車牌的自動識別。12課題的研究意義 傳統(tǒng)的視頻圖像處理技術主要用pc機來做實時圖像處理，由于pc機的結構是基于馮諾依曼的復雜指令計算機，本質上是順序執(zhí)行指令，不能實現(xiàn)并行處理，故實時性很差；用數(shù)字信號處理專用芯片來做實時圖像處理，由于數(shù)字信號處理專用芯片采用數(shù)據(jù)與程序空間相分離的哈佛結構，加上數(shù)字信號處理專用芯片比較適合做復雜的算法，可以實現(xiàn)一定的并行處理能力和容易實現(xiàn)一

11、些算法，故用來做圖像處理比pc機有一定優(yōu)勢。不過隨著新的需求，像實時壓縮(h264)高清視頻，最為強大的單片dsp也無法實現(xiàn)。因此就需要一種新的開發(fā)環(huán)境，實現(xiàn)視頻圖像處理技術的新要求。隨著半導體工藝的不斷進步，fpga不僅告別了傳統(tǒng)觀念的價格昂貴，而且性能也顯著提升，同時不斷集成一些新的硬件資源，比如內嵌dsp塊、內嵌ram塊、鎖相環(huán)(pll)、高速外部存儲器接i(ddr)等，作為一個平臺，fpga顯然已經(jīng)非常適合于高性能的視頻和圖像技術，用fpga來做實時圖像處理，由于可編程邏輯的大容量、靈活性，可以實現(xiàn)圖像極大的并行處理能力，速度可以比pc機和數(shù)字信號處理芯片快，可以實現(xiàn)sopc(片上可編

12、程系統(tǒng))，幫助用戶定制系統(tǒng)，縮短產(chǎn)品研發(fā)和更新?lián)Q代的周期，快速做出有自己特色的，自主知識產(chǎn)權的產(chǎn)品，越來越多的研究人員開始致力于有關fpga的視頻圖像處理技術。13論文組織結構 本論文主要研究的是基于fpga的視頻圖像處理系統(tǒng)各功能模塊的設計與實現(xiàn)，并基于fpga的視頻圖像處理系統(tǒng)對這些模塊算法進行仿真。全文共分5章，其內容安排如下： 第1章緒論。簡要介紹了當前視頻圖像處理技術的發(fā)展和應用，本論文提出的意義以及論文的組織結構。 第2章視頻圖像處理的整體設計。首先簡要地介紹視頻信號及視頻信號處理過程。其次在研究典型視頻圖像處理系統(tǒng)的前提下，設計基于fpga的視頻圖像處理系統(tǒng)，系統(tǒng)主要包含兩個部分

13、：視頻圖像采集模塊，視頻圖像算法模塊。 第3章系統(tǒng)開發(fā)平臺fpga及硬件選型。討論了fpga的結構特點、開發(fā)流程及開發(fā)軟件和視頻圖像處理系統(tǒng)的硬件選擇。如何在matla中實現(xiàn)fpga設計，以實現(xiàn)后端視頻圖像算法的處理。 第4章視頻圖像采集模塊設計。視頻圖像采集、存儲部分的具體實現(xiàn)。首先利用12 c總線對采集卡saa7113初始化及配置；其次通過分析視頻數(shù)據(jù)格式，采用軟件的方式控制視頻圖像數(shù)據(jù)的采集；然后根據(jù)存儲器的讀寫時序，完成存儲器模塊的設計。最后對各部分產(chǎn)生的仿真結果進行分析。 第5章視頻圖像算法模塊設計。首先簡述了常用的視頻圖像算法及濾波原理；然后根據(jù)模板卷積實現(xiàn)的框圖，以基于模型的設計

14、思想，matlab中應用exilian公司嵌入到simul ink中的模塊，構建一款頻圖像處理的模型，實現(xiàn)圖像平滑和圖像銳化算法。最后對不伺算法能進行仿真，并生成硬件描述語言及網(wǎng)表，在ise中調用實現(xiàn)，并對硬件資源消耗情況做簡要分析。 第2章頻圖像處理的整體設計2.1視頻信號的處理過程 一幅平面圖像可以看成是由許許多多的小單元組成，在圖像處理系統(tǒng)中，這些組成畫面的細小單元稱為像素。像素越小，單位面積上的像素數(shù)目就越多，由其構成的圖像就越清晰。電視系統(tǒng)中把構成一幅圖像的各像素傳送一遍稱為進行了一個幀處理，或稱為傳送了一幀。將組成一幀圖像的像素，按順序轉換成電信號的過程稱為掃描。在pal制中，圖像

15、掃描是隔行的，即一幀圖像分兩次掃描，掃描到的兩幅圖像分別稱作奇數(shù)場和偶數(shù)場。視頻圖像信號的處理過程就是拍攝視頻信號的逆過程。攝像頭輸出的是標準pal制電視信號。攝像頭通過光電轉換實現(xiàn)圖像到視頻信號的轉換，也就是掃描的過程。攝像頭每掃描一行圖像，加入一個行脈沖，每掃描完一場圖像加入一個場同步信號。同時了保證掃描逆程光柵不顯示，應加入和同步信號同周期的消隱信號。對視頻信號進行處理，需要先進行ad轉換、行場同步信號的分離等步驟。采用專用的視頻信號進行轉換，然后再啟用工具處理數(shù)字圖像信號并得到需要的結果。最后將結果用適當?shù)姆绞竭M行傳輸。2.2典型視頻圖像處理系統(tǒng) 典型的視頻處理系統(tǒng)使用一個微處理器來控

16、制一個視頻流水線，該視頻流水線包括一個視頻源和宿，一個用于存儲視頻數(shù)據(jù)的大型存儲器，和個視頻算法函數(shù)，實現(xiàn)一些算法處理功能。23本論文視頻圖像處理系統(tǒng)的總體框圖設計 根據(jù)對視頻信號處理的基本過程和對典型視頻圖像處理系統(tǒng)框圖的理解，結合fpga的開發(fā)優(yōu)勢，本論文構建的基于fpga的視頻圖像處理系統(tǒng)框圖，如圖24所示。第3章系統(tǒng)開發(fā)平臺fpga技術及硬件選型31 fpga的結構及開發(fā)流程311 fpga的基本結構 它主要由可配置邏輯模塊(clb)、用戶可編程io(iob)、blockram、數(shù)字時鐘管理模塊(dcm)冪i硬件乘法器等組成。312 fpga的開發(fā)流程 fpga設計流程分為設計規(guī)范、設

17、計輸入、功能仿真、綜合設計、布局布線、時序仿真。32課題中fpga的開發(fā)軟件和器件概述321集成開發(fā)軟件 目前，fpga的常用丌發(fā)工具軟件大體上可分為兩類：一類是由專業(yè)的eda軟件開發(fā)公司提供的第二方軟件，另一類是山fpga芯片廠商直接提供的開發(fā)軟件。在此僅對本論義所用劍的exilian公司集成化，發(fā)工具ise做簡要介紹。322 vertexli pro系列器件結構 1嵌入式power pc 405處理器 在vertexii pro系列器件中，最多嵌入4個同樣規(guī)模的power pc 405處理器內核。每個處理器模塊包含power pc 405risc硬核、ocm(onchip memory)控

18、制器、時鐘和控制邏輯、cpufpga接口、各種內部總線等。2千兆位高速串行收發(fā)a(mgt)模塊 在vertexii pro系列器件中，exilian嵌入了多達24個通道的千兆位高速串行收發(fā)器模塊，可提供單通道全雙工600mbs一3125gbs的數(shù)據(jù)傳輸能力。多個收發(fā)器組合起來應用，可使vertexii pro系列器件實現(xiàn)高達75gbs的有效帶寬。3可配置邏輯模塊(clb) vertexii pro系列器件的每個clb模塊由4個相同的slice和附加邏輯構成，用于實現(xiàn)組合邏輯和時序邏輯。每個slice由兩個4輸入函數(shù)發(fā)生器、進位邏輯、算術邏輯、存儲邏輯和函數(shù)復用器組成。4輸入函數(shù)發(fā)生器可以用于實

19、現(xiàn)4輸入查找表(lut)、分布式ram或16位基于查找表的移位寄存器。每個clb既可配置為分布式ram，也可配置為分布式rom。4數(shù)字時鐘管理器(dcm) vertexii pro系列器件提供了性能更高的數(shù)字時鐘管理器(dcm)。dcm模塊是基于xilinx的其它系列器件所采用的數(shù)字延遲鎖相環(huán)(dll,deiaylocked loop)模塊發(fā)展起來的。在時鐘的管理和控制方面，dcm比dll功能更強大，使用更靈活。系統(tǒng)中采用dcm設計可以實現(xiàn)零時鐘漂移，消除時鐘分配延遲，并實現(xiàn)時鐘閉環(huán)控制；另外，使用dcm使時鐘可以映射到pcb上用于同步外部芯片，這樣就減少了對外部芯片的要求，將芯片內部的時鐘控

20、制一體化，以利于時鐘設計。vinexii pro系列器件的dcm共由四部分組成。其中最底層仍采用成熟的dll模塊；其次分別是數(shù)字頻率合成器(dfs，digitalfrequency synthesizer)、數(shù)字移相器(dps，digitalphase shifter)和數(shù)字頻譜擴展器(dss，di西tal spread spectrum)?；鵼-fpga的視頻圖像處理系統(tǒng)。5可編程輸入輸出邏輯塊(iob) iob模塊用于提供fpga內部邏輯與器件封裝管腳之間的接口。virtexii pro系列器件的lob在select0技術基礎上發(fā)展到系統(tǒng)級的system io技術。該技術不僅支持常用的一些

21、接口標準，而且提供內部端接電阻和數(shù)字控制阻抗(dci，digital controlledimpedance)技術，輸出驅動強度控制，從而支持更復雜的系統(tǒng)接口，有效改善信號傳輸質量。這些接口包括：單端接口i，唧，、lvcmos、sstl3iii、pci、pcix、agp、agp2x、sstl21ii、hstl-liihiw、gtl和gtl+等；差分接口lvds、buslvds、lvpecl、ldt；此外還支持ddr接口。為了能夠適應系統(tǒng)中存在的各種接口標準，virtexiipro系列器件將io引腳分成了8個塊(bank)，每個bank有各自的工作電壓和參考電源?？筛鶕?jù)當前使用的io接口標準不同

22、，設置不同的接口工作電壓(vcco)和參考電源(vref)。6乘法-器(multipler) virtexii pro系列器件提供多達556個嵌入式18位18位二進制乘法器。這些嵌入式乘法器可實現(xiàn)18位x 18位帶符號高速乘法運算。18位18位的有符號乘法運算速度可達140mhz，而4位4位的有符號乘法運算速度可達255 mhz。乘法器模塊不僅可以通過交換矩陣與18kb的塊存儲器配合使用，也可以單獨使用。乘法器模塊的物理分布與塊存儲器的物理分布是一致的，兩個模塊彼此相鄰，這種結構非常適合于高速的數(shù)字信號處理。7存儲器體系結構(1)分布式存儲器結構 分布式存儲器(distributed sele

23、ctram)是由clb中的查找表(lut)實現(xiàn)的。每個clb有8個ujt，可以構成8個16x 1或128x 1、642的存儲器，通常用來構成小容量的片內存儲器。這種存儲器具有訪問速度快的特點，可以達到05as，因此常常用于數(shù)字信號處理的數(shù)據(jù)緩存等。virtexii pro系列器件最多可提供15mb的分布式存儲器。(2)塊存儲器結構 塊存儲器(block ram)是fpga內部的專用存儲器模塊，bram存儲器是真正雙口(true dualport)ram，在器件內提供了大量快速分散的存儲器塊。bram存儲器的總量隨著virtexii pro器件的規(guī)模而增長(高達38mbit)。18kb每塊的br

24、am塊是可級聯(lián)的，從而可支持更深和更寬的存儲器設計，同時通過專門的布線資源使得時序代價極小。塊存儲器可以配置成單端口blockram或完全的雙端口blockram，雙端口blockram的結構和標準原型如圖所示。33dsp開發(fā)工具systemgenerator331 system generator for dsp 本論文在開發(fā)視頻圖像算法中將采用xilinx公司開發(fā)的基于matlab的systemgenerator fordsp工具114j。systemgenerator for dsp是基于fpga的信號處理建模和設計工具。在matlabsimulink的環(huán)境下完成算法的建模和設計，可以將

25、一個dsp系統(tǒng)表示為一個高度抽象的模塊，并自動將系統(tǒng)映射為一個基于fpga的硬件方案，而且systemgenerator for dsp實現(xiàn)這些功能并沒有降低硬件性能。此外它還能自動生成硬件描述語言，測試程序，支持軟硬件仿真，且支持用戶創(chuàng)建的simulink模塊，并能在xilinxfpga上自動實現(xiàn)硬件系統(tǒng)。ise可對工程進行仿真、綜合、最后完成算法的硬件化。332使用system generator for dsp實現(xiàn)系統(tǒng)級建模第4章視頻圖像采集模塊設計 由第二章設計的系統(tǒng)總體框圖可知，視頻圖像處理可以主要分為兩大模塊：視頻圖像采集模塊和視頻圖像算法模塊。本章主要介紹視頻圖像采集模塊設計。4

26、. 1采集模塊實現(xiàn)框圖42視頻輸入處理芯片saa71 13初始化 本設計中saa7113的初始化是利用l2c總線來實現(xiàn)的，使之開始正常工作。從cvbs端口引進的電視信號構成極為復雜。我們采用了philips公司的視頻輸入處理芯片saa7113來完成數(shù)據(jù)的ad轉換。fpga通過12 c總線和saa7113相連接，可以輕松的對其進行配置，以獲取需要的數(shù)據(jù)信息。421 saa71 1 3概述 saa7113是philips公司的一種高集成度視頻解碼芯片1191，采用cmos工藝，在很多視頻產(chǎn)品如電視卡、mpeg2、mpeg4中都有應用，支持隔行掃描和多種數(shù)據(jù)輸出格式，通過簡潔的總線與采樣控制器連接可

27、方便地構成圖像采集系統(tǒng)。本系統(tǒng)對視頻解碼芯片saa7113的控制連接電路。422 總線時序分析 (inter-integrated circuit)總線是由philips公司開發(fā)的串行兩線式總線，自80年代產(chǎn)生以來，由于其簡單性和可靠性，被廣泛應用于集成電路(ic，intergratedcircuit)及外圍設備中僅需要兩條線工作，串行數(shù)據(jù)線sda和串行時鐘線scl。通過簡單的主從協(xié)議，每個連接到總線上的設備都具有唯一的軟可編址的地址。作為主設備或從設備，取決于其在某時刻所起的功能，由主設備發(fā)起數(shù)據(jù)傳輸。在標準模式傳輸中，串行8位傳輸方式和雙向傳輸方式能達到100kbits的速度。 43視頻圖

28、像數(shù)據(jù)采集 開始采集視頻時，saa7113輸出視頻圖像數(shù)據(jù)通過8位總線vpo傳輸給fpga。由于pal制電視信號是隔行掃描，分為奇數(shù)場和偶數(shù)場傳輸，數(shù)字化以后仍然格式不變，因此需要將奇數(shù)場和偶數(shù)場的數(shù)據(jù)還原成一幅完整的圖像。本論文通過分析視頻數(shù)據(jù)流中的“ff 00 00 saveav”時間參考代碼段，獲得奇偶場信號，場參考信號，行參考信號，有效行數(shù)據(jù)開始和結束信號，并根據(jù)這些信號，編寫verilog語言控制數(shù)據(jù)的采集。431 saa71 13輸出視頻數(shù)據(jù)格式 saa7113數(shù)字化后輸出的視頻圖像數(shù)據(jù)是標準的11ru656 yuv 4：2-2格式，yuv顏色空間是pal電視信號傳輸過程中基本的格

29、式，它充分利用傳輸通道的帶寬。y分量代表黑白亮度分量，u和v分量表示彩色信息，輸出數(shù)字視頻信號數(shù)據(jù)格式表41 saa7113輸出的數(shù)據(jù)格式tab41 saa71 13 output data format1rimlng 11mingblanking reference 72d plxels yuv 4：2：2 data referenceperiodcode core80 10 ff 00 00 sav cb0 y0 cm y1 y719 ff 00 00 eav表41中，“80 10”表示當前視頻信號處于行消隱階段?！癴f 00 00 sav”是時間參考代碼段，標志有效視頻數(shù)據(jù)的開始。其中“

30、sav”是“有效視頻數(shù)據(jù)的開始”(startof activevideo)?！癱b0y0 cro y1y719是有效數(shù)據(jù)段。cbn：u(b色差分量，n是像素標號n=0，2，4718，yn：y亮度分量，n是像素標號n=0，1，2719，cmv(ry)色差分量，n是像素標號n=0，2，4718，“ff00 00 eav是時間參考代碼段，標志有效視頻數(shù)據(jù)的結束。其中eav是“有效視頻數(shù)據(jù)的結束(end of active video)。saa7113對sav和eav數(shù)據(jù)格式的定義如表42所示。第7位 第6位 第5位 第4位 03位場標志位，第一 處于場消隱階段 在sav中為“0”始終為“1 場為0”

31、，第 為“1”，有效數(shù) 在eav中為“1 保留二場“1 據(jù)階段位為“0”從表42中可以看到在完整的一幀圖像數(shù)據(jù)中第一場場消隱階段sav為“1010xxxx”，第一場有效數(shù)據(jù)階段sav為“1000xxxx?！皒表示該位的狀態(tài)沒有作用。其它場的sav和eav狀態(tài)類推。432視頻圖像采集的軟件設計(1)軟件設計分析 8位總線數(shù)據(jù)vpo傳輸給fpga，fpga需要將數(shù)據(jù)保存到sram中，由于pal制電視信號是隔行掃描，奇數(shù)場和偶數(shù)場分別傳輸，因此在將數(shù)據(jù)保存到sram之前，需要將奇數(shù)場和偶數(shù)場的數(shù)據(jù)還原成一幅完整的圖像。通常的設計都是利用saa7113的rst0，rstl兩個引腳判斷控制信號，但控制信

32、號有場參考信號vref、行參考信號href和奇偶場信號3個，所以剩下的奇偶場信號需要通過計數(shù)器來模擬，給設計帶來繁瑣且準確度不高。此外在實踐中發(fā)現(xiàn)，采用該設計方法有時候難以保證每一行采集的有效數(shù)據(jù)位置都一樣，容易導致圖像錯位。基于上述兩點考慮，決定利用視頻數(shù)據(jù)流的格式標準，來識別需要得到的圖像數(shù)據(jù)，目前這種方法在視頻采集系統(tǒng)中應用還不多。利用數(shù)據(jù)流的格式標準，通過分析vpo總線上視頻數(shù)據(jù)流中的“ff 00 00sa眥v”時間參考代碼段，來識別奇偶場信號、場消隱信號和有效行數(shù)據(jù)的開始和結束?？梢垣@得奇偶場信號，場消隱信號，行消隱信號，有效行數(shù)據(jù)開始和結束信號，根據(jù)這些控制信號，可以將奇數(shù)場和偶數(shù)

33、場的數(shù)據(jù)還原成一幅完整的圖像。確定了saa7113采集方法，可以利用verilog語言編寫出fpga采集基t fpga的視頻圖像處理系統(tǒng)saa7113輸出數(shù)據(jù)流的程序。以下是采集一行視頻數(shù)據(jù)時的流程圖，如圖 采集一行視頻數(shù)據(jù)時的流程圖第5章視頻圖像算法模塊設計 在實際應用系統(tǒng)，經(jīng)常會由于一些噪聲、光照等因素使圖像的質量往往不高，為了便于顯示、觀察或進一步的處理，常常需要對原始的數(shù)字圖像進行特征提取、噪聲平滑濾波、幾何校正等處理，這類圖像處理技術稱為圖像的低級處理。在低級處理中，圖像處理算法具有數(shù)據(jù)量與運算量大，算法簡單的特點，因此，該環(huán)節(jié)在系統(tǒng)中最為耗時，對整個系統(tǒng)速度影響較大。目前，越來越多

34、的算法可以用硬件來實現(xiàn)。但是，由于圖像處理算法的復雜性、多樣性，一個系統(tǒng)只能采用一種結構，限制了其應用范圍；而且在實現(xiàn)和調試各種視頻算法時，需要通過軟件和硬件仿真來驗證其功能性，視頻流的實時特性，令視頻處理應用的仿真產(chǎn)生了挑戰(zhàn)。本論文提出的是一種在system generatorfor dsp開發(fā)環(huán)境中，用基于模型的方式設計視頻圖像算法的硬件平臺，其優(yōu)點是靈活性強，設計周期短，算法驗證方便，利于開發(fā)者改進新的算法，是視頻圖像處理發(fā)展趨勢。51視頻圖像算法 圖像平滑濾波和圖像銳化濾波是常見的圖像增強算法。平滑濾波用于模糊處理和減小噪聲，可用低通濾波器實現(xiàn)；銳化濾波為了增強被模糊的細節(jié)邊緣，可用高

35、通濾波器實現(xiàn)。不管使用何種濾波器，基本的濾波算法是對圖像模板下面的像素與模板系數(shù)的乘積求和，也稱為模板卷積。主要步驟為：(1)將模板在圖像中漫游，并將模板中心與圖像中某個像素重合；(2)將模板上系數(shù)與模板下對應像素相乘；(3)將所有乘積相加；(4)將模板的輸出響應賦值給圖中對應模板中心位置的像素。 如圖52 a)給出圖像的一部分，其中所標為一些像素的灰度值，現(xiàn)在假設有一個33的模板如圖52 b)所示，模板內所標為模板系數(shù)，如將所在位置與圖中灰基于fpga的視頻圖像處理系統(tǒng)度值為s。的像素重合，模板的輸出相j婦為r=koso+k 1 sl+k (51)511圖像平滑算法 平滑濾波器用于模糊處理和

36、減小噪聲，其原理是平滑濾波器能減弱或消除傅立葉空間的高頻分量，而高頻分量對應圖像中的區(qū)域邊緣等灰度值具有較大較快變化的部分，濾波器將這些分量濾去可使圖像平滑。圖像平滑濾波，屬于線性低通濾波器，需用到模板操作。平滑模板的思想是通過一點和周圍幾個點的運算(通常為平均運算)來去除突然變化的點，從而濾掉一定的噪聲，但圖像有一定的模糊。模板操作實現(xiàn)了一種鄰域運算，即某個像素點的結果不僅和本像素灰度值有關，而且和其鄰域點的值有關。鄰域平均法是一種對局部空間處理的算法，這種方法的基本思想是用幾個像素灰度的平均值來代替每個像素的灰度。假定有一幅nn個像素的圖像觸，y)，平滑處理后得到一幅圖像gg，y)。g(x

37、，y)由下式?jīng)Q定?？?|古伽黔)(52)式中：x，y=0，1，2，n1， s是g，y)點鄰域中點的坐標的集合，但其中不包括(x，y)點，m是集合內坐標點的總數(shù)。上式說明，平滑后的圖像g(x，y)中的每個像素的灰度值均由包含在0，y)的預定鄰域中的幾個像素的狄度值的平均值來決定。 一種常見的平滑算法將原圖中一個像素的灰度值和它周闈鄰近像素的狄復值相加，然后將求得的平均值(除以25)作為新圖像中該像素的灰度值。如下方法來表示該操作。以上模板雖然簡單常見，但是其平滑效果不是很好，圖52 b1為使用這一模板后的仿真圖，經(jīng)過大量實驗，本論文將采用的一下55的平滑模板。matlab工具f26l對兩個模板進

38、行仿真結果如圖52所示。由圖可以看出，本論文采用的模板對原圖像起到平滑的作用，而不使圖像失真。512圖像銳化算法 圖像銳化的目的是使邊緣和輪廓線模糊的圖像變得清晰，并使其細節(jié)清晰。邊緣和輪廓一般都位于灰度突變的地方，因此可以用灰度差分提取出來。然而，由于邊緣和輪廓在一幅圖像中常常具有任意方向，而差分運算是有方向性的，因此與差分方向一致的邊緣和輪廓便檢測不出來，因而希望找到一些各向同性的檢測算子，他們對任意方向的邊緣和輪廓都有相同的檢測能力。具有這種性質的銳化算子有梯度算子、拉普拉斯(laplacian)算子。其中，laplacian算子在用于邊緣檢測時，對噪聲過于敏感，要得到好的邊緣檢測效果，

39、往往在使用laplacian算子后，還需要施以閾值運算。一般說來，laplacian檢測邊緣的效果不如梯度算子好。因此本論文在做圖像銳化處理的時候采用梯度算子的方式，以下介紹幾種常用的梯度算予robert、sobel和prewitt算子。(1robert算子梯度運算是圖像處理的最常甩的微分方法。設圖像灰度函數(shù)為2可，夕)，x，y為像素坐標，則它在點f(x，y)處的梯度、梯度大小、相位公式分別表示為：(2)sobel算子 用robert算子銳化圖像時，圖像中的噪聲、條紋等同樣得到加強，這在圖像處理中會造成偽的邊緣和輪廓。sobel算子則在一定程度上克服了這個問題。sobel算子的基本思想是：以原

40、圖像的任意像素“，_)為中心，分別計算窗口中心像素機，y方向上的梯度。增對于數(shù)字圖像，由于其計算公式的繁簡對處理工作量影響較大可以看出，sobel算子在計算x方向和y方向上的梯度時，不像普通梯度算子那樣只用兩個像素灰度差值來表示，而是采用兩列或兩行像素灰度加權和的差值來表示，這使得sobel算子具有如下優(yōu)點：幻由于引入加權平均，因而對圖像中的隨機噪聲具有一定的平滑作用。b)由于sobel算子采用間隔兩行或者兩列的差分，所以圖像中邊緣兩側的像素得到增強。sobel算子得到的銳化圖像的邊緣顯得粗而亮。sobel算子可以通過以下兩個模板實現(xiàn)：(3)prewitt算子prewitt算子與sobel算子區(qū)別僅在于選用的模板不同。采用matlabt具仿真三個邊緣檢測算子如圖53所示。由上圖可以發(fā)現(xiàn)，sobel算子和prewitt算子的效果比較好。因此本論文將實現(xiàn)sobel算子實現(xiàn)邊緣檢測。52模板卷積的實現(xiàn) 模板卷積運算是圖像低級處理中最基礎、最重要的算法之一，以上介紹的幾種常見圖像算法均需要模板卷積來實現(xiàn)，不同之處只在選擇不同的乘積系數(shù)，因此模板卷積的實現(xiàn)是實現(xiàn)各個圖像算法的關鍵所在。 ，在圖像算法中，所使用的模板需要的是二維卷積，也就是二維濾波，而一維卷積是二維卷積的基礎，所以先討論一維卷積模板匹配的實現(xiàn)。521一維卷積實現(xiàn)對于兩個長度分別為m和n的序列f(i)和g(