高速數(shù)據(jù)采集設(shè)計管理論文

1、高速數(shù)據(jù)采集設(shè)計管理論文 摘要：本文主要介紹支持USB2.0高速傳輸?shù)腅ZUSBFX2單片機CY7C68013，并詳細說明用此芯片實現(xiàn)高速數(shù)據(jù)采集系統(tǒng)和相應(yīng)的Windows驅(qū)動程序及底層固件程序的開發(fā)過程。 關(guān)鍵詞：CY7C68013USB2.0數(shù)據(jù)采集固件 1引言 現(xiàn)代工業(yè)生產(chǎn)和科學(xué)研究對數(shù)據(jù)采集的要求日益提高，在瞬態(tài)信號測量、圖像處理等一些高速、高精度的測量中，需要進行高速數(shù)據(jù)采集?，F(xiàn)在通用的高速數(shù)據(jù)采集卡一般多是PCI卡或ISA卡，存在以下缺點：安裝麻煩、價格昂貴；受計算機插槽數(shù)量、地址、中斷資源限制，可擴展性差；在一些電磁干擾性強的測試現(xiàn)場，無法專門對其做電磁屏蔽，導(dǎo)致采集的數(shù)據(jù)失真。

2、 通用串行總線USB是1995年康柏、微軟、IBM、DEC等公司為解決傳統(tǒng)總線不足而推廣的一種新型的通信標準。該總線接口具有安裝方便、高帶寬、易于擴展等優(yōu)點，已逐漸成為現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢。基于USB的高速數(shù)據(jù)采集卡充分利用USB總線的上述優(yōu)點，有效解決了傳統(tǒng)高速數(shù)據(jù)采集卡的缺陷。 2硬件設(shè)計 2.1支持USB2.0高速傳輸?shù)腃Y7C68013 CypressSemiconductor公司的EZUSBFX2是世界上第一款集成USB2.0的微處理器，它集成了USB2.0收發(fā)器、SIE（串行接口引擎）、增強的8051微控制器和可編程的外圍接口。FX2這種獨創(chuàng)性結(jié)構(gòu)可使數(shù)據(jù)傳輸率達到56Mbyte

3、s/s，即USB2.0允許的最大帶寬。在FX2中，智能SIE可以硬件處理許多USB1.1和USB2.0協(xié)議，從而減少了開發(fā)時間和確保了USB的兼容性。GPIF（GeneralProgrammableInterface）和主/從端點FIFO（8位或16位數(shù)據(jù)總線）為ATA、UTOPIA、EPP、PCMCIA和DSP等提供了簡單和無縫連接接口。 CY7C68013的GPIF引擎具有自動傳輸數(shù)據(jù)結(jié)構(gòu)的特性，這種特性使得外圍設(shè)備和主機通過CY7C68013可以無縫的、高速的傳輸數(shù)據(jù)。為了實現(xiàn)高速的數(shù)據(jù)傳輸，CY7C68013CPU不會直接參與數(shù)據(jù)的傳輸，而是直接利用GPIF的自動傳輸數(shù)據(jù)模式。圖1和圖

4、2說明了主機IN和OUT數(shù)據(jù)傳輸過程。 2.1.1端點緩沖區(qū) FX2包含3個64字節(jié)端點緩沖區(qū)和4K可配置成不同方式的緩沖，其中3個64字節(jié)的緩沖區(qū)為EP0、EP1IN和EP1OUT。EP0作為控制端點用，它是一個雙向端點，既可為IN也可為OUT。當需要控制傳輸數(shù)據(jù)時，F(xiàn)X2固件讀寫EP0緩沖區(qū)，但是8個SETUP字節(jié)數(shù)據(jù)不會出現(xiàn)在這64字節(jié)EP0端點緩沖區(qū)中。EP1IN和EP1OUT使用獨立的64字節(jié)緩沖區(qū)，F(xiàn)X2固件可配置這些端點為BULK、INTERRUPT或ISOCHRONOUS傳輸方式，這兩個端點和EP0一樣只能被固件訪問。這一點與大端點緩沖區(qū)EP2、EP4、EP6和EP8不同，這四

5、個端點緩沖區(qū)主要用來和片上或片外進行高帶寬數(shù)據(jù)傳輸而無需固件的參與。EP2、EP4、EP6和EP8是高帶寬、大緩沖區(qū)。它們可被配置成不同的方式來適應(yīng)帶寬的需求。 2.1.2接口信號 在利用GPIF進行高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計時，GPIFwaveforms的編輯是非常重要的，它控制著整個數(shù)據(jù)傳輸過程的讀寫時序。此時CPU的作用已經(jīng)非常小了，它只起著下載代碼到內(nèi)部RAM以及在固件中如何觸發(fā)GPIFwaveforms的作用。FX2專門為GPIF提供了外圍接口信號，如8位或16位的數(shù)據(jù)線、控制信號、Ready信號以及地址線。 IFCLK（雙向時鐘信號）：IFCLK是一個參考時鐘，可以配置成輸入或輸出。當配

6、置為輸出時，IFCLK被FX2驅(qū)動為30MHz或48MHz；當配置為輸入時，時鐘范圍為548MHz。 GPIFADR8:0（輸出）：GPIF使用GPIFADR信號為外部設(shè)備提供地址線，在總線上地址值是自增的。 FD15:0（雙向）：這是USB主機通過FX2和外部設(shè)備進行數(shù)據(jù)傳輸?shù)臄?shù)據(jù)線，它可配置成8位或16位。當16位時，F(xiàn)D7:0代表端點FIFO中的第一個字節(jié)，F(xiàn)D15:8代表第二個字節(jié)。 CTL5:0（輸出）：FX2為外部設(shè)備提供了幾個控制信號，如讀寫選通、使能等。 RDY5:0（輸入）：FX2提供了幾個狀態(tài)檢測信號，它可以檢測外部設(shè)備的狀態(tài)，如FIFO的空、滿、半滿等。 GSTATE2:

7、0（輸出）：這是調(diào)試信號，表示GPIF波形執(zhí)行的狀態(tài)，通常連接到邏輯分析儀上。 2.2AD9238 AD9238是一個雙通道的12位A/D轉(zhuǎn)換器，采用單3V供電，速度可以是20MSPS、40MSPS和65MSPS；低功耗，工作在20MSPS時，功耗為180mW，40MSPS時，功耗為330mW，65MSPS時，功耗為600mW；具有500MHz3dB帶寬的差分輸入；片上參考源及SHA；靈活的模擬輸入范圍：1Vp-p2Vp-p；適用于：超聲波設(shè)備，射頻通訊，電池電源儀器，低價示波器等。本系統(tǒng)采用20MSPS的AD9238，可充分發(fā)揮USB在高速傳輸模式下的數(shù)據(jù)傳輸優(yōu)勢。 2.3數(shù)據(jù)采集系統(tǒng) 該數(shù)

8、據(jù)采集系統(tǒng)整個框圖如圖3所示，該系統(tǒng)由以下幾部份組成：USB控制器、FIFO、CPLD、AD9238以及數(shù)據(jù)采集前端電路。 圖3數(shù)據(jù)采集系統(tǒng)框圖 CPLD主要是控制時序，時鐘分頻等。FIFO主要是起著高速數(shù)據(jù)緩沖作用，當FIFO半滿時，數(shù)據(jù)開始向USB主機發(fā)送。我們采用的是同步FIFO，時鐘信號接IFCLK，當FIFO的/RD信號和/OE信號有效時，每個IFCLK上升沿就輸出一個數(shù)據(jù)；當FIFO的/WR信號有效時，IFCLK上升沿就讀進一個數(shù)據(jù)。AD9238的20MHz時鐘信號是通過CPLD分頻所得。當程序使能AD9238的/OEB_A和/OEB_B信號時，AD9238雙通道開始進行數(shù)據(jù)采集并

9、向FIFO寫數(shù)據(jù)。 系統(tǒng)前端的調(diào)理電路采用的是AD公司的AD8138，該放大器具有較寬的模擬帶寬（320MHz,-3dB,增益1），而且可以實現(xiàn)將單端輸入變成差分輸出的功能。此項功能在現(xiàn)代高速模數(shù)變換電路中非常有用，因為幾乎所有的高速A/D芯片都要求模擬信號為差分輸入，雖然部分芯片的手冊中提到對于單端輸入信號也可使用，但這樣一來會使A/D轉(zhuǎn)換結(jié)果的二次諧波增大，降低信噪比(SNR)。AD8138很好的解決了這個問題，用戶可以很容易的將單端信號轉(zhuǎn)換成差分輸出而不必使用變壓器，并且它的輸入阻抗高達6M，可以直接與輸入信號相連而省略隔離放大器，大大精簡了電路結(jié)構(gòu)。圖4為AD8138的典型應(yīng)用電路。

10、圖4AD8138典型應(yīng)用電路 3軟件設(shè)計 3.1Windows驅(qū)動程序設(shè)計 USB設(shè)備驅(qū)動程序基于WDM。WDM型驅(qū)動程序是內(nèi)核程序，與標準的Win32用戶態(tài)程序不同。采用了分層處理的方法。通過它，用戶不需要直接與硬件打它道（在USB驅(qū)動程序中尤為明顯），只需通過下層驅(qū)動程序提供的接口號訪問硬件。因此，USB設(shè)備驅(qū)動程序不必具體對硬件編程，所有的USB命令、讀寫操作通過總線驅(qū)動程序轉(zhuǎn)給USB設(shè)備。但是，USB設(shè)備驅(qū)動程序必須定義與外部設(shè)備的通訊接口和通訊的數(shù)據(jù)格式，也必須定義與應(yīng)用程序的接口。 Cypress公司提供了完整的CY7C68013驅(qū)動程序源碼、控制面板程序及固件的框架，這大大提高了

11、用戶開發(fā)的進度。用戶只需稍加修改或不需任何修改即可使用所帶驅(qū)動程序，軟件開發(fā)者大量的時間主要集中在應(yīng)用程序和固件的開發(fā)。本文所述的數(shù)據(jù)采集系統(tǒng)驅(qū)動程序就在原來的基礎(chǔ)上進行了簡單的修改來滿足我們的需要。根據(jù)我們自己的需求，一般只需修改DeviceIoControl例程，如我們主要增加了控制數(shù)據(jù)傳輸函數(shù)、啟動和停止AD、復(fù)位FIFO等，即IOCTL_START_AD、IOCTL_STOP_AD、IOCTL_RESET_FIFO。 3.2底層固件設(shè)計 要實現(xiàn)USB2.0的高帶寬數(shù)據(jù)傳輸，必須使用它特有的GPIF特性，在開發(fā)固件前，首先必須根據(jù)實際需要對GPIFwaveform進行編輯。CY7C680

12、13開發(fā)工具中帶有一個GPIFDesigner，如圖5所示，編輯完waveform后，選擇Tools-ExporttoGPIF.cFile來輸出GPIF.c文件，然后將該文件加入keilc工程進行編譯。 由于CY7C68013的EP2、EP4、EP6、EP8四個端點共享4KFIFO緩沖區(qū)，所以在該系統(tǒng)中，我們將EP2配置成4K的緩沖區(qū)，并設(shè)置為IN。用EP1OUT作為AD的控制參數(shù)傳遞，如啟動和停止AD數(shù)據(jù)輸出、復(fù)位FIFO等。在固件程序中，最重要的就是TD_Init（）和TD_Poll（）兩個函數(shù)。 圖5GPIFDesigner 在TD_Init（）中主要完成GPIF相應(yīng)寄存器的初始化，如下

13、： voidTD_Init(void)/Calledonceatstartup /settheCPUclockto48MHz CPUCS=(CPUCS&bmCLKSPD)|bmCLKSPD1); SYNCDELAY; EP2CFG=0XE8;/EP2IN,bulk,size1024,4xbuffered SYNCDELAY; EP4CFG=0x00;/EP4notvalid SYNCDELAY; EP6CFG=0x00;/EP6notvalid SYNCDELAY; EP8CFG=0x00;/EP8notvalid SYNCDELAY; FIFORESET=0x80;/setNAKALLbit

14、toNAKalltransfersfromhost SYNCDELAY; FIFORESET=0x02;/resetEP2FIFO SYNCDELAY; FIFORESET=0x00;/clearNAKALLbittoresumenormaloperation SYNCDELAY; EP2FIFOCFG=0x01;/allowcoretoseezerotoonetransitionofautooutbit SYNCDELAY; EP2FIFOCFG=0x11;/autooutmode,disablePKTENDzerolengthsend,wordops SYNCDELAY; EP6FIFOC

15、FG=0x09;/autoinmode,disablePKTENDzerolengthsend,wordops SYNCDELAY; GpifInit();/initializeGPIFregisters SYNCDELAY; EP2GPIFFLGSEL=0x02;/ForEP2IN,GPIFusesFFflag SYNCDELAY; /globalflowstateregisterinitializations FLOWLOGIC=FlowStates19;/00110110b-LFUNC1:0=00(AANDB),/TERMA/B2:0=110(FIFOFlag) SYNCDELAY; F

16、LOWSTB=FlowStates23;/00000100b-MSTB2:0=100(CTL4),not/usedasstrobe SYNCDELAY; GPIFHOLDAMOUNT=FlowStates26;/holddataforonehalfclock(10ns)assuming/48MHzIFCLK SYNCDELAY; FLOWSTBEDGE=FlowStates24;/movedataonbothedgesofclock SYNCDELAY; FLOWSTBHPERIOD=FlowStates25;/20.83nshalfperiod SYNCDELAY; /resettheext

17、ernalFIFO OEA|=0x07;/turnonPA0、PA1、PA2asoutputpin IOA|=0x07;/pullPA0、PA1、PA2highinitially IOA&=0xFB;/bringPA2low EZUSB_Delay(1);/keepPA2lowfor1ms,morethanenoughtime IOA|=0x04;/bringPA2highandexitreset IOA&=0xFC;/bringPA0、PA1lowandenableAD 在TD_Poll（）中主要完成外部FIFO狀態(tài)的檢測和數(shù)據(jù)的傳輸，主要程序部分如下： voidTD_Poll(void)

18、if(GPIFTRIG&0x80)/ifGPIFinterfaceIDLE if(EXTFIFONOTEMPTY)/ifexternalFIFOisnotempty if(!(EP24FIFOFLGS&0x01)/ifEP2FIFOisnotfull if(enum_high_speed) SYNCDELAY; GPIFTCB1=0x02;/setuptransactioncount(1024/bytes/2forwordwide-0x0100) SYNCDELAY; GPIFTCB0=0x00; SYNCDELAY; else SYNCDELAY; GPIFTCB1=0x00;/setuptransactioncount(64bytes/2 /forwordwide-0x20) SYNCDELAY; GPIFTCB0=0x20; SYNCDELAY; Setup_FLOWSTATE_Read();/setupFLOWSTATEregistersfor /FIFOReadoperation SYNCDELAY