TLV320AIC10中文

1、1 緒論TLV320AIC10使用過采樣提供高分辨率的從數(shù)字到模擬（D / A）和從模擬到數(shù)字（A / D）的信號(hào)轉(zhuǎn)換。對(duì)于一般用途的應(yīng)用程序,它允許2to1 MUX輸入，內(nèi)置抗混濾波器，如電話接口電路放大，駐極體話筒前置放大器，等。接受常規(guī)的模擬信號(hào)和輔助輸入。該裝置包含一對(duì)16位同步串行轉(zhuǎn)換路徑（一個(gè)方向），DAC之前包括一個(gè)內(nèi)插濾波器和在ADC之后包含一個(gè)抽取濾波器。FIR濾波器可以繞過提供靈活性和節(jié)省功率。片上提供的其他功能包括定時(shí)（可編程的采樣率，連續(xù)數(shù)據(jù)傳輸，和FIR旁路）和控制（可編程增益放大器，通信協(xié)議，等）。西格瑪三角洲體系產(chǎn)生高分辨率模數(shù)和數(shù)模轉(zhuǎn)換在較低的系統(tǒng)成本。TLV3

2、20AIC10設(shè)計(jì)提高了與DSP的通信。連續(xù)的數(shù)據(jù)傳輸模式完全支持TI的DSP autobuffering（阿布）降低DSP中斷服務(wù)的開銷。自動(dòng)級(jí)聯(lián)檢測(cè)（ACD）使梯級(jí)編程簡(jiǎn)單，支持一個(gè)主級(jí)聯(lián)操作和高達(dá)七位的次級(jí)聯(lián)。主機(jī)接口直接配置模式使用單線串行口直接編程內(nèi)部寄存器沒有從數(shù)據(jù)轉(zhuǎn)換串口干擾，或沒有復(fù)位整個(gè)裝置。事件監(jiān)控模式使DSP監(jiān)控如電話摘機(jī)振鈴檢測(cè)等得外部事件。在低功率模式的轉(zhuǎn)換， TLV320AIC10數(shù)據(jù)在采樣率8 kSPS的功耗只有39毫瓦。該裝置的可編程功能是通過一個(gè)可以無縫連接接口的串行接口配置任何DSP接受4線串行通信，如tms320cxx。選項(xiàng)包括軟件復(fù)位，設(shè)備電源關(guān)閉，分別

3、控制ADC和DAC，通信協(xié)議，信號(hào)的采樣率，增益控制，以及系統(tǒng)的測(cè)試模式，如在附錄A中列出了TLV320AIC10特別適合于各種各樣的免提車載套件，VoIP應(yīng)用，電纜調(diào)制解調(diào)器，語音和電話地區(qū)，包括低比特率，高質(zhì)量的壓縮，語音增強(qiáng)，識(shí)別與合成。它的低群延遲特性使得它適合于單或多通道有源控制應(yīng)用。1.1 特性c54xx的軟件驅(qū)動(dòng)程序16位過采樣A/D轉(zhuǎn)換器16位過采樣D/A轉(zhuǎn)換器最大輸出轉(zhuǎn)換率：22 kSPS的片上FIR濾波器88 kSPS的旁路FIR FIR旁路模式的音頻帶寬音頻帶寬和8 kSPS的最終采樣率90 dB的信噪比/ ADC和DAC數(shù)字信噪比為87 dB /杉木（杉木繞過88 kS

4、PS的/ 5 V）87 dB的信噪比/ ADC和DAC數(shù)字信噪比為85 dB /杉木（杉木繞過88 kSPS的/ 3.3 V）芯片的FIR產(chǎn)生84 dB的信噪比ADC和85 dB的信噪比DAC在超過11 kHz的帶寬時(shí)內(nèi)置的功能包括PGA，反走樣的模擬濾波器，和通用運(yùn)算放大器接口（如麥克風(fēng)接口和混合接口）無縫串口接口的DSP（TI tms320cxx，SPI，或標(biāo)準(zhǔn)的DSP）自動(dòng)級(jí)聯(lián)檢測(cè)（ACD）使級(jí)聯(lián)編程簡(jiǎn)單，允許多達(dá)8個(gè)設(shè)備被連接在級(jí)聯(lián)。飛行重構(gòu)模式包括直接配置模式、二次通信模式（主機(jī)接口）。連續(xù)數(shù)據(jù)傳輸模式使用autobuffering（阿布）降低DSP中斷服務(wù)的開銷事件監(jiān)控模式提供了外

5、部事件控制，如環(huán)/摘機(jī)檢測(cè)可編程的ADC和DAC轉(zhuǎn)換率可編程輸入和輸出增益控制獨(dú)立的軟件控制ADC和DAC斷電模擬（3 - V至5.5 V電源操作）數(shù)字（3 - V至5.5 V電源操作）功耗（PD）39 mwrms典型8-ksps在3.3 V硬件省電模式0.5兆瓦內(nèi)部和外部參考電壓（Vref）差分和單端模擬輸入/輸出2s的補(bǔ)充數(shù)據(jù)格式測(cè)試模式，它包括數(shù)字和模擬環(huán)回600歐姆的輸出驅(qū)動(dòng)器1.5引腳說明名稱 管腳號(hào) I / O 描述ALTIN 26 I 串行輸入的事件監(jiān)控模式。配置此引腳到低，如果不使用。AURXCP 3 I 接收器路徑/ GP放大器同相輸入。它需要連接到AVSS如果不使用。AUR

6、XM 2 I 接收器路徑A1放大器反相輸入端，反相輸入或輔助模擬輸入。它需要連接到AVSS如果不使用。也可以用于通用放大。AURXFP 1 I 接收路徑放大器A1的反饋，或同相輸入輔助模擬輸入。它需要連接到AVSS如果不使用。也可以用于通用放大。AVDD1 45 I 模擬電源AVDD2 34 I 模擬電源AVSS 33,40, I 模擬地42 ,46DCSI 25 I 直接配置串行輸入直接對(duì)內(nèi)部控制寄存器編程。配置該引腳為高如果不使用。DIN 17 I 數(shù)據(jù)輸入。DIN接收DAC輸入數(shù)據(jù)和寄存器中的數(shù)據(jù)從外部數(shù)字信號(hào)處理器（DSP），和同步到SCLK和FS。當(dāng)FS為低時(shí)數(shù)據(jù)在SCLK的下降沿鎖

7、存。當(dāng)FS不激活時(shí)DIN在高阻抗。DOUT 16 O 數(shù)據(jù)輸出，傳送ADC輸出數(shù)據(jù)和寄存器數(shù)據(jù)，并同步到SCLK和FS。當(dāng)FS為低時(shí)數(shù)據(jù)發(fā)出在SCLK的上升沿。FS不激活時(shí)串行數(shù)據(jù)輸出是高阻抗。DTXIM 7 I 發(fā)射器路徑模擬反相輸入放大器A3。也可用于一般用途的放大。DTXIP 6 I 發(fā)射器路徑A4模擬放大器同相輸入。也可用于一般用途的放大。DTXOM 5 O 發(fā)射器路徑A4反饋放大器輸出負(fù)。也可用于一般用途的放大。DTXOP 4 O 發(fā)射機(jī)路徑放大器A3反饋積極輸出。也可用于負(fù)輸出。DVDD1 15 I 數(shù)字電源DVDD2 30 I 數(shù)字電源DVSS 14,29 I 數(shù)字地FC 24

8、I 硬件要求二次通信。配置此引腳到低，如果不使用。FILT 38 O 帶通濾波器。濾波器提供的帶隙基準(zhǔn)解耦，并提供2.5 V。電容器最佳值為0.1F（陶瓷）。這個(gè)電壓節(jié)點(diǎn)應(yīng)載入只有一個(gè)高阻抗直流負(fù)載。FLAG 23 O 通過控制寄存器3位D4控制。如果D4 = 0（默認(rèn)），F(xiàn)LAG引腳輸出通信標(biāo)志是低/高表明首次通信/二次通信間隔。如果D4 = 1，F(xiàn)LAG引腳輸出的D3的值。FS 22 I / O 幀同步。當(dāng)FS變低，DIN開始接收數(shù)據(jù)位和DOUT開始傳送數(shù)據(jù)位。在主模式，F(xiàn)S是內(nèi)部產(chǎn)生的，在數(shù)據(jù)從DIN傳送到DOUT過程中為低。在從模式，F(xiàn)S是外部產(chǎn)生的。FSD 21 O 幀同步延遲輸出。

9、FSD輸出從設(shè)備到主設(shè)備的幀同步主信號(hào)。FSD應(yīng)用于從機(jī)FS輸入與主機(jī)FS信號(hào)具有相同的時(shí)間。需要一個(gè)上拉電阻，如果不使用。INM 48 O 反相輸入模擬調(diào)制器。如果內(nèi)部抗混濾波器是旁路INM要求一個(gè)低輸出阻抗的外部電阻抗混濾波器。INP 47 O 同相輸入到模擬調(diào)制器。如果內(nèi)部抗混濾波器是旁路，INP要求一個(gè)低輸出阻抗的外部電阻抗混濾波器。M0 10 I 結(jié)合M1選擇串行接口模式（幀同步模式）M1 11 I 結(jié)合M0選擇串行接口模式（幀同步模式）MCLK 20 I 主時(shí)鐘。驅(qū)動(dòng)模擬接口電路的內(nèi)部時(shí)鐘。M/S 27 I 主/從選擇輸入。當(dāng)m / s的高，該設(shè)備是主機(jī)，當(dāng)是低的，它是一個(gè)從機(jī)。O

10、UTM 9 O DAC的反相輸出。與OUTP功能相同，互補(bǔ)輸出。 OUTP 8 O DAC的輸出同相輸出。OUTP也可以單獨(dú)使用單端操作。PWRDWN 12 I 關(guān)機(jī)。當(dāng)PWRDWN拉低，器件進(jìn)入掉電模式，串行接口是殘疾的，和大多數(shù)的高速時(shí)鐘被禁用。然而，所有的寄存器值保持不變。當(dāng)PWRDWN再次拉高，裝置恢復(fù)滿功率運(yùn)行時(shí)無需重新初始化。PWRDWN只重置計(jì)數(shù)器，保存程序寄存器內(nèi)容。見章節(jié)2.2.2更多信息。RESET 13 I 復(fù)位功能是提供給所有的內(nèi)部寄存器初始化為它們的默認(rèn)值。串行端口可以配置為默認(rèn)狀態(tài)。見附錄A。所有級(jí)聯(lián)器件的復(fù)位引腳必須綁在一起。SCLK 19 I / O 移位時(shí)鐘。

11、SCLK信號(hào)時(shí)鐘的串行數(shù)據(jù)轉(zhuǎn)換為在幀同步間隔從DIN輸入和從DOUT輸出。當(dāng)配置為輸出（M/S高），SCLK為內(nèi)部產(chǎn)生，frame-sync 除以256（級(jí)聯(lián)設(shè)備5）或512（級(jí)聯(lián)設(shè)備 4）。當(dāng)配置為輸入（M/S低），外部生成的SCLK是必須與主時(shí)鐘同步幀同步。VMID 43 O 參考電壓輸出的AVDD / 21.6 定義和術(shù)語數(shù)據(jù)傳輸?shù)臅r(shí)間間隔 數(shù)據(jù)從DOUT到DIN的時(shí)間。間隔是16個(gè)移位時(shí)鐘周期和數(shù)據(jù)傳輸是由FS信號(hào)的下降沿啟動(dòng)。信號(hào)數(shù)據(jù) 這是指在輸入信號(hào)和所有通過模數(shù)轉(zhuǎn)換器通道的轉(zhuǎn)換，和信號(hào)通過DAC通道模擬輸出。這是在對(duì)比與純粹的數(shù)字軟件控制數(shù)據(jù)。首次通信 首次通信是指數(shù)字?jǐn)?shù)據(jù)傳輸間

12、隔。由于設(shè)備同步，信號(hào)數(shù)據(jù)字從ADC通道到DAC通道發(fā)生同時(shí)。二次通信 二次通信是指數(shù)字控制和配置數(shù)據(jù)轉(zhuǎn)到DIN，和寄存器從DOUT讀取數(shù)據(jù)。數(shù)據(jù)傳輸發(fā)生當(dāng)通過硬件或軟件的要求。SPIFrame/pulse sync Frame/pulse sync指的是FS信號(hào)的下降沿啟動(dòng)數(shù)據(jù)傳送時(shí)間間隔。主要FS開始的主要溝通，和繼發(fā)性FS啟動(dòng)二級(jí)通信。Frame/pulse sync and sampling period幀脈沖同步和采樣周期是連續(xù)FS信號(hào)下降沿之間的時(shí)間，總是等于256xsclk如果級(jí)聯(lián)設(shè)備小于5，或512 xsclk如果數(shù)目大于4的連鎖裝置。Fs 采樣頻率ADC通道 ADC的通道是指

13、所有的信號(hào)處理電路的模擬輸入和在DOUT數(shù)字轉(zhuǎn)換的結(jié)果。DAC通道 DAC通道是指所有的信號(hào)處理電路之間的應(yīng)用DIN的數(shù)字?jǐn)?shù)據(jù)和應(yīng)用于OUTP和OUTM的差分輸出模擬信號(hào)。主機(jī) 主機(jī)接口的任何處理系統(tǒng)，DIN，DOUT，SCLK的，F(xiàn)S，和/或主。PGA 可編程增益放大器FIR 有限脈沖響應(yīng)DCSI 直接配置主機(jī)的串行接口1.7 寄存器功能概述有五個(gè)控制寄存器，使用方式如下：寄存器0 無操作寄存器。尋址寄存器0允許二次通信的要求不改變?nèi)魏纹渌拇嫫?。寄存? 控制寄存器1。該寄存器的數(shù)據(jù)具有以下功能：產(chǎn)生輸出標(biāo)記指示抽取FIR濾波器溢出（讀周期只）使能通用運(yùn)算放大器A1，A3，A4啟用/旁路A

14、DC模擬抗混疊濾波器選擇正常或輔助模擬輸入控制16位或（15 + 1）- DAC操作位模式激活軟件復(fù)位啟用/旁路的抽取濾波器啟用/旁路插值FIR濾波器寄存器2 控制寄存器2。該寄存器的數(shù)據(jù)具有以下功能：控制低功耗模式，控制數(shù)據(jù)在8 kSPS的速率控制的分頻寄存器，確定濾波器的時(shí)鐘頻率和采樣周期寄存器3 控制寄存器3。該寄存器的數(shù)據(jù)具有以下功能：軟件關(guān)機(jī)選擇模擬反饋，數(shù)字反饋，和事件監(jiān)控模式控制連續(xù)的數(shù)據(jù)傳輸模式控制一位通用輸出標(biāo)志的值控制標(biāo)志引腳輸出啟用/禁用ADC路徑啟用/禁用DAC的路徑控制16位或（15 + 1）- ADC操作位模式寄存器4 控制寄存器4。該寄存器的數(shù)據(jù)具有以下功能：控制

15、4位輸入的PGA增益控制4位輸出的PGA增益2 功能描述2.1 產(chǎn)品功能2.1.1 操作頻率采樣頻率由首次通信的頻率表示，是來自主時(shí)鐘的（主）用下面的公式輸入：FS =采樣頻率= MCLK（轉(zhuǎn)換）/（256n），n = 1，2，32采樣頻率的倒數(shù)是連續(xù)兩個(gè)主幀同步下降沿之間的時(shí)間。這一次是轉(zhuǎn)換期。例如，設(shè)置的轉(zhuǎn)換率8千赫MCLK = 256*N* 8000。注：N的值在控制寄存器2中定義，最大值為32。2.1.2 ADC信號(hào)通道IN（InP，INM）和AUX（aurxfp，aurxm）輸入可以使用內(nèi)置的抗混疊濾波器可以繞過寫一個(gè)1到控制寄存器1的D5位。AUX輸入可以連接到通用放大器A1作為通

16、用應(yīng)用程序，如駐極體話筒接口和2-to-4-wire混合接口，通過寫1到控制寄存器1的D6位?？刂萍拇嫫?位D4選擇IN或AUX作為模數(shù)轉(zhuǎn)換器。選定的輸入信號(hào)是由PGA放大應(yīng)用到ADC的輸入。ADC將信號(hào)轉(zhuǎn)換成離散輸出數(shù)字在2s的補(bǔ)充數(shù)據(jù)的格式，在采樣周期內(nèi)對(duì)應(yīng)于模擬信號(hào)的值。這16位（或15位）數(shù)字的話，代表PGA后模擬輸入信號(hào)的采樣值，是時(shí)鐘的串行端口（DOUT）在SCLK的上升沿在幀同步（FS）期間，每個(gè)SCLK周期一位，一個(gè)字對(duì)應(yīng)一次初始通信。二次通信期間，以前編程到寄存器的數(shù)據(jù)可以讀取出來。如果一個(gè)寄存器讀取并不是必需的，所有16位被清除0在第二通信。這個(gè)讀操作是通過在代表二次通信器

17、件將D12位設(shè)置為1，發(fā)送相應(yīng)的寄存器地址完成（d11-d9）完成的。時(shí)間序列圖21和22。抽取FIR濾波器可以被繞過通過寫控制寄存器1的D2位為1。整個(gè)ADC通道被關(guān)閉以節(jié)省功耗，寫作01到控制寄存器3的D2和D1。2.1.3 DAC信號(hào)通道DIN收到主機(jī)16位串行數(shù)據(jù)字（2s的補(bǔ)充）在初始通信間隔期間。這16位數(shù)字，代表PGA之前的模擬輸出信號(hào)，串行端口（DIN）的時(shí)鐘在SCLK的下降沿在幀同步的時(shí)間間隔，一位對(duì)應(yīng)一個(gè)SCLK和一次初始通信間隔的一個(gè)字。數(shù)據(jù)通過由一數(shù)字內(nèi)插濾波器和1位數(shù)字調(diào)制器組成的-DAC轉(zhuǎn)換成個(gè)脈沖串。該調(diào)制器的輸出通過一個(gè)內(nèi)部低通濾波器完成信號(hào)重建。最后，施加到一個(gè)

18、輸入的模擬信號(hào)編程增益放大器能夠驅(qū)動(dòng)600歐姆負(fù)載差異在OUTP和OUTM輸出。時(shí)序列圖23所示。在第二通信，數(shù)字控制和配置數(shù)據(jù)，加上注冊(cè)地址，通過DIN輸入（見附錄A寄存器映射）。這16位數(shù)據(jù)被用來初始化寄存器或讀出寄存器內(nèi)容通過DOUT輸出。如果一個(gè)寄存器初始化是不需要的，一個(gè)沒有操作字（d15-d9所有設(shè)置為0）可以使用。如果D12設(shè)置為1，控制寄存器的內(nèi)容，指定的D7- D0的，在同一次通信通過DOUT發(fā)送（見第2.1.5）。時(shí)間序列圖24所示。插值FIR濾波器可以被繞過通過寫控制寄存器的D21位為1。整個(gè)DAC通道被關(guān)閉以節(jié)省功耗，通過寫控制寄存器3的位D2和D1為10。2.1.4

19、MIC輸入輔助輸入（aurxfp，aurxcp，和aurxm）可以被編程為一個(gè)麥克風(fēng)接口例如駐極體傳聲器，如圖2.5所示，通過寫控制寄存器1的D6和D4為1。通過DG使能MIC輸入自動(dòng)選擇aurx通道作為ADC的輸入。2.1.5抗混疊濾波器內(nèi)置的抗混疊濾波器具有3-dB截止頻率70千赫。2.1.6 -模數(shù)轉(zhuǎn)換器-模數(shù)轉(zhuǎn)換器是一個(gè)128過采樣調(diào)制器。該ADC提供高分辨率，使用過采樣技術(shù)的低噪聲性能。由于過采樣，只有單柱RC濾波器的模擬輸入是所需的。2.1.7 抽取濾波器抽取濾波器降低數(shù)據(jù)率的采樣率。這是一個(gè)按1:64比率完成的。抽取濾波器的輸出是一個(gè)16位2s的補(bǔ)充數(shù)據(jù)字時(shí)鐘在選定的采樣率對(duì)于這

20、個(gè)特定的數(shù)據(jù)通道。過濾器的體重是0.45FS和尺度線性采樣率。2.1.8模數(shù)轉(zhuǎn)換器模數(shù)轉(zhuǎn)換器是一個(gè)有128過采樣調(diào)制器。DAC提供高分辨率，使用過采樣技術(shù)的低噪聲性能。2.1.9內(nèi)插濾波器內(nèi)插濾波器以當(dāng)前采樣率的64倍對(duì)數(shù)字?jǐn)?shù)據(jù)進(jìn)樣重復(fù)采樣。高速數(shù)據(jù)從插值濾波器輸出用于Sigma-Delta DAC。該濾波器的帶寬為0.45FS和尺度線性采樣率。2.1.10 模擬和數(shù)字反饋模擬和數(shù)字反饋測(cè)試提供測(cè)試ADC / DAC通道數(shù)據(jù)模式的一種手段，可以用在電路系統(tǒng)級(jí)測(cè)試。模擬反饋路線DAC的低通濾波器的輸出為通過ADC轉(zhuǎn)換數(shù)字字的模擬輸入。數(shù)字反饋路線的ADC輸出作為DAC的輸入。通過寫控制寄存器3的

21、D7和D6位為01啟用模擬反饋。通過寫控制寄存器3的D7和D6位為10啟用數(shù)字反饋。（見附錄一）。2.1.11 FIR溢出標(biāo)志抽取濾波器的FIR濾波器組在控制寄存器1設(shè)置溢出標(biāo)志位（位D7）表示輸入的模擬信號(hào)超出計(jì)算范圍。當(dāng)FIR溢出標(biāo)志在寄存器中被設(shè)置，它保持寄存器設(shè)置值直到由用戶閱讀。閱讀此值重置溢出標(biāo)志。如果FIR溢出時(shí)，輸入信號(hào)被衰減由PGA或其他方法。2.1.12 FIR旁路模式提供旁路的抽取和內(nèi)插濾波器的FIR濾波器的部分的選項(xiàng)。通過控制寄存器1 的D2位選擇此模式，有效提高了FS和SCLK信號(hào)頻率為正常的FIR濾波器的輸出率的4倍，由于旁路過濾階段抽取/內(nèi)插因子為4。這兩個(gè)路徑中

22、的Sinc濾波器不能設(shè)置為旁路。該aic10支持最多四個(gè)設(shè)備級(jí)聯(lián)。如果FIR濾波器是旁路，信噪比（SNR）降低到69分貝。FIR旁路模式提供給用戶在特定的要求的應(yīng)用程序的基礎(chǔ)上靈活地執(zhí)行自己的抽取/內(nèi)插FIR濾波器。例如，用戶可以選擇這種方式繞過抽取和插值FIR濾波器，執(zhí)行低階的FIR濾波器和IIR濾波器的群延遲為外部在要求小于17 / FS應(yīng)用DSP，這是aic10s總?cè)貉舆t。2.1.13 低功耗模式選擇低功耗模式，其中aic10通常消耗38.6毫瓦，設(shè)置控制寄存器2位D7為 1，設(shè)定采樣率在8 kSPS。2.1.14 事件監(jiān)控模式這一模式只在寄存器寫入周期是可用的，并由寫11位到控制寄存器

23、3的D6和D7位啟用；執(zhí)行寄存器讀取終止事件監(jiān)測(cè)模式3。事件監(jiān)視器模式為硬件控制和外部事件監(jiān)測(cè)應(yīng)用的需要提供。通過允許裝置驅(qū)動(dòng)的標(biāo)志終端（通過設(shè)置控制寄存器的3位D3），主DSP能夠控制系統(tǒng)通過相同的串口連接裝置。在二次通信周期這種控制是監(jiān)控的AlTiN值的能力。這個(gè)函數(shù)的一個(gè)應(yīng)用是監(jiān)測(cè)環(huán)檢測(cè)檢測(cè)從電話應(yīng)答系統(tǒng)或摘機(jī)。標(biāo)志允許應(yīng)對(duì)這些輸入控制信號(hào)。圖26顯示，這種操作模式相關(guān)的時(shí)間。2.2 復(fù)位和低功耗功能2.2.1 軟件和硬件復(fù)位該TLV320AIC10重置內(nèi)部計(jì)數(shù)器和寄存器響應(yīng)于兩個(gè)事件中的一個(gè)：低將復(fù)位脈沖施加到終端的復(fù)位1寫入到可編程軟件（控制寄存器1的D3復(fù)位位）這兩個(gè)事件復(fù)位控制寄

24、存器和清除所有的時(shí)序電路。復(fù)位信號(hào)應(yīng)至少有六個(gè)主時(shí)鐘周期長(zhǎng)。在主從級(jí)聯(lián)設(shè)備中建議的復(fù)位信號(hào)與主時(shí)鐘同步，并把所有的復(fù)位引腳連在一起。設(shè)備級(jí)聯(lián)，軟件重置所有的設(shè)備至少需要兩個(gè)FS周期，主設(shè)備總是最后編程。2.2.2 軟件和硬件掉電隨著數(shù)字接口的例外，當(dāng)控制寄存器3的D1和D2 位設(shè)置為1時(shí)器件進(jìn)入掉電模式。當(dāng)PWRDWN為低時(shí)，整個(gè)裝置斷電。在任一情況下，寄存器的內(nèi)容保存和監(jiān)控放大器的輸出是在保持在中點(diǎn)電壓減少持久性和點(diǎn)擊。軟件關(guān)機(jī)的數(shù)量高于硬件電源關(guān)閉因?yàn)楸仨毐４鏀?shù)字接口的有源電流。軟件和硬件掉電模式之間的差異在以下各段詳細(xì)。圖27表示內(nèi)部斷電邏輯。2.2.2.1 軟件掉電控制寄存器3的D1和

25、D2設(shè)置為1，單片TLV320AIC10進(jìn)入軟件省電模式。在這個(gè)狀態(tài)，數(shù)字接口電路仍然活躍，而內(nèi)部ADC和DAC通道和差分輸出OUTP和OUTM是禁用的，和DOUT和FSD是無效的。在二次通信時(shí)寄存器仍然接收數(shù)據(jù)，但初始串行通信數(shù)據(jù)被忽略。控制寄存器3的D1和D2復(fù)位時(shí)，該裝置返回到正常運(yùn)行狀態(tài)。2.2.2.2 硬件掉電當(dāng)PWRDWN為低時(shí)，器件進(jìn)入硬件掉電模式。在這種狀態(tài)下，內(nèi)部時(shí)鐘制電路和差分輸出OUTP和OUTM被禁用。所有其他的數(shù)字I / O禁用，或保持在他們進(jìn)入掉電模式之前的狀態(tài)下。DIN不能接受任何數(shù)據(jù)輸入。該裝置只能在PWRDWN為高時(shí)返回正常操作。當(dāng)設(shè)備不保持在硬件省電模式，P

26、WRDWN必須為高。2.3 時(shí)鐘源MCLK是外部主時(shí)鐘輸入。時(shí)鐘電路在器件中產(chǎn)生并分配必要的時(shí)鐘。當(dāng)裝置是在主模式，SCLK和FS是輸出，來自MCLK提供設(shè)備和DSP之間的串行通信（數(shù)字信號(hào)處理器）的時(shí)鐘。當(dāng)在從模式，SCLK和FS是輸入。SCLK可以連接到一個(gè)更快的時(shí)鐘源加快主機(jī)和從機(jī)之間的串行通信，而內(nèi)部時(shí)鐘保持在每個(gè)FS周期有256個(gè)時(shí)鐘用于內(nèi)部處理。在SPI模式下，該設(shè)備是從機(jī)，SCLK連接到spiclk源。2.4 數(shù)據(jù)輸出（DOUT）Dout被放置在高阻抗?fàn)顟B(tài)在完成LSB傳輸后。在初始通信時(shí)數(shù)據(jù)字是ADC的轉(zhuǎn)換結(jié)果。在二次通信中數(shù)據(jù)是寄存器的讀結(jié)果，當(dāng)通過讀/寫控制（R / W）請(qǐng)求

27、時(shí)。如果一個(gè)寄存器的讀取不要求時(shí)，第二字的低八位全為零。主從狀態(tài)（M/S）的終端是由二次通信的MSB反應(yīng)的（DOUT，D15位），和初始通信的LSB位（DOUT，位D0）。2.4.1 數(shù)據(jù)輸出，主模式在主模式，DOUT在主幀（FS）同步下降沿離開高阻抗?fàn)顟B(tài)。最重要的數(shù)據(jù)位，首先出現(xiàn)在DOUT。2.4.2 數(shù)據(jù)輸出，從模式在從模式，DOUT是由外部幀（FS）同步下降沿離開高阻抗?fàn)顟B(tài)。最重要的數(shù)據(jù)位，首先出現(xiàn)在DOUT。2.5 數(shù)據(jù)輸入（DIN）在初始通信中，數(shù)據(jù)字是輸入到DAC通道的數(shù)字信號(hào)。如果使用（151）位數(shù)據(jù)格式，LSB（D0）被用來請(qǐng)求二次通信。在二次通信中，數(shù)據(jù)是控制和配置數(shù)據(jù)，把器

28、件設(shè)置成一個(gè)特定的功能裝置（見3節(jié)，串行通訊）。控制寄存器1 的LSB決定它是否是一個(gè)15+1位或16位的輸入。2.6 FC 硬件請(qǐng)求二次通信FC輸入提供二次通信的硬件要求。FC的工作與初始通信的LSB有關(guān)。FC應(yīng)該連接低如果不使用。2.7 FS幀同步信號(hào)（FS）顯示設(shè)備準(zhǔn)備好發(fā)送或接收數(shù)據(jù)。FS是一個(gè)輸出，如果m / s引腳連接到高（主模式），和一個(gè)輸入如果m / s引腳連接到低（從模式）。輸出值FSD是第一幀同步信號(hào)（FS）的延遲版本，在第一次FS之后輸出32個(gè) sclks后的，并作為下一個(gè)從設(shè)備的幀同步輸入（見圖214）。數(shù)據(jù)轉(zhuǎn)移出DOUT和輸入到DIN開始于FS信號(hào)的下降沿。它可以被配

29、置為一個(gè)框架或作為一個(gè)脈沖信號(hào)，由引腳M0和M1的決定。在正常操作中，數(shù)字串行接口包括移位時(shí)鐘（SCLK），幀同步信號(hào)（FS），ADC通道輸出數(shù)據(jù)（DOUT），和DAC通道數(shù)據(jù)輸入（DIN）。在首次幀同步區(qū)間，SCLK驅(qū)動(dòng)ADC通道的結(jié)果從DOUT輸出，16位/（15 + 1）位DAC數(shù)據(jù)通過DIN輸入。在二次幀同步的時(shí)間間隔，在正常操作中SCLK時(shí)鐘驅(qū)動(dòng)寄存器中的數(shù)據(jù)通過DOUT輸出。如果讀位（D12）設(shè)置為1，該裝置將控制和設(shè)備參數(shù)通過串行數(shù)據(jù)輸出。時(shí)序圖2-1，2-2，2-3所示，2-4。TLV320AIC10有四個(gè)串行接口模式，支持大多數(shù)現(xiàn)代DSP引擎。這種模式可以通過M0和M1選擇。

30、在模式0（圖28），F(xiàn)S是一位寬，在每次數(shù)據(jù)傳輸?shù)牡谝晃唬∕SB）之前的一個(gè)SCLK周期有效。在模式1（圖29）和2（圖210），單片TLV320AIC10作為FS是spisel決定采樣速率接口的SPI主機(jī)的從機(jī)。SCLK需要自由運(yùn)行。在模式3（圖211），在數(shù)據(jù)傳輸?shù)紻IN、DOUT時(shí)FS是低。2.7.1 FS功能-連續(xù)數(shù)據(jù)傳輸模式（只有主機(jī)有）控制寄存器3的D5位寫1可以使能連續(xù)傳輸模式。在這種模式下，數(shù)據(jù)位連續(xù)的發(fā)送和接收，在每下一個(gè)FS之間無休止，并沒有進(jìn)一步的幀同步FSS生成。二次通信不可用。禁止連續(xù)傳輸通過使用直接配置模式（見第3.3節(jié)）或重置裝置。2.7.2 FS功能快速傳輸模式

31、（只有從機(jī)有）通過連接較快時(shí)鐘到SCLK引腳，在從模式的一個(gè)獨(dú)立的aic10器件，數(shù)據(jù)可以在高于256FS的速率被發(fā)送和接收。2.7.3 FS功能主模式TLV320AIC10主模式是通過連接M/S引腳為高進(jìn)行選擇的。在主模式，TLV320AIC10產(chǎn)生幀同步信號(hào)（FS），在與DSP通信時(shí)，在SCLK的上升沿變低并保持直到16位數(shù)據(jù)傳送完成。2.7.4 FS功能-從模式從模式是通過連接M/S為低進(jìn)行選擇。幀同步時(shí)序由外部主機(jī)產(chǎn)生，如圖213所示（即，F(xiàn)SD）和應(yīng)用從機(jī)的FS來控制ADC和DAC時(shí)序。2.7.5 FSD功能級(jí)聯(lián)模式在級(jí)聯(lián)模式下，DSP必須能夠根據(jù)附錄A中的寄存器識(shí)別主機(jī)和從機(jī)。級(jí)聯(lián)

32、模式中的每個(gè)設(shè)備包含一個(gè)3位級(jí)聯(lián)寄存器（d15-d13寄存器中的地址），被ACD（自動(dòng)級(jí)聯(lián)檢測(cè)）編程，通過與其位置相對(duì)的地址值，在裝置上電初始化時(shí)級(jí)聯(lián)（見附錄一）的值。主機(jī)的設(shè)備地址等于級(jí)聯(lián)中從機(jī)的數(shù)量。例如，圖214中，d15-d13是主機(jī)地址為011，如圖所示在表A-1 4行（附錄A）。DSP通過主機(jī)的FS接收所有的同步脈沖。主機(jī)的FSD輸出到第一從機(jī)，第一從機(jī)的FSD輸出到第二從機(jī)，等等。圖214顯示 tlv320aic10的4個(gè)級(jí)聯(lián)，離DSP最近的是主機(jī)，其他的時(shí)從機(jī)。每個(gè)設(shè)備的FSD輸出輸入到后續(xù)設(shè)備的FS終端。圖215顯示在級(jí)聯(lián)中FSD的時(shí)序。2.8 多路模擬輸入和輸出兩個(gè)差分模擬

33、輸入（InP和INM，或auxp和auxm）復(fù)用為Sigma Delta調(diào)制器。AUX通道的性能類似于正常輸入通道。輸入放大器增益通過控制寄存器4設(shè)置。2.8.1 多路模擬輸入產(chǎn)生性能優(yōu)良的共模抑制不必要的信號(hào)，模擬信號(hào)處理差異直到它被轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)。信號(hào)施加到INM和InP終端應(yīng)鑒別保護(hù)器件規(guī)格。驅(qū)動(dòng)的模擬輸入（InP和INM，或auxp和auxm）的信號(hào)源應(yīng)該有一個(gè)低源阻抗達(dá)到最低的噪聲性能和精度。為了獲得最大動(dòng)態(tài)范圍，信號(hào)應(yīng)交流耦合到輸入端。模擬輸入信號(hào)是中期供應(yīng)的基礎(chǔ)?？刂萍拇嫫?的D3和D4位選擇這些輸入源。默認(rèn)狀態(tài)下輸入自我偏見，寄存器的默認(rèn)值選取InP和INM為ADC的來源。2.

34、8.2 模擬輸出OUTP和OUTM是差分輸出，通?？梢灾苯域?qū)動(dòng)600負(fù)荷。圖217顯示當(dāng)負(fù)載接地參考電路。2.8.3 信號(hào)單端模擬輸入兩個(gè)差分輸入（InP和INM，或auxp和auxm）可配置為單端輸入通過InP或auxp連接到模擬輸入，和INM或auxm到外部的共模輸入。在圖218中說明。以下是有效的單端輸入配置：如果信號(hào)常見的共模是約2.5 V，連接信號(hào)到InP，和INM連接到共模。若輸入信號(hào)的共模不同于2.5 V，信號(hào)通過電容耦合到InP和電容耦合共模到INM。特殊情況：如果信號(hào)共模是AGND，INM通過電容耦合到AGND。每當(dāng)InP和INM都是通過電容耦合到裝置內(nèi)部設(shè)置偏置。不要直接連

35、接AGND和INM。設(shè)置輸入共模至AGND，這意味著負(fù)向信號(hào)得到放大。2.8.4 信號(hào)單端模擬輸出TLV320AIC10差分輸出可配置為單端輸出。這是在圖219所示。3 串行通信DOUT，DIN，SCLK，sxclk，F(xiàn)S，和FC是串行通信信號(hào)。SCLK是用來執(zhí)行內(nèi)部處理和aic10與DSP之間的串行接口的數(shù)據(jù)傳輸。在脈沖/幀模式，每采樣周期有256個(gè)sclks（512，如果有4個(gè)以上的器件級(jí)聯(lián)）。ADC的數(shù)字?jǐn)?shù)據(jù)從DOUT輸出。DAC的數(shù)字?jǐn)?shù)據(jù)從DIN輸入。串行通信數(shù)據(jù)的同步時(shí)鐘和幀同步依賴于SCLK。，啟動(dòng)ADC和DAC數(shù)據(jù)傳送的幀同步信號(hào)取自FS。初始串行通信是主要用于從ADC傳輸信號(hào)或

36、DAC接收數(shù)據(jù)。二次通信用于讀或?qū)懺~，同時(shí)控制器件的方案和電路配置。初始通信和二次通信的目的是允許轉(zhuǎn)換數(shù)據(jù)和控制數(shù)據(jù)在相同的串行端口傳送。初始通信致力于轉(zhuǎn)換數(shù)據(jù)。二次通信或異步通信是用來設(shè)置和/或讀寄存器的值。初始通信發(fā)生在每一個(gè)轉(zhuǎn)換期。二次通信時(shí)只在請(qǐng)求時(shí)發(fā)生。二次串行通信可以要求由硬件（FC終端）或軟件（首次輸入到DIN數(shù)據(jù)的D0）請(qǐng)求。直接配置模式使用引腳DCSI對(duì)控制寄存器編程。3.1 初始串行通信初始串行通信主要用于發(fā)送和接收轉(zhuǎn)換信號(hào)數(shù)據(jù)。DAC數(shù)據(jù)的長(zhǎng)度取決于控制寄存器1位D0的狀態(tài)。上電或復(fù)位后，這個(gè)裝置缺省為15位模式。當(dāng)DAC長(zhǎng)度為15位，16位串行通信的最后一個(gè)比特用于請(qǐng)求

37、控制二次串行通信。在16位模式下，所有的16位初始通信字作為DAC數(shù)據(jù)，和硬件終端FC必須用于請(qǐng)求二次通信。圖3-1顯示初始通信時(shí)FS，SCLK，DOUT和DIN信號(hào)的時(shí)序關(guān)系。操作程序的時(shí)序如下：FS是由TLV320AIC10帶來低。一個(gè)16位的字是從ADC發(fā)送（DOUT），然后一個(gè)16位的字是從DAC收到（DIN）。3.2 二次串行通信二級(jí)串行通信是用來讀取或?qū)懭?6位的數(shù)據(jù)來編程期間的選擇和硬件配置。寄存器編程經(jīng)常出現(xiàn)在二次通信期間。四次初始和二次通信周期要求對(duì)四個(gè)寄存器進(jìn)行編程。如果一個(gè)特定寄存器的默認(rèn)值是理想的，然后可以在二次通信中省略該寄存器的尋址。在無操作命令尋址偽寄存器（寄存器

38、0）時(shí)，在二次通信時(shí)沒有寄存器編程發(fā)生。如果二次通信對(duì)所需設(shè)備（無論是主人還是奴隸）都是必須的，然后二次通信必須是所要求對(duì)于所有設(shè)備，從主機(jī)開始。在二次幀同步（FS）的結(jié)果是針對(duì)所有設(shè)備的。無操作命令可用于不需二次通信的設(shè)備。二次通信過程中，一個(gè)寄存器可以被讀或被寫。寫入寄存器時(shí)，DIN包含要寫入的值。返回的數(shù)據(jù)Dout是+ 0000000000000（3位的設(shè)備地址）。發(fā)起二次通信的兩種方法，如圖3所示2：FC設(shè)置為高（硬件要求）在15位模式保持DIN串行通信的16位數(shù)據(jù)的LSB為高（軟件要求）注：二次通信請(qǐng)求不應(yīng)該在上電后頭兩個(gè)周期。根據(jù)級(jí)聯(lián)設(shè)備的數(shù)量，選擇拉高FC引起二次通信在初始通信開

39、始幀后的128還是256 sclks開始（見圖22和24）。啟動(dòng)的二次通信的第二種方法是將LSB位置高。軟件請(qǐng)求是典型應(yīng)用在使用的DAC通道要求的分辨率小于16位時(shí)。然后，最低有效位（D0）可以用于二次請(qǐng)求，如表31所示。通過設(shè)置器件在15位DAC模式，最低位設(shè)置為高。所有的級(jí)聯(lián)設(shè)備必須在15位DAC模式，并設(shè)置其最低有效位為1請(qǐng)求軟件二次通信。3.2.1 寄存器編程所有寄存器編程在二次通信過程中發(fā)生通過DIN或ALTI，數(shù)據(jù)鎖存和有效發(fā)生在幀同步信號(hào)SCLK的下降沿。如果一個(gè)特定的寄存器的默認(rèn)值是所需的，寄存器不需在二次通信期間尋址。該空操作指令（ds15-ds8都設(shè)置為0）尋址偽寄存器（寄

40、存器0），在此過程中沒有發(fā)生寄存器編程。此外，每個(gè)寄存器可以從DOUT讀取，通過在二次通信過程中設(shè)置讀點(diǎn)（D12）1。當(dāng)一個(gè)寄存器是在讀取模式，沒有數(shù)據(jù)可在這一周期寫入寄存器。隨后的二次通信需要返回這個(gè)寄存器的寫模式。例如，如果裝置3控制寄存器1的內(nèi)容需要從DOUT讀取，如下程序必須通過DIN運(yùn)行：在初始通信期間通過設(shè)置D0 = 1（軟件的要求），或FC =高（硬件請(qǐng)求）請(qǐng)求二次通信。在二次通信間隔（FS），發(fā)送的數(shù)據(jù)通過DIN使用以下格式：之后，以同樣的格式，從DOUT中讀取下面的數(shù)據(jù)，DOUT的最后8位包含寄存器1數(shù)據(jù)。此過程的時(shí)序圖如下：程序控制寄存器1，下列程序必須通過DIN：在初始通

41、信期間通過設(shè)置D0 = 1（軟件的要求），或FC =高（硬件請(qǐng)求）請(qǐng)求二次通信。在二次通信間隔（FS），發(fā)送的數(shù)據(jù)通過DIN使用以下格式：此過程的時(shí)序圖如下：3.2.2 硬件二次串行通信請(qǐng)求通過聲明可以產(chǎn)生一個(gè)內(nèi)部標(biāo)志的FC脈沖請(qǐng)求二次通信。當(dāng)控制寄存器編程完成時(shí)這個(gè)標(biāo)志立即復(fù)位。因此，每次請(qǐng)求二次通信時(shí)都需要聲明一個(gè)FC脈沖。圖35和36顯示從主裝置輸出的FS。3.2.3 軟件二次串行通信請(qǐng)求當(dāng)設(shè)備在15位模式時(shí)，通過控制寄存器1的位D0，在一次傳輸?shù)臄?shù)據(jù)的LSB可以請(qǐng)求一次二次通信。所有的串行通信，最重要的一位是首先傳輸?shù)?。一個(gè)16位ADC字和一個(gè)16位DAC的話， D15是最重要的一位，

42、D0是最不重要的一位。對(duì)于一個(gè)15位的數(shù)據(jù)字在一次通信中，D15是最重要的一位，D1是最不重要的一位。然后位D0是用于二次通信請(qǐng)求控制位。所有的數(shù)字?jǐn)?shù)據(jù)值在2s的補(bǔ)充數(shù)據(jù)格式（見圖37）。如果數(shù)據(jù)格式設(shè)置為16位，無論ADC還是DAC，所有的16位數(shù)據(jù)和二次通信只能被硬件（FC終端）進(jìn)行請(qǐng)求，或控制寄存器可以通過直接配置模式進(jìn)行程序。3.3直接配置模式DSP應(yīng)用程序使用連續(xù)的數(shù)據(jù)傳輸方式autobuffering或 DMA操作，或不具有干擾數(shù)據(jù)轉(zhuǎn)換通道插入二次通信的能力，tlv320aic10s直接配置模式為通過引腳DCSI編程控制寄存器提供了一個(gè)靈活的選擇。通常情況下，串行輸入DCSI應(yīng)該在

43、一個(gè)較高的狀態(tài)，以一個(gè)邏輯低作為起始位開始它的有效數(shù)據(jù)的，和LSB傳輸后一個(gè)邏輯高位作為停止位。DCSI需要三態(tài)輸入上拉電阻。該aic10寄存器的數(shù)據(jù)位在SCLK的下降沿。圖38顯示C54x和AIC10之間的一個(gè)典型的連接，通過DCSI引腳用于直接配置控制寄存器。圖39顯示為直接配置模式的時(shí)序圖。編程控制寄存器1，利用一下格式通過DCSI引腳發(fā)送數(shù)據(jù)：3.4連續(xù)數(shù)據(jù)傳送模式在連續(xù)的數(shù)據(jù)傳輸模式，16位轉(zhuǎn)換數(shù)據(jù)連續(xù)傳輸，位與位之間沒有間隔。數(shù)據(jù)傳輸?shù)倪B續(xù)無休止的。這種模式在m1m0 = 00的獨(dú)立主機(jī)是可用的（fs的脈沖模式），通過設(shè)置控制寄存器3的D5位為1。在這個(gè)模式不允許要求二級(jí)通信，因此

44、直接配置模式對(duì)內(nèi)部控制寄存器進(jìn)行編程。連續(xù)的數(shù)據(jù)傳輸模式設(shè)計(jì)用于支持TI DSP McBSPs autobuffering單元（阿布）操作，串口中斷是不產(chǎn)生每個(gè)單詞轉(zhuǎn)移到防止CPU開銷產(chǎn)生中斷。3.5輸入輸出數(shù)據(jù)格式3.5.1 初始串行通信DIN和DOUT數(shù)據(jù)格式3.5.2二次串行通信DIN和DOUT數(shù)據(jù)格式3.5.3直接配置DCSI數(shù)據(jù)格式4 規(guī)范4.1真空操作溫度最大絕對(duì)值電源電壓范圍，DVDD，AVDD（見附注1）.0.3 V至7 V。輸出電壓范圍，所有的數(shù)字輸出信號(hào)的.0.3V的DVDD + 0.3 V。輸入電壓范圍，所有的數(shù)字輸入信號(hào).0.3V的DVDD + 0.3 V。10秒的情況

45、下溫度：包.260C。經(jīng)營(yíng)自由的空氣溫度范圍，TA.40C 85C。存儲(chǔ)溫度范圍，最大容許.65C到150C。超越那些強(qiáng)調(diào)在“絕對(duì)最大額定值”可能造成永久性損壞設(shè)備上市。這些壓力等級(jí)和功能操作在這些或任何其他條件的設(shè)備以外的表明在“推薦工作條件”不是暗示的。暴露在絕對(duì)最大額定條件下長(zhǎng)時(shí)間可能影響器件的可靠性。注1：所有電壓值相對(duì)于VSS。4.2推薦操作條件MIN NOM MAX 單位模擬電源電壓，AVDD 3 5.5 V數(shù)字電源電壓，DVDD 3 5.5 V模擬信號(hào)的峰峰值輸入電壓，VI（模擬）（5 V電源），單端 3 V模擬信號(hào)的峰峰值輸入電壓，VI（模擬）（3.3 V電源），單端 2 V差

46、分輸出負(fù)載電阻RL， 600 輸出負(fù)載電容CL 20 pF主時(shí)鐘 偶數(shù)分頻器 40奇數(shù)分頻器 最大級(jí)聯(lián)= 4 15 MHz 最大級(jí)聯(lián)= 8 10ADC和DAC的轉(zhuǎn)換率 22 KHz經(jīng)營(yíng)自由的空氣溫度，TA 40 85 C4.3 電氣特性（常規(guī)條件下，AVDD = 5 V/3.3 V, DVDD = 5 V/3.3 V）4.3.1 數(shù)字輸入和輸出 FS=8khz 輸出not loaded4.3.2 ADC路徑濾波器 FS=8khz注2：在通帶外的濾波器的增益是在1024赫茲，相對(duì)于增益測(cè)量。模擬輸入測(cè)試信號(hào)是一個(gè)正弦波0分貝= 4 VI（PP）作為模擬輸入信號(hào)的參考電平。的通帶為0到3600赫茲

47、的采樣率8-khz。這關(guān)帶尺度線性采樣率。4.3.3 ADC的動(dòng)態(tài)性能，F(xiàn)S = 8千赫4.3.3.1 ADC的信號(hào)噪聲（見附注3）注3：測(cè)試條件是1020 Hz的輸入信號(hào)與8-khz轉(zhuǎn)化率。輸入和輸出的共模2.5 V ，5 V電源和為3.3 V電源1.5-V。4.3.3.2 ADC的信號(hào)失真（見附注3）注3：測(cè)試條件是1020 Hz的輸入信號(hào)與8-khz轉(zhuǎn)化率。輸入和輸出的共模2.5 V， 5 V電源和為3.3 V電源1.5-V。4.3.3.3 ADC的信號(hào)失真+噪聲（見附注3）注3：測(cè)試條件是1020 Hz的輸入信號(hào)與8-khz轉(zhuǎn)化率。輸入和輸出的共模2.5 V ，5 V電源和1.5 V供電3.3 V電源供電。4.3.4 ADC通道特性4.3.5 DAC路徑濾波器 FS=8khz注4：在通帶外的濾波器的增益是在1020赫茲，相對(duì)于增益測(cè)量。輸入信號(hào)的數(shù)字相當(dāng)