組合邏輯電路-數(shù)字部分

1、第三章 組合邏輯電路一、組合電路的特點(diǎn)一、組合電路的特點(diǎn)= F0（I0、I1, In - - 1）= F1（I0、I1, In - - 1）= F1（I0、I1, In - - 1）)( )(nntIFtY 1. 邏輯功能特點(diǎn)邏輯功能特點(diǎn) 電路在任何時(shí)刻的輸出狀態(tài)只取決于該時(shí)刻的輸入電路在任何時(shí)刻的輸出狀態(tài)只取決于該時(shí)刻的輸入 狀態(tài)，而與原來(lái)的狀態(tài)無(wú)關(guān)。狀態(tài)，而與原來(lái)的狀態(tài)無(wú)關(guān)。2. 電路結(jié)構(gòu)特點(diǎn)電路結(jié)構(gòu)特點(diǎn)(1) 輸出、輸入之間輸出、輸入之間沒(méi)有反饋延遲沒(méi)有反饋延遲電路電路(2) 不包含記憶性元件不包含記憶性元件( (觸發(fā)器觸發(fā)器) )，僅由，僅由門(mén)電路門(mén)電路構(gòu)成構(gòu)成I0I1In-1Y0Y1

2、Ym-1組合邏輯組合邏輯電路電路二、組合電路邏輯功能表示方法二、組合電路邏輯功能表示方法真值表，卡諾圖，邏輯表達(dá)式，時(shí)間圖真值表，卡諾圖，邏輯表達(dá)式，時(shí)間圖( (波形圖波形圖) )三、組合電路分類(lèi)三、組合電路分類(lèi)1. 按邏輯功能不同：按邏輯功能不同：加法器加法器 比較器比較器 編碼器編碼器 譯碼器譯碼器 數(shù)據(jù)選擇器和分配器數(shù)據(jù)選擇器和分配器 只讀存儲(chǔ)器只讀存儲(chǔ)器2. 按開(kāi)關(guān)元件不同：按開(kāi)關(guān)元件不同：CMOS TTL3. 按集成度不同：按集成度不同：SSI MSI LSI VLSI3. 1 組合電路的分析方法和設(shè)計(jì)方法組合電路的分析方法和設(shè)計(jì)方法3. 1. 1 組合電路的基本分析方法組合電路的基

3、本分析方法一、一、分析步驟分析步驟邏輯圖邏輯圖邏輯表達(dá)式邏輯表達(dá)式化簡(jiǎn)化簡(jiǎn)真值表真值表說(shuō)明功能說(shuō)明功能分析目的：分析目的：(1) 確定輸入變量不同取值時(shí)功能是否滿(mǎn)足要求；確定輸入變量不同取值時(shí)功能是否滿(mǎn)足要求；(3) 得到輸出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式，以便用得到輸出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式，以便用 MSI、 LSI 實(shí)現(xiàn)；實(shí)現(xiàn)；(4) 得到其功能的邏輯描述，以便用于包括該電路的系得到其功能的邏輯描述，以便用于包括該電路的系 統(tǒng)分析。統(tǒng)分析。(2) 變換電路的結(jié)構(gòu)形式變換電路的結(jié)構(gòu)形式( (如：如：與或與或 與非與非-與非與非)；二、二、分析舉例分析舉例 例例1 1 分析圖中所示電路的邏輯功能分析圖中所

4、示電路的邏輯功能CABCBABCAABCY CBAABC CBAABC 表達(dá)式表達(dá)式真值表真值表A B CY0 0 00 0 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 111000000功能功能判斷輸入信號(hào)極性是否相同的電路判斷輸入信號(hào)極性是否相同的電路 符合電路符合電路YABC&1 解解 例例 2 分析圖中所示電路的邏輯功能，輸入信號(hào)分析圖中所示電路的邏輯功能，輸入信號(hào)A、B、C、D是一組二進(jìn)制代碼。是一組二進(jìn)制代碼。&ABCDY 解解 1. 逐級(jí)寫(xiě)輸出函數(shù)的邏輯表達(dá)式逐級(jí)寫(xiě)輸出函數(shù)的邏輯表達(dá)式WXBABABAW CWCWCWX DXDXDXY &ABCDYWX

5、2. 化簡(jiǎn)化簡(jiǎn)BABABABABAW ABCCBACBACBACWCWX DCABCDBABCDADCBADABCDCBADCBADCBADXDXY3. 列真值表列真值表A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111000000004. 功能說(shuō)明：功能說(shuō)明：當(dāng)輸入四位代碼中當(dāng)輸入四位代碼中 1 的個(gè)數(shù)為奇數(shù)時(shí)輸出的個(gè)數(shù)為奇數(shù)時(shí)輸出為為 1，為偶數(shù)時(shí)輸出為，為偶數(shù)時(shí)輸出為

6、0 檢奇電路檢奇電路。DCABCDBABCDADCBADABCDCBADCBADCBADXDXY3.1.2 組合電路的基本設(shè)計(jì)方法組合電路的基本設(shè)計(jì)方法一、一、 設(shè)計(jì)步驟設(shè)計(jì)步驟邏輯抽象邏輯抽象列真值表列真值表寫(xiě)表達(dá)式寫(xiě)表達(dá)式化簡(jiǎn)或變換化簡(jiǎn)或變換畫(huà)邏輯圖畫(huà)邏輯圖邏輯抽象：邏輯抽象：1. 根據(jù)根據(jù)因果關(guān)系因果關(guān)系確定輸入、輸出變量確定輸入、輸出變量2. 狀態(tài)賦值狀態(tài)賦值 用用 0 和和 1 表示信號(hào)的不同狀態(tài)表示信號(hào)的不同狀態(tài)3. 根據(jù)功能要求列出根據(jù)功能要求列出真值表真值表 根據(jù)所用元器件根據(jù)所用元器件( (分立元件分立元件 或或 集成芯片集成芯片) )的情況將的情況將函數(shù)式進(jìn)行化簡(jiǎn)或變換。函

7、數(shù)式進(jìn)行化簡(jiǎn)或變換?；?jiǎn)或變換：化簡(jiǎn)或變換：（1）設(shè)定變量：）設(shè)定變量：二、二、 設(shè)計(jì)舉例設(shè)計(jì)舉例 例例 1 設(shè)計(jì)一個(gè)表決電路，要求輸出信號(hào)的電平與設(shè)計(jì)一個(gè)表決電路，要求輸出信號(hào)的電平與三個(gè)輸入信號(hào)中的多數(shù)電平一致。三個(gè)輸入信號(hào)中的多數(shù)電平一致。 解解 輸入輸入 A、B、C ， 輸出輸出 Y（2）狀態(tài)賦值：）狀態(tài)賦值：A、B、C = 0 表示表示 輸入信號(hào)為低電平輸入信號(hào)為低電平Y(jié) = 0 表示表示 輸入信號(hào)中多數(shù)為低電平輸入信號(hào)中多數(shù)為低電平1. 邏輯抽象邏輯抽象A、B、C = 1 表示表示 輸入信號(hào)為高電平輸入信號(hào)為高電平Y(jié) = 1 表示表示 輸入信號(hào)中多數(shù)為高電平輸入信號(hào)中多數(shù)為高電平2

8、. 列真值表列真值表ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101113. 寫(xiě)輸出表達(dá)式并化簡(jiǎn)寫(xiě)輸出表達(dá)式并化簡(jiǎn)ABCCABCBABCAY 最簡(jiǎn)與或式最簡(jiǎn)與或式最簡(jiǎn)與非最簡(jiǎn)與非-與非式與非式ABACBCY ABACBC CABCBABC ABACBC 4. 畫(huà)邏輯圖畫(huà)邏輯圖 用與門(mén)和或門(mén)實(shí)現(xiàn)用與門(mén)和或門(mén)實(shí)現(xiàn)ABACBCY ABYC&ABBC1&AC 用與非門(mén)實(shí)現(xiàn)用與非門(mén)實(shí)現(xiàn) ABACBCY & 例例2 2 設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個(gè)亮，否則視為故正常情

9、況下，紅、黃、綠燈只有一個(gè)亮，否則視為故障狀態(tài)，發(fā)出報(bào)警信號(hào)，提醒有關(guān)人員修理。障狀態(tài)，發(fā)出報(bào)警信號(hào)，提醒有關(guān)人員修理。解解1、邏輯抽象、邏輯抽象GYR輸入變量輸入變量輸出變量輸出變量Z燈亮：燈亮： 用邏輯用邏輯1表示表示燈滅：燈滅： 用邏輯用邏輯0表示表示正常：正常： 用邏輯用邏輯0表示表示故障：故障： 用邏輯用邏輯1表示表示2、列真值表、列真值表G Y R Z 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010111Z ZG GY YR RG GY YR RG GY YR RG GY YR RG GY YR R3、寫(xiě)函數(shù)輸出式，并化簡(jiǎn)、寫(xiě)函數(shù)輸出式，

10、并化簡(jiǎn) GYR0100 01 11 1011111GRYRGYRYGZ 4. 畫(huà)邏輯圖畫(huà)邏輯圖GRYRGYRYGZ &11GRYZGY11RYG&YRGR 例例33某董事局有一位董事長(zhǎng)和三位董事進(jìn)行表決，當(dāng)某董事局有一位董事長(zhǎng)和三位董事進(jìn)行表決，當(dāng)滿(mǎn)足以下條件時(shí)決議通過(guò)：有三人或三人以上同意；或滿(mǎn)足以下條件時(shí)決議通過(guò)：有三人或三人以上同意；或者有兩人同意，但其中一人必須是董事長(zhǎng)。試用與門(mén)和者有兩人同意，但其中一人必須是董事長(zhǎng)。試用與門(mén)和或門(mén)設(shè)計(jì)滿(mǎn)足上述要求的表決電路?；蜷T(mén)設(shè)計(jì)滿(mǎn)足上述要求的表決電路。 解解 1 1邏輯抽象邏輯抽象用變量用變量A A、B B、C C、D D表示表示輸入輸入: :A

11、 A代表代表董事長(zhǎng)董事長(zhǎng); ; B B、C C、D D代表代表董事。董事。用用L L表示表示輸出。輸出。 (2) (2) 狀態(tài)賦值。狀態(tài)賦值。 A A、B B、C C、D D0,0,表示表示不同意決議；不同意決議；A A、B B、C C、D D1,1,表示表示同意決議。同意決議。L=0,L=0,表示表示決議沒(méi)有被董事局通過(guò)；決議沒(méi)有被董事局通過(guò)；L=1,L=1,表示表示決議被董事局通過(guò)。決議被董事局通過(guò)。(1) (1) 設(shè)定變量。設(shè)定變量。L = AB + AC + AD + BCD 10 11 01 00 CD 00 01 11 10 AB 0 0 0 0 0 0 1 0 1 1 1 1 0

12、 1 1 1 L 輸輸 入入出出ABCDL00000001001000110100010101100111輸輸 入入出出ABCDL1000100110101011110011011110111101111111 2 2 列出真值表列出真值表 3 3 寫(xiě)函數(shù)表達(dá)式寫(xiě)函數(shù)表達(dá)式并化簡(jiǎn)并化簡(jiǎn) BCDABAD00000001ACimL)15,14,13,12,11,10, 9 , 7( 4 4 畫(huà)出邏輯電路圖畫(huà)出邏輯電路圖 L = AB + AC + AD + BCDABLC&ABAC1&ADD&BCD例例4某設(shè)備有開(kāi)關(guān)某設(shè)備有開(kāi)關(guān)A、B、C，要求：要求：只有開(kāi)關(guān)只有開(kāi)關(guān)A接通的條件下，開(kāi)關(guān)接通的條件

13、下，開(kāi)關(guān)B才能接通；開(kāi)關(guān)才能接通；開(kāi)關(guān)C只有在開(kāi)只有在開(kāi)關(guān)關(guān)B 接通的條件下才能接通。違反這一規(guī)程，則接通的條件下才能接通。違反這一規(guī)程，則發(fā)出報(bào)警信號(hào)。設(shè)計(jì)一個(gè)由發(fā)出報(bào)警信號(hào)。設(shè)計(jì)一個(gè)由與非門(mén)與非門(mén)組成的能實(shí)現(xiàn)組成的能實(shí)現(xiàn)這一功能的報(bào)警控制電路。這一功能的報(bào)警控制電路。解解： 1 邏輯抽象邏輯抽象（1）設(shè)定變量）設(shè)定變量用用A、B、C表示表示三個(gè)開(kāi)關(guān)的接通狀態(tài)三個(gè)開(kāi)關(guān)的接通狀態(tài)用用F表示表示是否違反操作規(guī)程是否違反操作規(guī)程（2）狀態(tài)賦值）狀態(tài)賦值用用A、B、C=0,表示表示開(kāi)關(guān)未接通；開(kāi)關(guān)未接通；用用A、B、C=1,表示表示開(kāi)關(guān)接通開(kāi)關(guān)接通用用F=0，表示表示正常操作正常操作用用F=1，表示

14、表示違反操作規(guī)程違反操作規(guī)程2 列真值表列真值表ABCF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101110100CBABCACBACBAF3 寫(xiě)函數(shù)表達(dá)式并化簡(jiǎn)寫(xiě)函數(shù)表達(dá)式并化簡(jiǎn)CBBAFCBBACBBA CBBAF4 畫(huà)邏輯電路圖畫(huà)邏輯電路圖ABCABF&BA&CB解解 1. 1. 邏輯抽象。邏輯抽象。 用用A A、B B、C C表示三臺(tái)設(shè)備工作狀態(tài)，作為表示三臺(tái)設(shè)備工作狀態(tài)，作為輸入。輸入。用用X X、Y Y表示兩臺(tái)發(fā)電機(jī)工作狀態(tài)，作為表示兩臺(tái)發(fā)電機(jī)工作狀態(tài)，作為輸出。輸出。 例例55某工廠有某工廠有A A、B B、C C三臺(tái)設(shè)備，其中三臺(tái)設(shè)備，其中

15、A A和和B B的功率的功率相等，相等，C C的功率是的功率是A A的兩倍。這些設(shè)備由的兩倍。這些設(shè)備由X X和和Y Y兩臺(tái)發(fā)電兩臺(tái)發(fā)電機(jī)供電，發(fā)電機(jī)機(jī)供電，發(fā)電機(jī)X X的最大輸出功率等于的最大輸出功率等于A A的功率，發(fā)電的功率，發(fā)電機(jī)機(jī)Y Y的最大輸出功率是的最大輸出功率是X X的三倍。的三倍。要求設(shè)計(jì)要求設(shè)計(jì)一個(gè)邏輯電一個(gè)邏輯電路，能夠根據(jù)各臺(tái)設(shè)備的運(yùn)轉(zhuǎn)和停止?fàn)顟B(tài)，以最節(jié)約路，能夠根據(jù)各臺(tái)設(shè)備的運(yùn)轉(zhuǎn)和停止?fàn)顟B(tài)，以最節(jié)約能源的方式啟、停發(fā)電機(jī)。能源的方式啟、停發(fā)電機(jī)。 (1) (1) 設(shè)定變量。設(shè)定變量。(2) (2) 狀態(tài)賦值。狀態(tài)賦值。 A A、B B、C C0,0,表示表示設(shè)備不工作

16、；設(shè)備不工作；A A、B B、C C1,1,表示表示設(shè)備工作。設(shè)備工作。X X、Y=0,Y=0,表示表示發(fā)電機(jī)不發(fā)電；發(fā)電機(jī)不發(fā)電；X X、Y=1,Y=1,表示表示發(fā)電機(jī)發(fā)電。發(fā)電機(jī)發(fā)電。 2. 2.列出真值表列出真值表 輸 入輸 出A B C XY0000010100111001011101110 00 11 00 11 00 10 11 1 3. 3.列函數(shù)表達(dá)式，并化簡(jiǎn)列函數(shù)表達(dá)式，并化簡(jiǎn) ABCCBACBAXABCCABCBABCACBAY 0 1 1 0 0 1 1 1 Y 0 0 0 1 1 0 1 0 A BC X 0 1 11 10 01 00 A BC 0 1 11 10 0

17、1 00 ABCCBACBAX Y = AB + C ABCCBACBAXABCCABCBABCACBAY利用卡諾圖化簡(jiǎn)利用卡諾圖化簡(jiǎn) A B C 1 & 1 X 1 & 1 1 & & 1 1 Y 4) 4) 畫(huà)出邏輯圖。畫(huà)出邏輯圖。 ABCCBACBAXY = AB + C 3.2 加法器和數(shù)值比較器加法器和數(shù)值比較器3.2.1 加法器加法器一、半加器和全加器一、半加器和全加器1. 半加器半加器（Half Adder）兩個(gè)兩個(gè) 1 位二進(jìn)制數(shù)相加不考慮低位進(jìn)位。位二進(jìn)制數(shù)相加不考慮低位進(jìn)位。iiBA iiCS 0 00 11 01 10 01 01 00 1iiiiiBABAS iiiBA

18、C 真真值值表表函數(shù)式函數(shù)式BA Ai+Bi = Si (和和) Ci (進(jìn)位進(jìn)位)邏邏輯輯圖圖曾曾用用符符號(hào)號(hào)國(guó)國(guó)標(biāo)標(biāo)符符號(hào)號(hào)半加器半加器（Half Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCiiiiiiBABAS iiiBAC 函函數(shù)數(shù)式式BA 2. 全加器全加器（Full Adder）兩個(gè)兩個(gè) 1 位二進(jìn)制數(shù)相加，考慮低位進(jìn)位。位二進(jìn)制數(shù)相加，考慮低位進(jìn)位。 Ai + Bi + Ci -1 ( 低位進(jìn)位低位進(jìn)位 ) = Si ( 和和 ) Ci ( 向高位進(jìn)位向高位進(jìn)位 )1 0 1 1 - A 1 1 1 0- B+- 低位進(jìn)位低位進(jìn)位100101111真

19、真值值表表1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 1111- - - - - iiiiiiiiiiiiiCBACBACBACBAC標(biāo)準(zhǔn)標(biāo)準(zhǔn)與或式與或式A B Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiA B Ci-1SiCi0 01 01 00 11 00 10 11 1- S高位進(jìn)位高位進(jìn)位0卡諾圖卡諾圖全加器全加器（Full Adder）ABC0100 01 11 101111SiABC0100 01 11 101111Ci圈圈 “ 0 ”1111 - - - - - iiiiiiiiiiiiiCBACB

20、ACBACBAS11- - - iiiiiiiCBCABAC1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 11- - - iiiiiiiCBCABAC最簡(jiǎn)與或式最簡(jiǎn)與或式圈圈 “ 1 ”邏輯圖邏輯圖(a) 用用與門(mén)與門(mén)、或門(mén)或門(mén)和和非門(mén)非門(mén)實(shí)現(xiàn)實(shí)現(xiàn)曾用符號(hào)曾用符號(hào)國(guó)標(biāo)符號(hào)國(guó)標(biāo)符號(hào)COCISiAiBiCi-1CiFASiAiBiCi-1Ci&1111AiSiCiBiCi-11(b) 用用與或非門(mén)與或非門(mén)和和非門(mén)非門(mén)實(shí)現(xiàn)實(shí)現(xiàn)1111 - - - - - iiiiiiiiiiiiiCBACBACBACBAS11- - - iiiiiiiCBCABAC&1&1111CiSiA

21、iBiCi-13. 集成全加器集成全加器TTL：74LS183CMOS：C661雙全加器雙全加器1 2 3 4 5 6 714 13 12 11 10 9 8VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地地1Ci1COn+1 二、加法器二、加法器（Adder）實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路1. 4 位串行進(jìn)位加法器位串行進(jìn)位加法器特點(diǎn)：特點(diǎn)：電路簡(jiǎn)單，連接方便電路簡(jiǎn)

22、單，連接方便速度低速度低 = 4 tpdtpd 1位全加器的平均位全加器的平均 傳輸延遲時(shí)間傳輸延遲時(shí)間 01230123BBBBBAAAAA C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI2. 超前進(jìn)位加法器超前進(jìn)位加法器 作加法運(yùn)算時(shí)，總進(jìn)位信號(hào)由輸入二進(jìn)制數(shù)直接作加法運(yùn)算時(shí)，總進(jìn)位信號(hào)由輸入二進(jìn)制數(shù)直接產(chǎn)生。產(chǎn)生。1000000)(- - CBABAC011111)(CBABAC 1000001111)()(- - CBABABABA特點(diǎn)特點(diǎn)優(yōu)點(diǎn)：速度快優(yōu)點(diǎn)：速度快缺點(diǎn)：電路比較復(fù)雜缺點(diǎn)：電路比較復(fù)雜1 )

23、(- - iiiiiiCBABAC1000000)(- - CBABAC 10000011111)()(- - CBABABABAC超前進(jìn)位電路超前進(jìn)位電路 S3 S2 S1 S0C3A3B3A2B2A1B1A0B0C0-1CICICICIC0C1C2集成芯片集成芯片CMOS：CC4008TTL： 74283 74LS283應(yīng)用舉例應(yīng)用舉例8421 BCD 碼碼 余余 3 碼碼3. 2. 2 數(shù)值比較器數(shù)值比較器（Digital Comparator）一、一、1 位數(shù)值比較器位數(shù)值比較器0 00 11 01 10 1 00 0 11 0 00 1 0真真值值表表函數(shù)式函數(shù)式邏輯圖邏輯圖 用用與

24、非門(mén)與非門(mén)和和非門(mén)非門(mén)實(shí)現(xiàn)實(shí)現(xiàn)Ai Bi Li Gi MiLi( A B )Gi( A = B )Mi( A BL = 1A = BM = 1A 100= 100= 100=100=010 001= 001= 001=001B = B3B2B1B0LGM4 4位數(shù)值比較器位數(shù)值比較器A3 B3 A2 B2 A1 B1 A0 B0&1&1&1&1&1&1&1 1&1&1&1 1 MLGA2A1B3A3B2B1B01 A0G = (A3 B3)(A2 B2) (A1 B1)(A0 B0)4 位數(shù)值比較器位數(shù)值比較器M = A3B3+ (A3 B3) A2B2 + (A3 B3)(A2 B2) A1

25、 B1+ (A3 B3)(A2 B2)(A1 B1) A0B0L = M+G1 位數(shù)值比較器位數(shù)值比較器3M3G2M2G1M1G0M0GAiMiBiAi BiAiBiLiGiAiBi&1&1&比比 較較 輸輸 入入級(jí)級(jí) 聯(lián)聯(lián) 輸輸 入入輸輸 出出A3B3A2B2A1B1A0B0AB FA B 001= 001= 001= 001=001001=010010=100100 100= 100 4 位集成數(shù)值比較器的真值表位集成數(shù)值比較器的真值表級(jí)聯(lián)輸入：級(jí)聯(lián)輸入：供擴(kuò)展使用，一般接低位芯片的比較輸出，即供擴(kuò)展使用，一般接低位芯片的比較輸出，即 接低位芯片的接低位芯片的 FA B 。擴(kuò)展：擴(kuò)展：級(jí)級(jí)

26、聯(lián)聯(lián)輸輸入入 集成數(shù)值比較器集成數(shù)值比較器 74LS85 (TTL) 兩片兩片 4 位位數(shù)值比較器數(shù)值比較器74LS85 AB74LS85 ABVCC A3 B2 A2 A1 B1 A0 B0B3 AB FAB FA=B FAB地地1 2 3 4 5 6 7 816 15 14 13 12 11 10 97485 74LS851 8 位位數(shù)值比較器數(shù)值比較器低位比較結(jié)果低位比較結(jié)果高位比較結(jié)果高位比較結(jié)果 FAB FAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 比較輸出比較輸出CMOS 芯片設(shè)置芯片設(shè)置 A B 只是為了電路對(duì)稱(chēng)，不起判斷

27、作用只是為了電路對(duì)稱(chēng)，不起判斷作用B7 A7 B6 A6 B5 A5 B4 A4 FAB CC14585 ABB3 A3 B2 A2 B1 A1 B0 A0 FAB CC14585 AB 集成數(shù)值比較器集成數(shù)值比較器 CC15485(CMOS)擴(kuò)展：擴(kuò)展： 兩片兩片4 位位 8 位位VDDA3 B3 FAB FABA BA=BA1VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9CC14585 C6631低位比較結(jié)果低位比較結(jié)果高位比較結(jié)果高位比較結(jié)果13. 3 編碼器和譯碼器編碼器和譯碼器3. 3. 1 編碼器編碼器（Encoder）編碼：編碼：用文字、符號(hào)或者

28、數(shù)字表示特定對(duì)象的過(guò)程用文字、符號(hào)或者數(shù)字表示特定對(duì)象的過(guò)程（用二進(jìn)制代碼表示不同事物）（用二進(jìn)制代碼表示不同事物）二進(jìn)制編碼器二進(jìn)制編碼器二二十進(jìn)制編碼器十進(jìn)制編碼器分類(lèi)：分類(lèi)：普通編碼器普通編碼器優(yōu)先編碼器優(yōu)先編碼器2nn104或或Y1I1Y2YmI2In代代碼碼輸輸出出信信息息輸輸入入編編 碼碼 器器 框框 圖圖一、二進(jìn)制編碼器一、二進(jìn)制編碼器用用 n 位二進(jìn)制代碼對(duì)位二進(jìn)制代碼對(duì) N = 2n 個(gè)信號(hào)進(jìn)行編碼的電路個(gè)信號(hào)進(jìn)行編碼的電路3 位二進(jìn)制編碼器位二進(jìn)制編碼器(8 線線- 3 線線)編碼表編碼表函函數(shù)數(shù)式式Y(jié)2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I

29、6 + I7Y0 = I1 + I3+ I5 + I7輸輸入入輸輸出出 I0 I7 是一組互相排斥的輸入變是一組互相排斥的輸入變量，任何時(shí)刻只能有一個(gè)端輸入有效量，任何時(shí)刻只能有一個(gè)端輸入有效信號(hào)。信號(hào)。輸輸 入入輸輸 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位位二進(jìn)制二進(jìn)制編碼器編碼器I0I1I6I7Y2Y1Y0I2I4I5I3優(yōu)先編碼：優(yōu)先編碼：允許幾個(gè)信號(hào)同時(shí)輸入，但只對(duì)優(yōu)先級(jí)別最高允許幾個(gè)信號(hào)同時(shí)輸入，但只對(duì)優(yōu)先級(jí)別最高的進(jìn)行編碼。的進(jìn)行編碼。優(yōu)先順序：優(yōu)先順序：I7 I0編碼表編碼表輸輸

30、入入輸輸 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0函數(shù)式函數(shù)式2. 3 位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器45672IIIIY 245345671 IIIIIIIIY 12463465670 IIIIIIIIIIY 用用 4 位二進(jìn)制代碼對(duì)位二進(jìn)制代碼對(duì) 0 9 十個(gè)信號(hào)進(jìn)行編碼的電路十個(gè)信號(hào)進(jìn)行編碼的電路1. 8421 BC

31、D 編碼器編碼器2. 8421 BCD 優(yōu)先編碼器優(yōu)先編碼器3. 集成集成 10線線 -4線線優(yōu)先編碼器優(yōu)先編碼器（74147 74LS147）三、幾種常用編碼三、幾種常用編碼1. 二二-十進(jìn)制編碼十進(jìn)制編碼8421 碼碼 余余 3 碼碼 2421 碼碼5211 碼碼 余余 3 循環(huán)碼循環(huán)碼 右移循環(huán)碼右移循環(huán)碼循環(huán)碼（反射碼或格雷碼）循環(huán)碼（反射碼或格雷碼）ISO碼碼ANSCII（ASCII）碼）碼二、二二、二- -十進(jìn)制編碼器十進(jìn)制編碼器2. 其他其他二二-十進(jìn)制十進(jìn)制編碼器編碼器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y33.3.2 譯碼器譯碼器（Decoder）編碼的逆過(guò)程

32、，將二進(jìn)制代碼翻譯為原來(lái)的含義編碼的逆過(guò)程，將二進(jìn)制代碼翻譯為原來(lái)的含義一、二進(jìn)制譯碼器一、二進(jìn)制譯碼器 (Binary Decoder) 輸入輸入 n 位二位二進(jìn)制代碼進(jìn)制代碼如：如： 2 線線 4 線譯碼器線譯碼器 3 線線 8 線譯碼器線譯碼器4 線線 16 線譯碼器線譯碼器A0Y0A1An-1Y1Ym-1二進(jìn)制二進(jìn)制譯碼器譯碼器輸出輸出 m 個(gè)個(gè)信號(hào)信號(hào) m = 2n1. 3位二進(jìn)制譯碼器位二進(jìn)制譯碼器 ( 3 線線 8 線線)真值表真值表函數(shù)式函數(shù)式0127AAAY 0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126A

33、AAY A0Y0A1A2Y1Y73 位位二進(jìn)制二進(jìn)制譯碼器譯碼器012 AAA01234567 YYYYYYYY0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1G1G2AG2BA2 A1A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7HHHHHHHHHHHHHHHHHHLHHHHHHHHHLLLLLLHHHH

34、HHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL輸入輸入輸出輸出2. 集成集成 3 線線 8 線譯碼器線譯碼器 - 74LS138引腳排列圖引腳排列圖功能示意圖功能示意圖2B2A1 GGG、輸入選通控制端輸入選通控制端1G 022A1BGG或芯片芯片禁止禁止工作工作0 1221BAGGG且芯片芯片正常正常工作工作VCC 地地1324567816 15 14 13 12 11 10974LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0

35、A1 A2 G2A G2B G1 Y7 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 G2A G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 3. 二進(jìn)制譯碼器的級(jí)聯(lián)二進(jìn)制譯碼器的級(jí)聯(lián) 兩片兩片3 線線 8 線線4 線線-16 線線Y0Y7Y8Y1574LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 G2A G2B G1高位高位Y7 A0 A1 A2 A3 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 G2A G2B G1 低位低位Y7 10工作工作禁止禁

36、止有輸出有輸出無(wú)輸出無(wú)輸出 1禁止禁止工作工作無(wú)輸出無(wú)輸出有輸出有輸出0 78 15三片三片 3 線線- 8 線線5 線線 - 24 線線34 AA（1）（）（2）（）（3）輸輸 出出工工 禁禁 禁禁70 YY禁禁 工工 禁禁158 YY禁禁 禁禁 工工2316 YY0 00 11 01 1禁禁 禁禁 禁禁全為全為 174LS138 (1)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 G2A G2B G1 Y0Y7 Y774LS138 (3)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 G2A G2B G1Y16Y7 Y2374LS138 (2)Y0 Y1 Y2 Y

37、3 Y4 Y5 Y6 A0 A1 A2 G2A G2B G1Y8Y7 Y15A0A1A2A3A41功能特點(diǎn)：功能特點(diǎn)：輸出端提供全部最小項(xiàng)輸出端提供全部最小項(xiàng)4. 二進(jìn)制譯碼器的主要特點(diǎn)二進(jìn)制譯碼器的主要特點(diǎn)二、二二、二-十進(jìn)制譯碼器十進(jìn)制譯碼器(Binary-Coded Decimal Decoder)將將 BCD 碼翻譯成對(duì)應(yīng)的碼翻譯成對(duì)應(yīng)的十個(gè)十個(gè)輸出信號(hào)輸出信號(hào)集成集成 4 線線 10 線線譯碼器：譯碼器： 7442 74LS42輸輸 出出輸輸 入入0 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1

38、1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01

39、0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A3 A2 A1 A04 4線線-10-10線譯碼器線譯碼器74427442真值表真值表32100AAAAY 32101AAAAY 32102AAAAY 32103AAAAY 32104AAAAY 32105AAAAY 32106AAAAY 32107AAAAY 32108AAAAY 32109AAAAY 二二-十進(jìn)制十進(jìn)制計(jì)數(shù)、編碼計(jì)數(shù)、編碼顯示譯碼驅(qū)顯示譯碼驅(qū)動(dòng)器動(dòng)器顯示顯示器件器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用在數(shù)字系統(tǒng)中，常常需要將

40、運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來(lái)，這就要用到人們習(xí)慣的十進(jìn)制顯示出來(lái)，這就要用到顯示譯碼器顯示譯碼器。三、顯示譯碼器三、顯示譯碼器半導(dǎo)體顯示半導(dǎo)體顯示(LED)液晶顯示液晶顯示(LCD)共陽(yáng)極共陽(yáng)極每字段是一只每字段是一只發(fā)光二極管發(fā)光二極管數(shù)碼顯示器數(shù)碼顯示器aebcfgdabcdefgR+ 5 VYaA3A2A1A0+VCC+VCC顯示顯示譯碼器譯碼器共陽(yáng)共陽(yáng)YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低電平低電平驅(qū)動(dòng)驅(qū)動(dòng)0111000111110000

41、00000010010000100共陰極共陰極abcdefgR+5 VYaA3A2A1A0+VCC顯示顯示譯碼器譯碼器共陰共陰YbYcYdYeYfYg 高電平高電平驅(qū)動(dòng)驅(qū)動(dòng)00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd2 2）段譯碼原理和七段顯示譯碼驅(qū)動(dòng)器段譯碼原理和七段顯示譯碼驅(qū)動(dòng)器 74487448CT7448CT7448七段譯碼器七段譯碼器輸出高電平有效輸出高電平有效共陰極共陰極七段碼七段碼顯示器顯示器

42、共陽(yáng)極共陽(yáng)極七段碼七段碼顯示器顯示器CT7447CT7447七段譯碼器七段譯碼器輸出低電平有效輸出低電平有效共陽(yáng)極共陽(yáng)極七段碼七段碼顯示器顯示器數(shù)數(shù)據(jù)據(jù)傳傳輸輸方方式式0110發(fā)送發(fā)送0110并行傳送并行傳送0110串行傳送串行傳送并并- -串轉(zhuǎn)換：串轉(zhuǎn)換：數(shù)據(jù)選擇器數(shù)據(jù)選擇器串串- -并轉(zhuǎn)換：并轉(zhuǎn)換：數(shù)據(jù)分配器數(shù)據(jù)分配器3. 4 數(shù)據(jù)選擇器和分配器數(shù)據(jù)選擇器和分配器接收接收0110 在發(fā)送端和接收端不需要在發(fā)送端和接收端不需要數(shù)據(jù)數(shù)據(jù) 并并-串串 或或 串串-并并 轉(zhuǎn)換裝置，轉(zhuǎn)換裝置，但每位數(shù)據(jù)各占一條傳輸線，當(dāng)?shù)课粩?shù)據(jù)各占一條傳輸線，當(dāng)傳送數(shù)據(jù)位數(shù)增多時(shí)，成本較高，傳送數(shù)據(jù)位數(shù)增多時(shí)，成

43、本較高，且很難實(shí)現(xiàn)。且很難實(shí)現(xiàn)。3. 4. 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 ( Data Selector )能夠從能夠從多路多路數(shù)據(jù)輸入中數(shù)據(jù)輸入中選擇一路選擇一路作為輸出的電路作為輸出的電路一、一、4 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器輸輸入入數(shù)數(shù)據(jù)據(jù)輸輸出出數(shù)數(shù)據(jù)據(jù)選擇控制信號(hào)選擇控制信號(hào)A0Y4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器D0D3D1D2A11. 工作原理工作原理0 0 0 1 1 0 1 1 D0D1D2D3D0 0 0D0D A1 A0 2. 真值表真值表D1 0 1D2 1 0D3 1 1Y D1D2D33. 函數(shù)式函數(shù)式 013012011010AADAADAADAADY 一、一、4 選選

44、 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器3. 函數(shù)式函數(shù)式013012011010AADAADAADAADY 4. 邏輯圖邏輯圖33221100 DmDmDmDm 1&11YA11A0D0D1D2D30 0 0 1 1 0 1 1 = D0= D1= D2= D3 二、集成數(shù)據(jù)選擇器二、集成數(shù)據(jù)選擇器1. 8 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器74151 74LS151 74251 74LS251引引腳腳排排列列圖圖功功能能示示意意圖圖選通控制端選通控制端 SVCC 地地1324567816 15 14 13 12 11 10 974LS151D4 D5 D6 D7 A0 A1 A2 D3 D2 D1 D0 Y

45、 Y S74LS151D7A2D0A0A1SYY禁止禁止使能使能1 0 0 0 0D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 0 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 A2 A0 地址端地址端D7 D0 數(shù)據(jù)輸入端數(shù)據(jù)輸入端數(shù)數(shù)據(jù)據(jù)輸輸出出端端、 YY012701210120AAADAAADAAADY ，選選擇擇器器被被禁禁止止時(shí)時(shí)當(dāng)當(dāng) 1 S），選選擇擇器器被被選選中中（使使能能時(shí)時(shí)當(dāng)當(dāng) 0 S1 0 YY2. 集成數(shù)據(jù)選擇器的擴(kuò)展集成數(shù)據(jù)選擇器的擴(kuò)展兩片兩片 8 選選 1（74151）16 選選 1數(shù)據(jù)

46、選擇器數(shù)據(jù)選擇器A2 A1 A0 A3 D15 D81Y1S74151 (2)D7A2D0ENA0A1YY2D7 D074151 (1)D7A2D0ENA0A1SYY1低位低位高位高位0 禁止禁止使能使能0 70 D0 D7 D0 D7 1 使能使能禁止禁止D8 D15 0 D8 D15 0 四片四片 8 選選 1（74151）32 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器1/2 74LS139SA4A3A2A1A0&Y74LS139 雙雙 2 線線 - 4 線譯碼器線譯碼器74151 (4)D7A2D0ENA0A1S4Y374151 (1)D7A2D0ENA0A1D0S1Y074151 (2)D7A2

47、D0ENA0A1S2Y174151 (3)D7A2D0ENA0A1S3Y2D7D8D15D16D23D24D311 1 1 1 1 0 7禁止禁止 禁止禁止 禁止禁止 禁止禁止 0 0 01 1 1 0 禁止禁止 禁止禁止 禁止禁止 使能使能 0 1禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 禁止禁止 1 01 1D0 D7 D8 D15 D16 D23 D24 D311 1 0 1 1 0 1 1 0 1 1 1 3. 4. 2 數(shù)據(jù)分配器數(shù)據(jù)分配器 ( Data Demultiplexer )將將 1 路路輸入數(shù)據(jù)，根據(jù)需要

48、分別傳送到輸入數(shù)據(jù)，根據(jù)需要分別傳送到 m 個(gè)個(gè)輸出端輸出端一、一、1 路路-4 路數(shù)據(jù)分配器路數(shù)據(jù)分配器數(shù)據(jù)數(shù)據(jù)輸入輸入數(shù)據(jù)輸出數(shù)據(jù)輸出選擇控制選擇控制0 00 11 01 11A0A3210 YYYYD 0 0 00 D 0 00 0 D 00 0 0 D01AAD 01AAD 01AAD 01AAD &Y0&Y1&Y2&Y31A11A1DDA01 路路-4 路路數(shù)據(jù)分配器數(shù)據(jù)分配器Y0Y3Y1Y2A1真真值值表表函函數(shù)數(shù)式式邏輯圖邏輯圖二、集成數(shù)據(jù)分配器二、集成數(shù)據(jù)分配器用用 3 線線-8 線譯碼器線譯碼器可實(shí)現(xiàn)可實(shí)現(xiàn) 1 路路-8 路路數(shù)據(jù)分配器數(shù)據(jù)分配器數(shù)據(jù)輸出數(shù)據(jù)輸出 G1 數(shù)據(jù)輸

49、入（數(shù)據(jù)輸入（D） B22使能控制端、 GGA）數(shù)數(shù)據(jù)據(jù)輸輸出出（ 70DYY地址碼地址碼 數(shù)據(jù)輸入數(shù)據(jù)輸入( (任選一路任選一路) )。實(shí)現(xiàn)數(shù)據(jù)分配器的功能時(shí) , 022BAGGG2A 數(shù)據(jù)輸入（數(shù)據(jù)輸入（D）數(shù)數(shù)據(jù)據(jù)輸輸出出（ 70DYY 21使能控制端、BGG。實(shí)現(xiàn)數(shù)據(jù)分配器的功能時(shí) , 0 , 121BGGY7 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 G2AG2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y7 G1G2BG2AC BAY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7LLHHHHHHHHHL

50、DLLLDHHHHHHHHLD LLHHDHHHHHHHLD LHLHHD HHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLD HLHHHHHHDHHHLD HHLHHHHHHD HHLD HHHHHHHHHHD 輸入輸入輸出輸出7413874138譯碼器作為數(shù)據(jù)分配器時(shí)的功能表譯碼器作為數(shù)據(jù)分配器時(shí)的功能表( (以以G G2A2A作為數(shù)據(jù)輸入作為數(shù)據(jù)輸入) )思考：如果以思考：如果以G2BG2B作為輸入時(shí)，功能表是怎樣的？作為輸入時(shí)，功能表是怎樣的？3. 5 用用 MSI 實(shí)現(xiàn)組合邏輯函數(shù)實(shí)現(xiàn)組合邏輯函數(shù)3. 5. 1 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏

51、輯函數(shù)一、基本原理和步驟一、基本原理和步驟1. 原理：原理：選擇器輸出為標(biāo)準(zhǔn)與或式，含地址變量的選擇器輸出為標(biāo)準(zhǔn)與或式，含地址變量的全部最小項(xiàng)。例如全部最小項(xiàng)。例如 而任何組合邏輯函數(shù)都可以表示成為最小項(xiàng)之和而任何組合邏輯函數(shù)都可以表示成為最小項(xiàng)之和的形式，故可用數(shù)據(jù)選擇器實(shí)現(xiàn)。的形式，故可用數(shù)據(jù)選擇器實(shí)現(xiàn)。013012011010AADAADAADAADY 01270120AAADAAADY 4 選選 18 選選 12. 步驟步驟(1) 根據(jù)根據(jù) n = k - 1 確定數(shù)據(jù)選擇器的規(guī)模和型號(hào)確定數(shù)據(jù)選擇器的規(guī)模和型號(hào)(n 選擇器選擇器地址碼地址碼，k 函數(shù)的函數(shù)的變量個(gè)數(shù)變量個(gè)數(shù))(2)

52、寫(xiě)出函數(shù)的寫(xiě)出函數(shù)的標(biāo)準(zhǔn)與或式標(biāo)準(zhǔn)與或式和選擇器和選擇器輸出信號(hào)表達(dá)式輸出信號(hào)表達(dá)式(3) 對(duì)照比較確定選擇器各個(gè)輸入變量的表達(dá)式對(duì)照比較確定選擇器各個(gè)輸入變量的表達(dá)式 (4) 根據(jù)采用的根據(jù)采用的數(shù)據(jù)選擇器數(shù)據(jù)選擇器和和求出的表達(dá)式求出的表達(dá)式畫(huà)出連畫(huà)出連線圖線圖二、應(yīng)用舉例二、應(yīng)用舉例 例例 3.5.1 用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù) 解解 (2) 標(biāo)準(zhǔn)與或式標(biāo)準(zhǔn)與或式ABCCABCBABCAF ACBCABF (1) n = k - -1 = 3 - -1 = 2 可用可用 4 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 74LS153數(shù)據(jù)選擇器數(shù)據(jù)選擇器013012011010AADAA

53、DAADAADY (3) 確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系令令 A1 = A, A0 = B01 BAABCBACBAF則則 D0 = 0 D1 =D2 = C D3 = 1方法一：公式法方法一：公式法ABDBADBADBADY3210 FA BY1/2 74LS153D3D2D1D0A1A0ST1C(4) 畫(huà)連線圖畫(huà)連線圖例例 3.5.3 用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù) mZ148,9,10,12,3,4,5,6,7, 解解 (2) 函數(shù)函數(shù) Z 的標(biāo)準(zhǔn)與或式的標(biāo)準(zhǔn)與或式DABCDCABDCBADCBADCBA BCDADBCADCBADCBACDBAZ

54、 8 選選 1012701210120AAADAAADAAADY (3) 確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系(1) n = k-1 = 4-1 = 3若令若令A(yù)2 = A, A1= B, A0= C(4) 畫(huà)連線圖畫(huà)連線圖則則D2=D3 =D4 =1D0= 0用用 8 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 74LS151ZA B C1DD1D1=DDmDmDmmmmDmZ 7654321 11100 mDDDD 765Y 74LS151D7D6D5D4D3D2D1D0A2A1A0S方法一：公式法方法一：公式法3. 5. 2 用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)用二進(jìn)制譯碼器實(shí)現(xiàn)組

55、合邏輯函數(shù)一、基本原理與步驟一、基本原理與步驟1. 基本原理：基本原理：二進(jìn)制譯碼器又叫變量譯碼器或最小項(xiàng)二進(jìn)制譯碼器又叫變量譯碼器或最小項(xiàng)譯碼器譯碼器,它的它的輸出端提供了其輸入變量的輸出端提供了其輸入變量的全部最小項(xiàng)全部最小項(xiàng)。0127AAAY 0120AAAY 0121AAAY 0, 1321 SSS0m 1m 7m 任何一個(gè)函數(shù)都可以任何一個(gè)函數(shù)都可以寫(xiě)成最小項(xiàng)之和的形式寫(xiě)成最小項(xiàng)之和的形式74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 2. 基本

56、步驟基本步驟(1) 選擇集成二進(jìn)制譯碼器選擇集成二進(jìn)制譯碼器(2) 寫(xiě)函數(shù)的標(biāo)準(zhǔn)與非寫(xiě)函數(shù)的標(biāo)準(zhǔn)與非-與非式與非式(3) 確認(rèn)變量和輸入關(guān)系確認(rèn)變量和輸入關(guān)系例例 3.5.5用集成譯碼器實(shí)現(xiàn)函數(shù)用集成譯碼器實(shí)現(xiàn)函數(shù)ACBCABZ 3(1) 三個(gè)輸入變量，三個(gè)輸入變量，選選 3 線線 8 線譯碼器線譯碼器 74LS138(2) 函數(shù)的標(biāo)準(zhǔn)與非函數(shù)的標(biāo)準(zhǔn)與非-與非式與非式CBABCACABABCZ 37653mmmm 7653mmmm (4) 畫(huà)連線圖畫(huà)連線圖 解解 (4) 畫(huà)連線圖畫(huà)連線圖(3) 確認(rèn)變量和輸入關(guān)系確認(rèn)變量和輸入關(guān)系CABAAA 012 令令76533YYYYZ CBABCACABABCZ 37653mmmm 則則74LS138Y0 Y1 Y2 Y3 Y4 Y5