簡(jiǎn)述FPGA 和DSP的優(yōu)缺點(diǎn)及使用場(chǎng)合

1、簡(jiǎn)述FPGA 和DSP的優(yōu)缺點(diǎn)及使用場(chǎng)合。DSP的結(jié)構(gòu)特點(diǎn)是：1、 采用數(shù)據(jù)和程序分離的哈佛結(jié)構(gòu)和改進(jìn)的哈佛結(jié)構(gòu)，執(zhí)行指令速度更快。2、 采用流水線技術(shù)，減少每條指令執(zhí)行時(shí)間。3、 片內(nèi)多總線，可同時(shí)進(jìn)行取指及多個(gè)數(shù)據(jù)存取操作。4、 獨(dú)立的累加器及加法器，一個(gè)周期內(nèi)可同時(shí)完成相乘及累加運(yùn)算。5、 有DMA通道控制器及串行通信口等，便于數(shù)據(jù)傳送。6、 有中斷處理器及定時(shí)控制器，便于構(gòu)成小規(guī)模系統(tǒng)。7、 具有軟硬件等待功能，能與各種存儲(chǔ)器接口。DSP作為專門的微處理器，主要用于計(jì)算，優(yōu)勢(shì)是軟件的靈活性。適用于條件進(jìn)程，特別是復(fù)雜的多算法任務(wù)。DSP通過(guò)匯編或高級(jí)語(yǔ)言(如C語(yǔ)言)進(jìn)行編程，實(shí)時(shí)實(shí)現(xiàn)方

2、案。因此，采用DSP器件的優(yōu)勢(shì)在于：軟件更新速度快，極大地提高了系統(tǒng)的可靠性、通用性、可更換性和靈活性。缺點(diǎn)：受到串行指令流的限制；超過(guò)幾MHZ的取樣率，一個(gè)DSP 僅能完成對(duì)數(shù)據(jù)非常簡(jiǎn)單的運(yùn)算；研發(fā)周期長(zhǎng)。DSP使用場(chǎng)合是：(系統(tǒng)較低取樣速率、低數(shù)據(jù)率、多條件操作、處理復(fù)雜的多算法任務(wù)、使用C語(yǔ)言編程、系統(tǒng)使用浮點(diǎn)。)適合于較低采樣速率下多條件進(jìn)程、特別是復(fù)雜的多算法任務(wù)。FPAG的結(jié)構(gòu)特點(diǎn)是：片內(nèi)有大量的邏輯門和觸發(fā)器，多為查找表結(jié)構(gòu)，實(shí)現(xiàn)工藝多為SRAM。規(guī)模大，集成度高，處理速度快，執(zhí)行效率高。能完成復(fù)雜的時(shí)序邏輯設(shè)計(jì)，且編程靈活，方便，簡(jiǎn)單，可多次重復(fù)編程。許多FPAG可無(wú)限重復(fù)編程

3、。利用重新配置可減少硬件的開(kāi)銷。缺點(diǎn)是：掉電后一般會(huì)丟失原有邏輯配置；時(shí)序難規(guī)劃；不能處理多事件；不適合條件操作FPAG使用場(chǎng)合：(系統(tǒng)高速取樣速率(幾MHZ)、高數(shù)據(jù)率、框圖方式編程、處理任務(wù)固定或重復(fù)、使用定點(diǎn)。) 適合于高速采樣頻率下，特別是任務(wù)比較固定或重復(fù)的情況以及試制樣機(jī)、系統(tǒng)開(kāi)發(fā)的場(chǎng)合。簡(jiǎn)述DSP總體設(shè)計(jì)步驟：(實(shí)時(shí)數(shù)字信號(hào)處理系統(tǒng)的設(shè)計(jì))：1、總體方案設(shè)計(jì)，包括明確設(shè)計(jì)任務(wù)，給出設(shè)計(jì)任務(wù)書，并將其轉(zhuǎn)化為量化的技術(shù)指標(biāo)，確定最佳算法及參數(shù)，系統(tǒng)軟硬件折衷，器件選型。2、軟件設(shè)計(jì)(開(kāi)發(fā)DSP軟件)：(1)使用匯編語(yǔ)言、C語(yǔ)言或兩者的混合來(lái)編寫程序，并編譯生成目標(biāo)文件；(2)將目標(biāo)文

4、件送入鏈接器進(jìn)行連接，得可執(zhí)行文件；(3)將可執(zhí)行文件調(diào)入調(diào)試器，進(jìn)行調(diào)試，檢查運(yùn)行結(jié)果，正確則繼續(xù)，否則返回(1)；(4)進(jìn)行代碼轉(zhuǎn)換，將代碼寫入存儲(chǔ)器，脫離仿真運(yùn)行程度，檢查結(jié)果，正確則繼續(xù)，否則返回(3)；(5)軟件測(cè)試，結(jié)果合格則軟件調(diào)試完畢，否則返回(1)。3、硬件設(shè)計(jì)：硬件設(shè)計(jì)說(shuō)明書；硬件原理圖設(shè)計(jì)、PCB設(shè)計(jì)；硬件調(diào)試；(1)設(shè)計(jì)硬件實(shí)現(xiàn)方案；(2)進(jìn)行器件選型；(3)原理圖設(shè)計(jì)(4)PCB設(shè)計(jì)(5)硬件調(diào)試4、系統(tǒng)集成：將軟硬件結(jié)合起來(lái)，組裝樣機(jī)，系統(tǒng)測(cè)試，合格，則設(shè)計(jì)完畢，否則，一般采用修改軟件方法。如果無(wú)法解決問(wèn)題，則必須調(diào)整硬件，此時(shí)問(wèn)題嚴(yán)重。高速數(shù)據(jù)采集系統(tǒng)布局、接地、

5、電源去耦要遵循什么原則？1、 采用多層PCB板，大面積地線與大面積電源線對(duì)ADC轉(zhuǎn)換有利；2、 模擬地與數(shù)字地分離，最后就近接于平面地；3、 用120F電解電容和0.010.1F無(wú)極性電容對(duì)每組電源分別去耦，去耦元件盡可能接在靠近ADC器件處，模擬電源去耦要先接到模擬地線點(diǎn)，數(shù)字電源去耦要先接到數(shù)字地線點(diǎn)；4、 模擬電源與數(shù)字電源分開(kāi)供電，如采用單一電源，也應(yīng)在進(jìn)入電路板處分離出來(lái)，并分別加以去耦；5、 模擬輸入通路應(yīng)盡可能短，并在適當(dāng)?shù)胤浇K結(jié)，以避免反射，同時(shí)模擬輸入信號(hào)與基準(zhǔn)電壓應(yīng)遠(yuǎn)離數(shù)字信號(hào)通路，避免數(shù)字信號(hào)高速變化耦合到模擬通路。6、 數(shù)字通路也應(yīng)盡可能短，也要注意長(zhǎng)度的匹配，以避免反

6、射，如有必要，可串入小電阻以減少數(shù)字信號(hào)干擾。7、 將ADC轉(zhuǎn)換器芯片下的PCB板布置成地平面有很大好處。8、 芯片插座會(huì)增大分布電容，建議在電路板裝配中不用插座。簡(jiǎn)述ISA PCI VME總線優(yōu)缺點(diǎn)：ISA總線(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線)：優(yōu)點(diǎn)：簡(jiǎn)單(設(shè)計(jì)方式容易，和處理器耦合緊密，I/O方便，組織靈活)缺點(diǎn)：占資源(最大缺點(diǎn))、速度不快，只能用于傳輸速率要求不高的場(chǎng)合。PCI總線：優(yōu)點(diǎn)：高性能、低成本、使用方便(即插即用)、使用壽命長(zhǎng)、可靠性強(qiáng)，可操作性好、適應(yīng)性好、數(shù)據(jù)完整性好(提供了數(shù)據(jù)和地址奇偶校驗(yàn))、軟件兼容性好(PCI部件和驅(qū)動(dòng)程序可用于各種不同平臺(tái))。1高性能(數(shù)據(jù)通道可由32位升級(jí)到

7、64位，同步總線操作達(dá)到33MHZ，數(shù)據(jù)傳輸率可達(dá)133MBS或266MBS)，2低成本(最優(yōu)化的內(nèi)部結(jié)構(gòu)，電氣驅(qū)動(dòng)能力，多路復(fù)用減少了引腳數(shù)和部件的封裝尺寸，擴(kuò)展卡獨(dú)立工作，減少了開(kāi)發(fā)成本，避免了用戶混亂)，3使用方便(即插即用)，4使用壽命長(zhǎng)(獨(dú)立處理器，支持多電壓，可擴(kuò)展位尋址，面向未來(lái)有較強(qiáng)生命力)，5可靠性強(qiáng)，可操作性好，6適應(yīng)性好(多主控允許任何PCI主設(shè)備和主設(shè)備之間進(jìn)行點(diǎn)對(duì)點(diǎn)訪問(wèn))，7數(shù)據(jù)完整性好(提供了數(shù)據(jù)和地址奇偶校驗(yàn))，8軟件兼容性好(PCI部件和驅(qū)動(dòng)程序可用于各種不同平臺(tái))。缺點(diǎn)：1不能熱插拔，2 PCI采用的插卡機(jī)械性能不夠好，用于工業(yè)控制系統(tǒng)可靠性不高，3 PCI規(guī)

8、范只允許容納4塊插卡，對(duì)工業(yè)應(yīng)用遠(yuǎn)遠(yuǎn)不夠。1、不能熱插拔 2、總線負(fù)載較少，不超過(guò)7個(gè)，引腳數(shù)也少，難以擴(kuò)展I/O接口 3、PCI總線的插座為槽式結(jié)構(gòu)，不堅(jiān)固，散熱不良 4、采用共享總線機(jī)制，會(huì)出現(xiàn)總線競(jìng)爭(zhēng)問(wèn)題VME總線： 優(yōu)點(diǎn)：VME總線的開(kāi)放性及其優(yōu)良的機(jī)械特性，獲得了廣泛的市場(chǎng)；VME總線支持多處理器系統(tǒng)，地址總線32位，數(shù)據(jù)總線32位(最高64位)；能處理七級(jí)中斷，具有總線仲裁能力；VME數(shù)據(jù)傳輸總線為高速異步并行，理論上可達(dá)40Mbytes/s 實(shí)際約為20 Mbytes/s；VME總線規(guī)范允許最多可容納21快插件。缺點(diǎn)：相比CPCI總線，VME總線價(jià)格昂貴，速度較慢。LVDS總線：

9、(是一種小振幅差分信號(hào)技術(shù)，使用非常低的幅度信號(hào)，通過(guò)一對(duì)差分PCB走線或平衡電纜傳輸數(shù)據(jù))優(yōu)點(diǎn)：高速傳輸能力，點(diǎn)到點(diǎn)，傳輸速率可達(dá)800 Mb/s；低噪聲、低電磁干擾；低功耗；節(jié)省成本，低成本實(shí)現(xiàn)高性能。USB總線：(通用串行總線，不是一種新的總線標(biāo)準(zhǔn)，而是一種應(yīng)用于PC的領(lǐng)域的新的接口技術(shù))優(yōu)點(diǎn)：即插即用，數(shù)據(jù)傳輸質(zhì)量高，節(jié)省系統(tǒng)資源，現(xiàn)已成為計(jì)算機(jī)連接外圍設(shè)備的I/O接口標(biāo)準(zhǔn)的主流。難點(diǎn)：USB的驅(qū)動(dòng)程序；USB握手信號(hào)多。CAN(控制器局域網(wǎng))總線：是一種多主方式的串行通信總線，非常適用于實(shí)時(shí)性強(qiáng)的控制領(lǐng)域，是目前國(guó)際上應(yīng)用最廣泛的現(xiàn)場(chǎng)總線之一。主要特點(diǎn)：高速的數(shù)據(jù)傳輸速率，高達(dá)1Mb

10、it/s；很遠(yuǎn)的數(shù)據(jù)傳輸距離(長(zhǎng)達(dá)10Km 50KBit/s)；極高的總線利用率(單一網(wǎng)絡(luò)中，理論上可掛接無(wú)數(shù)個(gè)節(jié)點(diǎn))；較低成本的現(xiàn)場(chǎng)總線(雙絞線(常用)、光纖、2線差分電壓傳送)；可靠的錯(cuò)誤處理和檢錯(cuò)機(jī)制(大大增強(qiáng)了抗電磁干擾能力)；具有很高的可靠性(發(fā)送信息遭破壞后可自動(dòng)重發(fā)，節(jié)點(diǎn)在錯(cuò)誤嚴(yán)重的情況下具有自動(dòng)退出總線的功能)；報(bào)文不包含源地址或目標(biāo)地址，僅用標(biāo)志符指示功能信息優(yōu)先級(jí)。FIFO 和雙端口RAM各有何特點(diǎn)？雙端口RAM特點(diǎn)：便于兩個(gè)設(shè)備之間進(jìn)行雙向數(shù)據(jù)隨機(jī)傳輸，容量小，速度慢，成本比FIFO高，連線比FIFO多高速，低功耗，為寫操作提供多種 控制方式，方便總線擴(kuò)展，可對(duì)兩個(gè)端口進(jìn)

11、行完全異步的操作，可運(yùn)行在備用電池的狀態(tài)，完全兼容TTL電平。(可以單獨(dú)使用，可以兩片一主一從組成主從系統(tǒng)，擴(kuò)展數(shù)據(jù)總線，無(wú)須額外的附加邏輯，具有完全獨(dú)立的兩個(gè)接口，支持對(duì)器件的任何存儲(chǔ)空間進(jìn)行完全異步的讀寫操作，通過(guò)CE，自動(dòng)工作在省電模式。)FIFO是一種先進(jìn)先出的存儲(chǔ)器。優(yōu)點(diǎn)：不需地址線，擴(kuò)展方便，不同容量直接互換。缺點(diǎn)：沿敏感，使用時(shí)要特別注意匹配，并經(jīng)常進(jìn)行復(fù)位，避免錯(cuò)誤積累；必須順序讀取數(shù)據(jù)，讀完數(shù)據(jù)，該數(shù)據(jù)被清除。簡(jiǎn)述存儲(chǔ)器的含義及特點(diǎn)：SDRAM 同步動(dòng)態(tài)存儲(chǔ)器，優(yōu)：高速，大容量，價(jià)錢便宜，具有統(tǒng)一器件封裝。缺：控制復(fù)雜。有專用控制模塊。DDR-SDRAM 雙倍速率的同步動(dòng)態(tài)存

12、儲(chǔ)器，在時(shí)鐘的上升和下降沿均工作，數(shù)據(jù)存儲(chǔ)速率提高一倍，同時(shí)時(shí)序控制要求更復(fù)雜。SSRAM 同步靜態(tài)隨機(jī)存取存儲(chǔ)器 優(yōu)：所有訪問(wèn)都在時(shí)鐘的上升/下降沿啟動(dòng)，地址、數(shù)據(jù)輸入和其它控制信號(hào)均與時(shí)鐘信號(hào)相關(guān)。SBSRAM 同步突發(fā)靜態(tài)隨機(jī)存取存儲(chǔ)器 優(yōu)：讀寫速度快，不要刷新，突發(fā)模式下，可在內(nèi)部產(chǎn)生訪問(wèn)數(shù)據(jù)單元的突發(fā)地址。缺：讀寫操作頻繁切換時(shí)總線利用率不高。DDR-SRAM 兩倍速率SRAM 優(yōu)：數(shù)據(jù)吞吐率成倍增加QDR-SRAM 四倍速率SRAM 缺：價(jià)格昂貴，存儲(chǔ)容量較小，容量增加地址線/數(shù)據(jù)線/控制線增加，但邏輯控制簡(jiǎn)單，速度相對(duì)較快。簡(jiǎn)述信號(hào)完整性分析的目的和意義：信號(hào)完整性分析包括：串?dāng)_

13、，下沖，過(guò)沖，振鈴，單調(diào)性等多方面要求。分析重點(diǎn)：信號(hào)由源端通過(guò)導(dǎo)體到達(dá)終端時(shí)其信號(hào)質(zhì)量是否滿足信號(hào)完整性要求。的目標(biāo)與意義：是高速電路設(shè)計(jì)與實(shí)現(xiàn)中極其重要的環(huán)節(jié)，它可以在PCB板加工之前對(duì)其高速部分進(jìn)行軟件分析與仿真，使設(shè)計(jì)者在設(shè)計(jì)中隨時(shí)觀察關(guān)鍵線網(wǎng)的信號(hào)波形，并在需要時(shí)采取必要方法保證信號(hào)質(zhì)量。舉例說(shuō)明軟件-硬件折衷 空間-時(shí)間折衷的定義：設(shè)計(jì)實(shí)時(shí)數(shù)字信號(hào)處理系統(tǒng)時(shí)面臨的一個(gè)基本問(wèn)題是：采用軟件還是硬件來(lái)實(shí)現(xiàn)。軟件是指能控制硬件資源的工作并使之完成算法的程序；硬件是指各種計(jì)算部件的集合，包括那些由用戶直接定制的硬件。軟件和硬件的折衷就是控制程序和處理部件之間的折衷。方法為：采用軟件實(shí)現(xiàn)方法，能否滿足對(duì)速度和存儲(chǔ)空間的要求，如果能滿足，而且還留有足夠的改進(jìn)空間，則選用軟件實(shí)現(xiàn)；如果不行，就應(yīng)選用硬件實(shí)現(xiàn)方法。此時(shí)盡量選已有技術(shù)。如果仍不行，則必須設(shè)計(jì)全新的專用處理器。比如，乘法器的實(shí)現(xiàn)，若用軟件實(shí)現(xiàn)，要確定并改進(jìn)算法，以減少運(yùn)算復(fù)雜度，提高運(yùn)算速度；也可用硬件實(shí)現(xiàn)，通過(guò)改進(jìn)算法，用移位和相加的方法，使算法適合硬件電路實(shí)現(xiàn)。兩種方案綜合比較，選擇一種方案實(shí)現(xiàn)并驗(yàn)證是否達(dá)到設(shè)計(jì)目標(biāo)?？臻g和時(shí)間的折衷貫穿了信號(hào)處理設(shè)計(jì)和實(shí)現(xiàn)的整個(gè)過(guò)程。包括軟件的空間-時(shí)間折衷和硬件的空