基于F2812的數(shù)據(jù)采集系統(tǒng)設(shè)計

1、基于f2812的數(shù)據(jù)采集系統(tǒng)設(shè)計摘要：本文設(shè)計的數(shù)據(jù)采集處理系統(tǒng)采用tms320f2812作為核心處理器完成對模擬信號的采集和處理。這款dsp有豐富的片內(nèi)外設(shè)，用它作為處理器進行電路設(shè)計，可以使電路結(jié)構(gòu)設(shè)計簡單，成本低廉、開發(fā)周期較短。系統(tǒng)選用usb作為和上位機通信的接口，實現(xiàn)處理數(shù)據(jù)的上傳以及上位機對dsp的控制。采集到的數(shù)據(jù)經(jīng)過dsp的處理后，通過usb上傳到pc，由上層軟件進行進一步的處理。此外，本文還給出了系統(tǒng)的主要流程圖，并詳細敘述了系統(tǒng)的軟件設(shè)計和實現(xiàn)過程，包括系統(tǒng)的初始化，數(shù)據(jù)采集，模數(shù)轉(zhuǎn)換模塊，數(shù)據(jù)處理算法，數(shù)據(jù)通信及代碼優(yōu)化等。并詳細介紹了作為通信接口的usb固件的開發(fā)流程。

2、關(guān)鍵詞：數(shù)字信號處理器；數(shù)據(jù)采集；usb目 錄1緒論41.1論文提出的背景和意義41.2dsp系統(tǒng)的構(gòu)成及設(shè)計過程51.3論文研究的內(nèi)容61.4論文的章節(jié)安排62系統(tǒng)的實現(xiàn)方案72.1采集處理系統(tǒng)分析72.2系統(tǒng)的器件選型82.2.1微處理器的選型82.2.2串型接口的選型112.2.3存儲器的選型122.2.4其他器件的選型132.3本章小結(jié)133系統(tǒng)的硬件設(shè)計133. 1系統(tǒng)的前端數(shù)據(jù)采集133.1.1采用f2812自帶的adc模塊133.2dsp的外圍電路設(shè)計153.2.1電源電路153.2.2時鐘電路163.2.3復(fù)位電路183.2.4jtag電路設(shè)計193.3 f2812與存儲器的接

3、口設(shè)計203.3.1f2812存儲資源分配情況203.3.2外擴存儲器接口設(shè)計223.4 f2812與68013的接口設(shè)計223.5本章小結(jié)234系統(tǒng)的軟件設(shè)計234.1系統(tǒng)的開發(fā)環(huán)境234.1.1ccs開發(fā)環(huán)境234.1.2usb的固件開發(fā)環(huán)境254.2 dsp部分的軟件設(shè)計254.2.1系統(tǒng)的初始化程序設(shè)計274.2.2a/d轉(zhuǎn)換部分的軟件實現(xiàn)284.2.3sci部分軟件設(shè)計304.2.4dsp與usb通信部分的軟件控制程序314.2.5命令文件的編寫及程序的優(yōu)化324.3 usb部分的軟件設(shè)計344.4本章小結(jié)36參考文獻361緒論1.1論文提出的背景和意義隨著微電子技術(shù)、計算機技術(shù)和通

4、信技術(shù)的迅猛發(fā)展，數(shù)字化已廣泛深入地應(yīng)用于現(xiàn)代國防,現(xiàn)代科技和國民經(jīng)濟的各個領(lǐng)域.在社會活動和個人生活中都隨處可見。20世紀60年代以來，數(shù)字信號處理器(digital signal processing,dsp)日漸成為一項成熟的技術(shù),并在多項應(yīng)用領(lǐng)域逐漸替代了傳統(tǒng)模擬信號處理系統(tǒng).傳統(tǒng)的信號處理系統(tǒng)采用模擬技術(shù)進行設(shè)計和分析，處理設(shè)備和控制器采用模擬器件實現(xiàn).與之相比，數(shù)字信號處理技術(shù)與設(shè)備具有靈活、精確、抗干擾能力強、設(shè)備尺寸小、速度快、性能穩(wěn)定和易于升級等優(yōu)點,所以目前大多設(shè)備采用數(shù)字技術(shù)設(shè)計實現(xiàn)1。數(shù)據(jù)采集是獲取信息的基本手段，數(shù)據(jù)采集技術(shù)作為信息科學(xué)的一個重要分支，與傳感器、信號測

5、量與處理、微型計算機等技術(shù)為基礎(chǔ)而形成的一門綜合應(yīng)用技術(shù)，它研究數(shù)據(jù)的采集、存儲、處理及控制等作業(yè)，具有很強的實用性。隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展和計算機技術(shù)的普及，告訴數(shù)據(jù)采集系統(tǒng)已應(yīng)用于越來越多的場合,如通信、雷達、生物醫(yī)學(xué)、機器人和語音等領(lǐng)域。數(shù)字信號處理器(dsp)是一種特別適合于各種數(shù)字信號處理運算的微處理器，也是嵌入式處理器的一種通常，嵌入式處理器包括微處理器、微控制器、數(shù)字信號處理器和單片機等。隨著計算機和信息產(chǎn)業(yè)的告訴發(fā)展，特別是數(shù)字信號處理器的誕生與快速發(fā)展，使各種數(shù)字信號處理算法得以實施實現(xiàn)，使得數(shù)字信號處理學(xué)科在理論和方法上都獲得了迅速發(fā)展。由于dsp 具有豐富的硬件資源，改進

6、的并行結(jié)構(gòu)、告訴數(shù)據(jù)處理能力和強大的指令系統(tǒng)，它已經(jīng)成為世界半導(dǎo)體產(chǎn)業(yè)中緊隨微處理器與微控制器之后的又一個熱點，在通信、航空、航天、國防、工業(yè)控制、網(wǎng)絡(luò)及家用電器領(lǐng)域得到了廣泛的應(yīng)用。dsp芯片在的高速信號處理方面具有速度快、運算性能好等優(yōu)點，內(nèi)部采用改進的哈佛結(jié)構(gòu)，使得微處理器 的并行處理能力大大增強2-4。而在計算機接口技術(shù)方面，通用串行總線（universal sraial bus,簡稱usb）近幾年得到了長足的發(fā)展。usb是一些pc大廠商如microsoft、intel等為了結(jié)局日益增加的pc外設(shè)與有限的主板插槽和端口之間的矛盾而制定的一種串行通信的標(biāo)準(zhǔn)，自1995年在comdex上亮

7、相以來至今廣泛地為各pc廠家所支持?，F(xiàn)在生產(chǎn)的pc幾乎都配備了usb接口，microsoft的window98、nt以及l(fā)inux、freebsd等流行操作都增加了對usb的支持。與其他通信接口比較，usb接口的最大特點是易于使用，這也是usb的主要設(shè)計目標(biāo)。作為一種高速總線接口，usb適用于多種設(shè)備，如數(shù)碼相機、mp3、播放機、高速數(shù)據(jù)采集設(shè)備等。易于使用還表現(xiàn)在usb接口支持熱插拔，并且所有的配置過程都由系統(tǒng)自動完成，無需用戶干預(yù)5。usb接口支持1.5mb/s（低速）、12mb/s(全速)和高達480mb/s(usb2.0規(guī)范)的數(shù)據(jù)傳輸速率，扣除用于總線狀態(tài)、控制和錯誤監(jiān)測等數(shù)據(jù)傳輸，

8、usb的最大理論傳輸速率仍達1.2mb/s或9.6mb/s，遠高于一般的串行總線接口。1.2dsp系統(tǒng)的構(gòu)成及設(shè)計過程dsp是一種具有特殊結(jié)構(gòu)的嵌入式微處理器，為了達到快速數(shù)字信號處理的目的，dsp芯片一般具有哈佛結(jié)構(gòu)的并行總縣體系、流水線操作功能、快速的中斷處理和硬件i/o支持、低開銷循環(huán)及跳轉(zhuǎn)的硬件支持、單周期硬件地址產(chǎn)生器、單周期硬件乘法器以及一套適合數(shù)字信號處理的指令集。如圖1-1所示為一個典型的dsp系統(tǒng)框圖46?？够殳B濾 波輸入a/ddsp芯片d/a平滑輸出輸出圖1-1典型的dsp應(yīng)用系統(tǒng)輸入信號首先進行帶限濾波抽樣，然后進行ad轉(zhuǎn)換把模擬信號變換成數(shù)字信號。根據(jù)耐奎斯抽樣定理，為

9、保持信息不丟失，抽樣頻率必須至少輸入帶限信號最高頻率的2倍。圖1-1給出的dsp應(yīng)用系統(tǒng)模型是一個典型的模型，并不是所有的dsp系統(tǒng)都必須具有模型中的所有部件。例如語音識別系統(tǒng)在輸出端并不是模擬信號而是識別結(jié)果，如數(shù)字、文字等。有的系統(tǒng)的輸入信號本身就是一個數(shù)字信號，顯然不必再進行模數(shù)變換了。圖1-2 dsp系統(tǒng)的設(shè)計流程一個數(shù)字信號處理系統(tǒng)是電子技術(shù)、信號處理技術(shù)和計算機技術(shù)相結(jié)合的產(chǎn)物，系統(tǒng)設(shè)計通常分為信號處理部分和非信號處理部分。信號處理部分包括系統(tǒng)的輸入和輸出、數(shù)據(jù)的處理、各種算法的實現(xiàn)、數(shù)據(jù)顯示和傳輸?shù)龋切盘柼幚聿糠謩t包括電源、結(jié)構(gòu)、可靠性和可維護性等。如圖1-2是dsp系統(tǒng)設(shè)計的

10、一般方法。系統(tǒng)的軟件和硬件分別調(diào)試完成后，就可以將軟件脫離開發(fā)系統(tǒng)而直接在應(yīng)用系統(tǒng)上運行。當(dāng)然，dsp系統(tǒng)的開發(fā)，特別是軟件開發(fā)是一個需要反復(fù)進行的過程，雖然通過算法模擬基本上可以知道實時系統(tǒng)的性能，但實際上模擬環(huán)境不可能做到與實時系統(tǒng)環(huán)境完全一致，而且將模擬算法移植到實時系統(tǒng)時必須考慮算法是否能夠?qū)崟r運行的問題。如果算法運算太大不能在硬件上實時運行，則必須重新修改過簡化算法。1.3論文研究的內(nèi)容本論文研究如何以dsp（數(shù)字信號處理器）和usb（通用串行接口）為核心構(gòu)建硬件系統(tǒng)平臺，完成采集處理系統(tǒng)的核心設(shè)計。這些核心包括dsp、usb、存儲器等，研究的主要內(nèi)容在硬件上主要為核心組件的接口設(shè)計

11、，軟件上包括數(shù)字信號處理算法、采集控制及驅(qū)動設(shè)計等。本文的研究主要包括以下幾個方面：1對dsp技術(shù)進行廣泛的學(xué)習(xí)和研究，了解各系列的dsp的結(jié)構(gòu)及用途，根據(jù)論文需要選擇高性價比的主處理器，本論文選擇ti公司的tms320f2812作為主處理器，熟悉該款數(shù)字處理器的結(jié)構(gòu)、外設(shè)及各個模塊的功能和各個寄存器的作用及構(gòu)造。2了解通用串行借口（usb）的工作原理及通信協(xié)議，選擇合適的usb接口芯片，本文選用了cypress公司的cy68013a，了解該芯片的功能構(gòu)造及外設(shè)引腳，熟悉usb固件程序進行調(diào)試。3根據(jù)論文需求和dsp芯片的硬件特點提出基于dsp的數(shù)據(jù)采集處理系統(tǒng)的總體設(shè)計方案。4在ti公司的c

12、ode composer studio 2.2 for c2000（ccs）下對tms320f2812進行軟件仿真，熟悉ccs的開發(fā)環(huán)境，在內(nèi)部 進行一些算法調(diào)試工作。1.4論文的章節(jié)安排本論文共分為四章，各章的內(nèi)容安排如下： 第一章概述了論文“基于dsp的數(shù)據(jù)采集處理系統(tǒng)的設(shè)計與實現(xiàn)”的提出和意義，并對所要研究的內(nèi)容進行了總結(jié)。第二章從全局出發(fā)探討了基于dsp的數(shù)據(jù)采集處理系統(tǒng)的總體設(shè)計方案，闡述了系統(tǒng)的工作原理，并根據(jù)系統(tǒng)的目標(biāo)要求對核心處理器及外圍器件的選型進行了分析。第三章介紹了采集處理系統(tǒng)的硬件電路設(shè)計，包括dsp電源電路、ad轉(zhuǎn)換模塊、時鐘電路、復(fù)位電路、jtag接口、dsp外部擴

13、展存儲器的接口電路以及dsp和usb的接口電路等。第四章介紹了系統(tǒng)的軟件流程圖，并分成dsp設(shè)計和usb設(shè)計倆大部分對系統(tǒng)的軟件實現(xiàn)方案進行了分析，并對dsp初始化以及dsp和usb的接口軟件設(shè)計進行了詳細的論述。2系統(tǒng)的實現(xiàn)方案2.1采集處理系統(tǒng)分析本數(shù)據(jù)采集處理系統(tǒng)采用內(nèi)部有模數(shù)轉(zhuǎn)換起的dsp作為主處理器，這是一種結(jié)構(gòu)簡單、功能強大、經(jīng)濟實用的多通道高速數(shù)據(jù)采集處理系統(tǒng)，不僅具有數(shù)據(jù)采集與傳輸功能，同時具有運動控制功能。它由機械運動、傳感器、數(shù)據(jù)采集、數(shù)據(jù)處理等幾個部分組成。它通過傳感器部分將光學(xué)標(biāo)記信號轉(zhuǎn)化為電信號，再通過數(shù)據(jù)采集部分將電信號轉(zhuǎn)化為數(shù)字信號，并由數(shù)字信號處理部分進行相應(yīng)的

14、處理，根據(jù)采集到的數(shù)據(jù)結(jié)果來控制設(shè)備進行相應(yīng)的運動，并且將采集處理后的結(jié)果傳誦到計算機系統(tǒng)。根據(jù)設(shè)計要求，結(jié)合目前市場使用情況，本系統(tǒng)選用ti公司新近推出的專門用于控制領(lǐng)域的tms320f2812。這是一款32位dsp芯片，它的體系結(jié)構(gòu)是專為實時控制及實時信號處理而設(shè)計，其所配置的片內(nèi)外設(shè)為本系統(tǒng)提供了一個理想的解決方案。其中它的通用12位16通路a/d電路、定時器、脈寬調(diào)制pwm電路、捕捉器、光電編碼器、串行通信接口、看門夠等片內(nèi)外設(shè)為dsp應(yīng)用于智能測控、電機控制、電力電子技術(shù)等領(lǐng)域提供了豐富的資源。傳感器tms320f2812步進電機電源sramusb上位機信號調(diào)理圖2-1系統(tǒng)的總體設(shè)計

15、框圖本系統(tǒng)是一個高速信號采集處理系統(tǒng)，其基本結(jié)構(gòu)如圖2-1所示。系統(tǒng)的工作流程為：本數(shù)據(jù)采集處理系統(tǒng)通過usb接口接受pc機命令，進行數(shù)據(jù)采集與數(shù)據(jù)傳輸；啟動步電機控制傳感器采集數(shù)據(jù)然后變?yōu)殡娦盘?；再?jīng)過信號調(diào)理達到dsp的輸入電壓標(biāo)準(zhǔn)后，使用f2812芯片內(nèi)部的模數(shù)轉(zhuǎn)換模塊（adc）進行數(shù)據(jù)的采集及a/d轉(zhuǎn)換；轉(zhuǎn)換后的數(shù)據(jù)預(yù)先存儲到片外的ram中，再經(jīng)dsp進行前端的數(shù)字信號處理后，通過usb總線傳給上位機，并在上位機上進行存儲、顯示和分析。根據(jù)系統(tǒng)各部分的功能的不同，可將系統(tǒng)分為輸入信號調(diào)理模塊、數(shù)字信號處理模塊和usb模塊。期中輸入信號調(diào)理模塊主要是對被采集的模擬信號進行調(diào)理（如電平變換

16、和濾波），以滿足數(shù)字電路對信號的要求；數(shù)字信號處理模塊是對輸入的電信號進行采集和處理，主要由dsp和一些必要的外設(shè)組成，dsp負責(zé)數(shù)據(jù)采集及一些實時處理，同時要完成系統(tǒng)的邏輯和時序控制；usb模塊則將dsp處理完的結(jié)果傳送到上位機上去進行顯示、計算和分析。該系統(tǒng)完全可以滿足信號采集處理對高精度及實時性的要求，由于系統(tǒng)的數(shù)據(jù)量較大，因此需要一種高速的數(shù)據(jù)傳輸方式，而usb2.0總線傳輸速度快，能達到480mbit/s的速度，滿足了本系統(tǒng)數(shù)據(jù)傳輸?shù)男枰Ｔ撓到y(tǒng)要求采樣的精度到8位數(shù)字量，用f2812自帶的adc模塊就可達到很好的效果，省去了專用的adc芯片，使系統(tǒng)的時序控制變得簡單，從而降低了系統(tǒng)

17、的復(fù)雜性，也節(jié)約了成本。2.2系統(tǒng)的器件選型本系統(tǒng)設(shè)計的目的在于開發(fā)體積小、成本低的采集處理系統(tǒng)。所以在滿足系統(tǒng)要求的前提下，在器件選擇方面盡可能減少系統(tǒng)資源的冗余，提高系統(tǒng)的集成度。2.2.1微處理器的選型目前的微處理器分為通用處理器、單片機和dsp三大類。dsp與單片機、傳統(tǒng)的通用微處理器相比具有很大的優(yōu)越性。與目前普遍采用的單片機相比，dsp具有較高的集成度并具有更快的運行速度，dsp器件比16位單片機單指令執(zhí)行時間快810倍，在乘法處理上，dsp的優(yōu)勢更為明顯，完成一次乘累加運算快1630倍。這一性能決定了dsp的應(yīng)用領(lǐng)域主要集中在較復(fù)雜的算法處理中，如：數(shù)字圖象處理、數(shù)字語音編碼等領(lǐng)

18、域，而單片機則主要用于工業(yè)控制等對處理速度和處理性能要求較抵的環(huán)境7。dsp芯片也稱數(shù)字信號處理器，是一種特別適合于進行數(shù)字信號處理運算的微處理器，其主要應(yīng)用是實時快速的實現(xiàn)各種數(shù)字信號處理算法。dsp芯片是實現(xiàn)數(shù)字信號處理技術(shù)的硬件支持，是數(shù)字信號處理技術(shù)與數(shù)字信號處理應(yīng)用之間的橋梁和紐帶，隨著全球集成電路事業(yè)的發(fā)展，美國的ti公司成為世界上最大的dsp芯片供應(yīng)商，其dsp市場份額占全世界份額近50%，其dsp產(chǎn)品根據(jù)功能氛圍三個系列tms320c2000系列，tms320c5000系列，tms320c6000系列，本系統(tǒng)選用的就是ti的2000系列的tms320f2812芯片。隨著信息技術(shù)

19、的不斷發(fā)展dsp必將得到更加廣泛的應(yīng)用。通用dsp芯片一般具有如下主要特點8-10：1多總線結(jié)構(gòu)。世界上最早的微處理器是基于馮諾伊曼結(jié)構(gòu)的，其取指令、取數(shù)據(jù)都是通過同一條總線完成的，因此必須分時進行，在高速運算時，往往傳輸通道上會出現(xiàn)瓶頸效應(yīng)。而dsp內(nèi)部采用的哈佛（harvard）結(jié)構(gòu)，它在片內(nèi)至少有四套總線；程序地址總線、程序數(shù)據(jù)總線、數(shù)據(jù)的地址總線和數(shù)據(jù)的數(shù)據(jù)總線。這中分離的程序和數(shù)據(jù)總線，可允許同時獲得來自成局存儲器的指令字和來自數(shù)據(jù)存儲器的操作數(shù)而互不干擾，這樣使得其可以同時對數(shù)據(jù)和程序進行尋址。2指令系統(tǒng)的流水線操作。在改進的哈佛結(jié)構(gòu)的基礎(chǔ)上，大多數(shù)dsp芯片又引入了流水線操作以減

20、少每條指令的執(zhí)行時間，從而進一步增強處理器的楚劇處理能力。在執(zhí)行本條指令的同時，下面的指令已依次完成取操作數(shù)、解碼、去指令操作，從而在不提高時鐘頻率的條件下減少了每條指令的執(zhí)行時間。3專用硬件乘法器。硬件乘法器功能是dsp實現(xiàn)快速運算的重要保障。在一般計算機上，算術(shù)邏輯單遠（alu）只能完成倆個操作數(shù)的加、減法及邏輯運算，而乘法（或除法）則由加法和移位來實現(xiàn)。而dsp器件配有獨立的乘法器和加法器，單個周期可以完成相乘、累加倆個運算，大大提高了運算效率。4快速的指令周期。cmos技術(shù)、先進的工藝及集成電路的優(yōu)化設(shè)計、工作電壓的下降（5v，3.3v，1.8v），使得dsp芯片的主頻不斷提高。目前c

21、64dsp高速時鐘已達1.1ghz。隨著微電子技術(shù)的發(fā)展以近risc設(shè)計思想在dsp芯片設(shè)計和生產(chǎn)中的全面體現(xiàn)，工作頻率將繼續(xù)提高，指令周期進一步縮短。dsp的選型主要考慮處理速度、功耗、程序存儲器和數(shù)據(jù)存儲器的容量、片內(nèi)的資源，如定時器的數(shù)量、i/o口的數(shù)量、中斷數(shù)量、dma通道數(shù)等。dsp的主要供應(yīng)商有ti，adi，motorola，lucent和zilog等，其中ti占有最大的市場份額。而tms320f281x系列數(shù)字信號處理器是ti公司最新推出的數(shù)字信號處理器，該處理器是基于tm320c2xx內(nèi)核的定點數(shù)字信號處理器11。器件上集成了多種先進的外設(shè)，代碼和指令與f24x系列數(shù)字信號的處

22、理器完全兼容。f28x系列數(shù)字信號處理器提高了運算精度（32位）和系統(tǒng)的處理能力（達到150mips）下面列出tms320f2812的主要特征：1采用高性能靜態(tài)cmos技術(shù)，主頻達到150mhz（時鐘周期6.67ns），1.9v核心低電壓設(shè)計。2高性能32位cpu，哈佛總線結(jié)構(gòu)，4mb的程序/數(shù)據(jù)尋址空間。3存儲空間：18k16位0等待周期片上sram和128k16位片上flash（存儲時間36ns）；3個獨立的片選信號，最多1mb的尋址空間。4豐富的片內(nèi)外設(shè)：倆個事件管理器eva和evb，每個事件管理器模塊包括定時器、比較器、捕捉單元、pwm邏輯電路、正交編碼脈沖電路以及中斷邏輯電路等；一個

23、模數(shù)轉(zhuǎn)換模塊adc（analog-to-dignal converter）；3個32位的cpu定時器；2個異步串行通信接口sci（serial communications interface）；一個高速同步串行口spi（serial peripheral interface）；最高通信速率可達到1mbps的增強型can接口（enhanced controller area network）；多通道緩沖串行接口mcbsp（multichannel buffered serial port）；56個通用目的數(shù)字量i/o即gpio模塊；一個ieee1149.1標(biāo)準(zhǔn)jtag接口(仿真接口)；5三個外

24、部中斷，可擴展的外設(shè)中斷模塊支持45個外設(shè)中斷源。6功耗低；128位的安全密碼。7工作環(huán)境溫度：-4085攝式度。圖2-2 tms321f2812的功能框圖本系統(tǒng)選用tms329f2812作為主處理器主要基于以下幾點考慮，首先它的主頻高，可以滿足系統(tǒng)的需要；其次它本身具有adc模塊和片內(nèi)的大容量flash方便系統(tǒng)實現(xiàn)、降低成本；有著較多的i/o可以靈活的配置，多達56個可配置通用目的i/o引腳，可以很方便的實現(xiàn)系統(tǒng)對usb接口時序控制。另外f2812芯片采用典型的哈佛結(jié)構(gòu)，片內(nèi)有六條獨立、并行的數(shù)據(jù)和地址總線，極大地提高了系統(tǒng)的數(shù)據(jù)吞吐能力；同時精的指令系統(tǒng)、八級流水線的操作方式和6.67ns

25、的指令周期使得系統(tǒng)的運行速度特別快；系統(tǒng)采用高性能靜態(tài)cmos技術(shù)，功耗非常低。所以本系統(tǒng)選用tms320f2812作為主處理器，如圖2-2是這款芯片的功能框圖。本系統(tǒng)用到模數(shù)轉(zhuǎn)換器就是這款dsp的片上自帶的模數(shù)轉(zhuǎn)換模塊(adc)。它帶有倆個8選1多路切換器和雙采樣/保持器的12位的、具有流水線結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器。模數(shù)轉(zhuǎn)換單元的模擬電路包括前向模擬多路復(fù)用開關(guān)(muxs)、采樣/保持(s/h)電路、變換內(nèi)核、電壓參考以及其他模擬輔助電路。模數(shù)轉(zhuǎn)換單元的數(shù)字電路包括可變成轉(zhuǎn)換序列器、結(jié)果寄存器、與模擬電路的接口、與芯片的外設(shè)總線的接口以及其他片上模塊的接口。該模塊有16個通道，單通道轉(zhuǎn)換的見是80

26、ns，故dsp的最大采樣速度可達到12.5mhz。當(dāng)然系統(tǒng)也可采用專用的adc芯片，如6通道16位的ads8364模數(shù)轉(zhuǎn)換芯片、8通道14位的max125模數(shù)轉(zhuǎn)換芯片。若f2812芯片自帶的adc模塊無法達到系統(tǒng)所要求的精度，則要采用外擴模數(shù)轉(zhuǎn)換芯片的方案，而本系統(tǒng)對采樣精度要求達到8位即可，f2812芯片能夠滿足系統(tǒng)要求，在第三章第一節(jié)有詳細的介紹。2.2.2串型接口的選型計算機接口方面主要有以下幾種：pci總線、isa總線、rs232串口、usb串口等?，F(xiàn)在工業(yè)生產(chǎn)和科學(xué)研究對數(shù)據(jù)傳輸?shù)囊笕找嫣岣?，要求有很高的傳輸速率和傳輸精度，而現(xiàn)在通用的傳輸總線，如pci總線或isa總線，存在以下缺

27、點：安裝麻煩、價格昂貴；受計算機插槽數(shù)量、地址、中斷資源限制，可擴展性差；在一些電磁干擾性強的測試現(xiàn)場，無法專門對其電磁屏蔽，導(dǎo)致采集的數(shù)據(jù)失真。usb總線接口具有熱插拔、速度快（包括低、中、高模式）和外設(shè)容量大（理論上可掛接127個設(shè)備）、支持即插即用（plug&play）等優(yōu)點，已逐漸成為現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢512?；趗sb的高速數(shù)據(jù)傳輸充分利用usb總線的上述優(yōu)點，有效結(jié)局了傳統(tǒng)總線傳輸?shù)娜毕?。使其成為pc機的外圍設(shè)備擴展中應(yīng)用日益廣泛的接口標(biāo)準(zhǔn)。由于usb市場被業(yè)界廣泛看好，國際上很多大的半導(dǎo)體廠商都爭先推出各自的usb接口解決方案，歸納起來可分為兩種：一種是采用普通單片機加上us

28、b專用芯片方法；另一種方法是采用內(nèi)嵌通用微控制器的usb控制芯片，是在通用微控制器的基礎(chǔ)上擴展了usb功能。兩種方法各有利弊：前者投資小，可利用普通單片機開發(fā)系統(tǒng)開發(fā)外設(shè)應(yīng)用程序，其優(yōu)點是開發(fā)者熟悉這些通用微控制器的結(jié)構(gòu)和指令集，相關(guān)資料豐富，易于進行開發(fā)。目前，在國內(nèi)應(yīng)用較多的usb的控制器主要有national semiconductor的usbn9602系列、philips的pdiusbd12系列、scanlogic的slur系列以及cypress的fz-usb系列。其中前兩種屬于專用的usb接口芯片，使用時需外接微控制器；而后兩者屬于內(nèi)嵌通用微控制器的usb控制芯片。為了減小硬件設(shè)計的

29、復(fù)雜度，加快系統(tǒng)的開發(fā)速度，上位機與板卡的接口器件選用cypress公司ez-usb fx2系列中的cy7c68013a（下面簡稱68013）。這款芯片遵從usb2.0規(guī)范，在芯片上集成usb收發(fā)器（usb transceiver），串行接口引擎（serial interface engine，sie），cpu（增強型8051微控制器）和一個通用可編程gpif接口（general programmable interface，gpif）13。集成的usb收發(fā)器通過usb電纜d+和d的連接到主機，串行接口引擎進行數(shù)據(jù)的編碼和解碼、完成錯誤檢驗、位填充和其他usb需要的信號級任務(wù)14-15。最終，

30、sie傳輸來自或?qū)⒁竭_usb接口的數(shù)據(jù)。這種全面集成的解決方案，占用更少的電路板空間，并縮短了開發(fā)時間。該芯片有2種接口方式，設(shè)計時采用的是slave fifo方式，外部控制器（f2812）可以向?qū)ζ胀╢ifo一樣對fx2的多層緩沖fifo進行讀寫。該芯片是一種集成了usb協(xié)議的微處理器，它能自動對各種usb事件做出響應(yīng)，以處理usb總線上的數(shù)據(jù)傳輸。2.2.3存儲器的選型根據(jù)存儲器能否直接與dsp交換信息來區(qū)分，可分為外部存儲器和內(nèi)部存儲器。許多dsp都提供了具備片內(nèi)rom型的產(chǎn)品，片內(nèi)rom可以將定型的程序代碼固化到dsp片內(nèi)，從而減少了系統(tǒng)的體積、功耗、電磁輻射干擾，速度也有所提高，當(dāng)

31、大批量生產(chǎn)可以降低成本。但這種rom是無用的，所以dsp處理系統(tǒng)中除了dsp芯片以外，另外不可缺少的器件就是存儲器。一個獨立系統(tǒng)必須有eprom或flash等非易性存儲器來存放程序、初始化數(shù)據(jù)等。當(dāng)片內(nèi)存儲器不夠用時，有必要采用告訴可讀寫的片外存儲器景泰ram（sram），sram與dsp連接簡單，能被dsp全速訪問16。外部存儲器的選擇主要考慮的因素：存儲容量、存儲速度、價格和功耗。存儲器的速度是用存儲器訪問時間來衡量的，訪問時間就是指存儲器接收到穩(wěn)定的地址出入到操作完成的時間，比如在讀出時，存儲器往數(shù)據(jù)總線上輸出數(shù)據(jù)就是操作結(jié)束的標(biāo)志。存儲器的存儲速度必須要與cpu的速度匹配起來。存儲器的

32、價格主要由兩個方面決定，一是存儲本身的價格，而是存儲器模塊中附加電路的價格，后一類價格也叫固定開銷，因為對不同容量的模塊，這種價格幾乎是一樣的。因此，選擇外部存儲器時，應(yīng)使設(shè)計中模塊的數(shù)目盡可能的大。綜合系統(tǒng)需求和上述要點，數(shù)據(jù)緩沖采用issi公司16m大容量ram器件is61lv5121617。該芯片是512k16bit的告訴cmos靜態(tài)存儲器，存取速度為12ns，采用3.3v供電。2.2.4其他器件的選型時鐘芯片的選擇：系統(tǒng)中，我們選用了兩種時鐘30mhz和24mhz分別供dsp和usb使用。電源芯片：系統(tǒng)中所需的電源有四種：+12v、+5v、+3.3v和+1.8v?？紤]到系統(tǒng)的低功耗以及

33、f2812芯片的cpu核和i/o外設(shè)上電順序的不同，本文選用了ti公司的芯片tps7573318和tps7680119作為整個系統(tǒng)的供電電源，將電路板外接的+5v轉(zhuǎn)換成+3.3v和1.8v、+12v和+5v由外電源提供，這里選用開關(guān)電源。2.3本章小結(jié)本章從全局出發(fā)根據(jù)系統(tǒng)設(shè)計的要求，探討了基于dsp的數(shù)據(jù)采集處理系統(tǒng)的總體設(shè)計方案，闡述了系統(tǒng)的基本結(jié)構(gòu)和工作過程，并根據(jù)各個功能模塊特點對主要處理器芯片及外圍芯片的選型進行了分析。3系統(tǒng)的硬件設(shè)計3. 1系統(tǒng)的前端數(shù)據(jù)采集在系統(tǒng)的前端ad采集模塊中，我們設(shè)計了直接應(yīng)用f2812的adc模塊，由于芯片自身的一些限制，ad轉(zhuǎn)換的精度最多只能達到12

34、位。3.1.1采用f2812自帶的adc模塊tms320f2812自帶的adc模塊是一個12位帶流水線的模數(shù)轉(zhuǎn)換器（adc），它有16個通道，可配置為2個獨立的8通道模塊，分別服務(wù)于事件管理器a和b，兩個獨立的8通道模塊也可以級聯(lián)構(gòu)成16通道模塊。盡管在模數(shù)轉(zhuǎn)換模塊中有多個輸入通道和倆個排序器，但僅有一個轉(zhuǎn)換器。f2812的adc模塊的功能框圖如圖3-2所示。兩個8通道模塊能夠自動排序，每個模塊可以通過多路選擇器（mux）選擇8通道中的任何一個通道。在級聯(lián)的模式下，自動排序器將變成16通道，對于每個通道而言，一旦adc轉(zhuǎn)換完成，將會把轉(zhuǎn)換結(jié)果存儲到結(jié)果寄存器（adcresult）中。自動排序器

35、允許對同一個通道進行多次采集，用戶可以完成采樣算法，這樣可以獲得更高的采樣精度。adc模塊主要包括以下特點：112位模數(shù)轉(zhuǎn)換模塊adc。2兩個采樣和保持器（s/h）。3同步或順序采樣模式。4模擬輸入電壓范圍03v。5快速轉(zhuǎn)換時間，adc時鐘可以配置為25mhz，最高采樣帶寬為12.5msps。圖3-2 adc模塊功能框圖616個輸入通道：在一次轉(zhuǎn)換任務(wù)中，自動排序功能提供多達16個自動轉(zhuǎn)換。每個轉(zhuǎn)換可以編程選擇16個輸入通道中的一個，排序器可以作為兩個獨立的8位狀態(tài)排序器或者一個16位狀態(tài)排序器（即雙級聯(lián)8狀態(tài)排序器）。716個結(jié)果寄存器（可獨立尋址）存放adc的轉(zhuǎn)換結(jié)果，轉(zhuǎn)換后的數(shù)字量表示為

36、：數(shù)字值=4095(輸入模擬電壓值adclo）3。8多個觸發(fā)器發(fā)源啟動adc轉(zhuǎn)換（soc）。-s/w：軟件立即啟動（用soc seqn位）；-eva：事件管理器a（eva中的多個事件源可以啟動轉(zhuǎn)換）；-evb：事件管理器b（evb中的多個事件源可以啟動轉(zhuǎn)換）；-外部引腳：adcsoc引腳。9靈活的中斷控制機制，允許在每一個或每隔一個轉(zhuǎn)換序列結(jié)束（eos）時產(chǎn)生中斷請求。10排序器可工作在“啟動/停止”模式，允許多個按時間排序的觸發(fā)源同步轉(zhuǎn)換。11在雙排序模式時，eva和evb可以獨立的觸發(fā)seq1和seq2。12采樣保持（s/h）獲取時間窗具有單獨的預(yù)分頻控制。圖3-3 dsp自帶adc采樣與

37、理論值的比較圖（輸入電壓03v）3.2dsp的外圍電路設(shè)計3.2.1電源電路本系統(tǒng)中用到了5v、3.3v和1.8v的器件，還需要12v的電壓驅(qū)動電機，f2812采用3.3v的外設(shè)供電和1.8v的內(nèi)核供電，68013采用3.3v供電，本系統(tǒng)采用ti公司的芯片tps75733和tps76081，將電路板外接的+5v轉(zhuǎn)換成+3.3v和1.8v，電源輸出+12v，+5v和5v的電壓。如圖3-4 dsp的電源供電電路。f2812芯片需要i/o（3.3v）先上電，內(nèi)核（1.8v）后上電，這與ti其它型號dsp的上電次序不同，因此在電源電路的設(shè)計中要格外注意。本系統(tǒng)電源電路設(shè)計如圖3.4所示，在左邊的tps

38、75733使能端接地，即一直都是使能的，當(dāng)其2管腳in有+5v的輸入信號時，4管腳out輸出+3.3v電壓，此時為f2812的i/o供電；與此同時，tps75733的管腳5置低，使能tps76081，輸出為兩個out管腳（管腳5和6），得到+1.8v，為dsp的內(nèi)核供電。為了使輸入電源更穩(wěn)定，對于前端輸入的+5v電壓，用47uf的電容對它進行濾波，同樣為了使dsp的供電電源更穩(wěn)定，我們對兩片電源芯片的輸出電源也做了濾波處理，分別在+3.3v和+1.8v處用10uf的電容濾波。此外為了方便觀察電源的通斷，在電源的輸入端設(shè)置了電源指示燈led，在+5v電源輸入時二極管led將發(fā)光18-19。圖3-

39、4 dsp的電源供電電路在關(guān)于f2812供電設(shè)計中，有的設(shè)計者將電源芯片選用tps767d31823。此芯片是一種雙輸出穩(wěn)壓器，也可分別為dsp提供3.3v和1.8v的電壓輸出，3.3v和1.8v電壓輸出間隔較小，可近似認為同時上電，在f2812為核心處理器的系統(tǒng)中也可以正常使用，為了系統(tǒng)的穩(wěn)定和保護dsp的目標(biāo)出發(fā)，選用兩片電源芯片來嚴格上電順序，可延長系統(tǒng)使用壽命，提高系統(tǒng)的安全性和穩(wěn)定性。電源電路設(shè)計時要注意數(shù)字地和模擬地分開，系統(tǒng)設(shè)計中用600r 100mhz 1a的磁珠將兩者分開，避免公共地阻抗對模擬信號和數(shù)字信號產(chǎn)生耦合作用。模擬電源和數(shù)字電源之間可用電容隔開。此外選擇+5v電源時

40、，要注意電源的質(zhì)量。在做實驗時，曾經(jīng)用過一般的開關(guān)電源，在采集的過程中出現(xiàn)很多的尖峰毛刺，雖然用中值濾波可以把尖峰濾掉，但是濾波處理會占用dsp芯片的處理時間，降低了系統(tǒng)的效率。更換成高性能的電源后，采集結(jié)果明顯改善，所以在選用電源時要注意電源的質(zhì)量，特別是開關(guān)電源，它的電源紋波不能太大，否則會對高頻系統(tǒng)造成很大的干擾。3.2.2時鐘電路dsp和其他的微處理器一樣，需要晶振才能工作，f2812芯片內(nèi)含一個機遇可編程pll（programmable phase-locked loop）的時鐘模塊，該模塊為芯片提供了所有必要的時鐘信號，還提供了低功耗方式的控制入口，pll具有4位比例控制，用來選擇

41、不同的cpu時鐘速率?；趐ll的時鐘模塊提供了兩種操作模式，一種是晶振操作，該方式允許使用外部晶振給芯片提供時基；一種是外部震蕩器輸入到x1/clkin引腳11。f2812的主頻最高可達150mhz，如果外部時鐘源也選擇為150mhz，那么將隊周邊電路產(chǎn)生較強的高頻干擾，影響系統(tǒng)的穩(wěn)定性。而選用第一種晶振操作模式，可以將一個較低的外部時鐘源通過內(nèi)部倍頻的手段達到dsp的工作頻率，pll的倍頻因子由pllcr寄存器的3，2，1，0位決定，如表3-1所示，oscclk是晶振頻率。pllcr寄存器第30位系統(tǒng)的時鐘頻率0000clkin=oscclk/20001clkin=（oscclk*1.0）

42、/20010clkin=（oscclk*2.0）/20011clkin=（oscclk*3.0）/20100clkin=（oscclk*4.0）/20101clkin=（oscclk*5.0）/20110clkin=（oscclk*6.0）/20111clkin=（oscclk*7.0）/21000clkin=（oscclk*8.0）/21001clkin=（oscclk*9.0）/21010clkin=（oscclk*10.0）/2保留表3-1 pll（鎖相環(huán)）倍頻系數(shù)選擇利用dsp內(nèi)部的pll鎖相環(huán)，30mhz頻率 輸入，利用pll倍頻至150m這里設(shè)置pllcr的3，2，1，0位為101

43、0，利用公式時鐘輸入clkin=（oscclk10.0）/2，可驗證得到clkin=150mhz，最好等于f2812芯片的最高主頻。在設(shè)計時鐘電路和設(shè)置時鐘倍頻時，要注意切忌倍頻系數(shù)與外部時鐘源頻率的乘積大于f2812的最高主頻150mhz，否則芯片將不能正常工作。 圖3-5系統(tǒng)的時鐘電路同理，對于68013芯片，我們選用了24mhz的晶振通過內(nèi)部倍頻的方式使芯片達到理想的工作頻率。cy7c68013用自己的片內(nèi)晶振電路和一個外部24mhz晶振組成系統(tǒng)的時鐘電路。它有一個片內(nèi)鎖相環(huán)（pll）電路，利用pll可以把24mhz振蕩器頻率倍頻至480mhz供收發(fā)器使用。內(nèi)部計數(shù)器把24mhz的頻率分

44、頻為內(nèi)部8051需要的默認的12mhz的時鐘頻率。xtalin和xtalout分別為晶振的輸入和輸出引腳，分別與晶振相連，同時，晶振的兩個引腳分別通過一個22pf的負載電容接地。系統(tǒng)的時鐘電路如圖3-5所示。3.2.3復(fù)位電路復(fù)位電路在系統(tǒng)的電路設(shè)計中是非常重要的。剛剛給芯片上電時，f2812芯片處于復(fù)位狀態(tài)。當(dāng)f2812芯片的160管腳xrs#接地時，也起到復(fù)位的功效。系統(tǒng)中手動復(fù)位的電路如圖3-6所示。原理如下：當(dāng)按鈕sw1按下時，電容c上的電荷將通過按鈕串聯(lián)的電阻r53放走，使電容c上的壓降為0，xrs#為低電平，系統(tǒng)復(fù)位器件終止運行，pc指向地址0x3fffc0；當(dāng)按鈕松開時，3.3v

45、的電壓對電容c充電，充電完成后，xrs#置為高電平，復(fù)位結(jié)束，實現(xiàn)了手動復(fù)位，程序從pc所指出的位置開始運行，復(fù)位電路的電阻不恩能夠太大，否則電流達不到要求，復(fù)位失敗。xrs#還是看門狗復(fù)位輸出管腳，當(dāng)看門狗產(chǎn)生復(fù)位時，dsp將該引腳驅(qū)動為低電平，看門狗產(chǎn)生復(fù)位期間，低電平將持續(xù)512個xclkin周期。當(dāng)復(fù)位信號被確認后，f2812的處理器進入了一個確定的狀態(tài)。作為硬件復(fù)位的一部分，所有當(dāng)前操作均被放棄，流水線被清除，cpu的寄存器 都進行復(fù)位，然后復(fù)位中斷向量被取回，從而執(zhí)行相應(yīng)的中斷服務(wù)程序。復(fù)位程序引導(dǎo)（boot）完成后，用戶需要重新初始化pie中斷向量表，應(yīng)用程序使能pie中斷向量表

46、，中斷將從pie向量表中獲取向量。需要注意的是，當(dāng)器件復(fù)位時，總是從向量表中獲取復(fù)位向量。復(fù)位完成后，pte向量表將被屏蔽。這個電路 也同時為68013芯片提供了復(fù)位信號。圖3-6 系統(tǒng)的復(fù)位電路 3.2.4jtag電路設(shè)計同單片機的應(yīng)用系統(tǒng)一樣，一個完成的dsp應(yīng)用系統(tǒng)必須具有仿真器的標(biāo)準(zhǔn)接口，用戶可以通過pc調(diào)試、下載應(yīng)用軟件到指定的應(yīng)用板。ti dsp芯片提供上仿真支持，使ccs能控制程序的運行并實時監(jiān)視程序的活動。仿真器提供與主機通信的jtag口，主機與目標(biāo)dsp通信是通過jtag接口來完成的，這種連接方式對dsp目標(biāo)系統(tǒng)的實時性能沒有太大的影響，片上仿真硬件提供以下功能16：1運行、

47、停止或復(fù)位dsp芯片；2將代碼和數(shù)據(jù)加載到dsp芯片中；3檢查硬件指令或數(shù)據(jù)相關(guān)的斷點；4各種計算功能，包括精確到指令周期的剖切（profile）功能；5提供主機和目標(biāo)系統(tǒng)間的實時數(shù)據(jù)交換。一般情況下，在系統(tǒng)成功應(yīng)用之前，我們要做大量的調(diào)試工作，以確保板卡和軟件程序正常工作，為了方便軟件調(diào)試，jtag接口尤為重要，只有jtag接口設(shè)置好，才能通過仿真器被ccs識別，從而進行大量的訪真測試實驗。如圖 3-7 是f2812的jtag接口電路。在保證電路設(shè)計正確的前提下，還要注意以下幾點：1要求安裝仿真器的計算機與dsp應(yīng)用系統(tǒng)可靠共地。2禁止帶電插拔jtag接頭。3正確的操作順序是：先退出計算機系

48、統(tǒng)的訪真窗口，然后再將dsp應(yīng)用板斷電，否則可能出現(xiàn)仿真器不能正常運行的情況。圖3-7 jtag接口電路設(shè)計3.3 f2812與存儲器的接口設(shè)計對dsp內(nèi)部存儲器資源進行必要的了解后，才能正確地利用它的強大功能。本系統(tǒng)使用的是tms320f2812芯片，我們先介紹一下該芯片的資源分配狀況和地址空間分配圖，之后，根據(jù)系統(tǒng)的要求，設(shè)計出外擴存儲器的配置方案。3.3.1f2812存儲資源分配情況1f2812的外部存儲空間本系統(tǒng)采用的dsp具有豐富的內(nèi)部存儲器，使用片內(nèi)存儲器有三個優(yōu)點：高速執(zhí)行（不需要等待）、低開銷、低功耗，充分利用內(nèi)部存儲器可以使dsp系統(tǒng)的整體性能達到最佳。為了提高執(zhí)行速度，本文

49、設(shè)計的系統(tǒng)在調(diào)試時將程序空間映射到內(nèi)部空間中。將固化程序到flash存儲器后，在上電運行時實現(xiàn)程序搬移到內(nèi)部存儲器中，提高了系統(tǒng)的執(zhí)行效率。f2812芯片的cpu并不包含任何存儲器，但是可以通過多總線訪問芯片內(nèi)部或外部擴展的存儲器。f2812通過32位數(shù)據(jù)地址和22位程序地址控制整個存儲器及外設(shè)，最大可尋址4g個字（每個字16位）的數(shù)據(jù)空間和4m字的程序空間。f2812芯片包含兩個單周期快速仿問的存儲器，m0和m1。每個空間的長度都是1k字，其中m0映射到0x00 00000x00 03ff空間，m1映射到到0x00 04000x00 07ff空間。復(fù)位狀態(tài)下，堆棧指針指向m1模塊的起始位置。

50、m0和m1同時映射到程序和數(shù)據(jù)空間，所以m0和m1既可以執(zhí)行程序也可以存放數(shù)據(jù)變量。f2812還包含一塊16k16位的單周期訪問的ram存儲器（sram），這部分存儲器被分為3塊，分別是l0（4k），l1（4k），h0（8k）。每個模塊都能獨立訪問，而且每個模塊都能映射到程序和數(shù)據(jù)空間9。在本文設(shè)計的系統(tǒng)中將h0映射到程序區(qū)，m0、m1和h0的一部分映射到數(shù)據(jù)區(qū)。f2812芯片內(nèi)部有一個boot rom存儲器，它是掩模型片內(nèi)存儲器，并在出廠時固化了boot loader軟件。boot loader 軟件根據(jù)引擎引導(dǎo)模式（boot mode）信號確定上電時的引導(dǎo)裝載方式。用戶可以選擇從內(nèi)部fla

51、sh存儲器引導(dǎo)程序，也可以根據(jù)需要建立自己的引導(dǎo)程序，使用zone7空間進行程序引導(dǎo)，將程序存放在外部空間。引導(dǎo)成功后，通過軟件使能內(nèi)部的rom，以便可以訪問存放在rom中的外部空間。2f2812的外部存儲空間tms320f2812的外部接口如圖3-8所示，可分為5個固定的存儲映像區(qū)域，每個外部接口xintf區(qū)都有一個片選信號，用于訪問某一個特定的區(qū)域。在一些器件上，倆區(qū)的片選信號在內(nèi)部“與”在一起，組成一個共享的芯片選擇。在這種方式下，同一個存儲器可被連到倆個區(qū)或者可用外部解碼邏輯來區(qū)分這倆個區(qū)。5個區(qū)中每一個區(qū)還可以用指定的等待狀態(tài)數(shù)、選通信號建立和保持時間進行編程。在一個讀訪問和寫訪問中

52、，等待的狀態(tài)數(shù)、選通信號建立時間均可以被指定25。另外，每個區(qū)都可以用xready信號去擴展外部的等待狀態(tài)或者不擴展，可編程等待狀態(tài)、芯片選擇和可編程選通時間使得接口與外部存儲器及外設(shè)相脫離。下面是xmp/mc信號對xintf的影響：復(fù)位時，xmp/mc引腳的值被采樣，并被鎖入xintf的配置寄存器xintfcnf2。該引腳的復(fù)位狀態(tài)決定boot rom還是xintf 7區(qū)被使能1若復(fù)位時xmp/mc=1（微處理器模式mircroprocessor mode），則7區(qū)被使能，從外部存儲器去引導(dǎo)復(fù)位向量。在這種情況下，必須確實將復(fù)位向量指向一個有效的可執(zhí)行代碼的存儲器位置。2若復(fù)位時xmp/mc

53、=0（微計算機模式microcomputer mode），則boot rom被使能，而xintf7區(qū)不被使能。在這種情況下，從內(nèi)部bootrom來引導(dǎo)復(fù)位向量，而7區(qū)不能被訪問。復(fù)位后，對mp/mc的配置可以通過寫xintfcnf2寄存器的狀態(tài)位來改變。系統(tǒng)可以通過boot rom來引導(dǎo)，而后由軟件將mp/mc置1，這樣就可以訪問7區(qū)了。boot rom映射到zone7空間時，zone7空間的存儲器仍然可以訪問，這主要是因為zone7和zone6公用一個片選信號。本文設(shè)計的系統(tǒng)中復(fù)位時將xmp/mc置0，從內(nèi)部boot rom來引導(dǎo)復(fù)位向量。圖3-8 外部接口框圖3.3.2外擴存儲器接口設(shè)計在

54、數(shù)據(jù)處理系統(tǒng)中，必須具有大容量數(shù)據(jù)存儲器、掉電不丟失數(shù)據(jù)ram等存儲功能模塊，以保證實時監(jiān)測數(shù)據(jù)及斷電狀態(tài)下供電可靠性指標(biāo)的監(jiān)測。由于f2812芯片具有內(nèi)置的128kb的flash，只需外擴其它存儲器用來保存一些配置參數(shù)、狀態(tài)數(shù)據(jù)和分析數(shù)據(jù)等。這里外擴了一片sram芯片is61lv51216，該芯片是512k16bit的高速cmos靜態(tài)存儲器，存取速度為12ns。片外存儲器占用地址0x1000000x3fffff。這種器件可以按照8位或16位的方式使用，它的電平可以和通常的3.3v器件連接，它與dsp的連接示意圖如圖3-9所示。xa018xd015xwe#xwd#xzcs6and7a018d0

55、15/we/oe/cetms320f2812is61lv51216圖3-9 dsp和存儲器的接口示意圖系統(tǒng)中實際采集到的圖像數(shù)據(jù)量大約有1m8bit，而f2812的片上ram最大只有64k字，這部分空間還要來執(zhí)行程序，用于存放數(shù)據(jù)的空間遠遠不能滿足，因此需要將數(shù)據(jù)空間擴展到im左右才能實現(xiàn)圖像數(shù)據(jù)的存儲。這里我們選用了16位的存儲器is61lv51216，在存儲數(shù)據(jù)時可直接將相鄰的兩個8位數(shù)據(jù)一起傳送到片外存儲器中進行存放。相鄰的兩個數(shù)據(jù)，從第一個數(shù)據(jù)開始，低地址的數(shù)據(jù)存放在低8位，高地址的數(shù)據(jù)放在高8位，這些都是在進行數(shù)據(jù)處理的時候完成的。is6llv51216可與tms320f2812芯片

56、箭腳直接連接，只需將sram的地址線、數(shù)據(jù)線與f2812的地址線、數(shù)據(jù)線相連接，并輔以片選線和控制線選中該芯片即可。3.4f2812與68013的接口設(shè)計如圖3-10所示，將dsp芯片的gpiob口的16條信號線與usb的數(shù)據(jù)線fd相連，作為大批量數(shù)據(jù)傳輸通道。gpioa0設(shè)置為輸出，用來控制usb的同步時鐘，只在同步模式時使用；gpioal設(shè)置為輸出，控制usb的寫時序；gpioa2控制usb的硬提交管腳，usb的slavefifo模式默認512個字節(jié)作為一個傳輸包，若分包傳輸后剩余數(shù)據(jù)不足一個包，可將此信號置0，實現(xiàn)剩余數(shù)據(jù)的硬提交；gpioa3和gpioa4設(shè)為輸出選通usb傳輸時使用的

57、通道；gpioa5和gpioa6分別與usb的滿、空信號相連，監(jiān)測usb的fifo中的數(shù)據(jù)是否為滿。將f2812芯片的scib口作為命令傳輸通道，與usb芯片的sciel連接27-29。在上位機處理采集數(shù)據(jù)時，dsp要不斷的把大量的采集并處理好的16位數(shù)據(jù)通過usb接口傳到上位機中，usb采用slave fifo模式，適合大數(shù)據(jù)量的通信。為了提高f2812和68013的通信效率，傳輸時，用兩塊芯片的sci接口作為傳輸兩者命令和狀態(tài)的專用通信接口，大大提高了傳輸?shù)男?。這在4.2.4節(jié)有詳細的介紹。fd015flagbflagcfifoaddr1fifoaddr0pktendslwrifclkurxd0utxd0gpiob015gpioa6gpioa5gpioa4gpioa3gpioa2gpioa1g