計(jì)算機(jī)組成原理課后答案

1、第一章計(jì)算機(jī)系統(tǒng)概論1.什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件硬件和軟件哪個(gè)更重要解：p3計(jì)算機(jī)系統(tǒng)：由計(jì)算機(jī)硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。計(jì)算機(jī)硬件：指計(jì)算機(jī)中的電子線路和物理裝置。計(jì)算機(jī)軟件：計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。5.馮諾依曼計(jì)算機(jī)的特點(diǎn)是什么解：馮諾依曼計(jì)算機(jī)的特點(diǎn)是：p8計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；指令和數(shù)據(jù)以同同等地位存放于存儲(chǔ)器內(nèi)，并可以按地址訪問；指令和數(shù)據(jù)均用二進(jìn)制表示；指令由操作碼、地址碼兩大部分組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存儲(chǔ)器中的位置；指令

2、在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行；機(jī)器以運(yùn)算器為中心（原始馮諾依曼機(jī)）。7.解釋下列概念：主機(jī)、cpu、主存、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)元、存儲(chǔ)字、存儲(chǔ)字長、存儲(chǔ)容量、機(jī)器字長、指令字長。解：p9-10主機(jī)：是計(jì)算機(jī)硬件的主體部分，由cpu和主存儲(chǔ)器mm合成為主機(jī)。（cpu：中央處理器，是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器和控制器組成；早期的運(yùn)算器和控制器不在同一芯片上，現(xiàn)在的cpu內(nèi)除含有運(yùn)算器和控制器外還集成了cache）。主存：計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要工作存儲(chǔ)器，可隨機(jī)存??；由存儲(chǔ)體、各種邏輯部件及控制電路組成。存儲(chǔ)單元：可存放一個(gè)機(jī)器字并具有

3、特定存儲(chǔ)地址的存儲(chǔ)單位。存儲(chǔ)元件：存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存取。存儲(chǔ)字：一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的邏輯單位。存儲(chǔ)字長：一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的位數(shù)。存儲(chǔ)容量：存儲(chǔ)器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開描述）。機(jī)器字長：指cpu一次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，通常與cpu的寄存器位數(shù)有關(guān)。指令字長：一條指令的二進(jìn)制代碼位數(shù)。8.解釋下列英文縮寫的中文含義：cpu、pc、ir、cu、alu、acc、mq、x、mar、mdr、i/o、mips、cpi、flops解：全面的回答應(yīng)分英文全稱、中文名、功能三部分。cpu：cent

4、ralprocessingunit，中央處理機(jī)（器），是計(jì)算機(jī)硬件的核心部件，主要由運(yùn)算器和控制器組成。pc：programcounter，程序計(jì)數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指令地址。ir：instructionregister，指令寄存器，其功能是存放當(dāng)前正在執(zhí)行的指令。cu：controlunit，控制單元（部件），為控制器的核心部件，其功能是產(chǎn)生微操作命令序列。alu：arithmeticlogicunit，算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的核心部件，其功能是進(jìn)行算術(shù)、邏輯運(yùn)算。acc：accumulator，累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù)，又能存放

5、運(yùn)算結(jié)果的寄存器。mq：multiplier-quotientregister，乘商寄存器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存放商的寄存器。x：此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)；mar：memoryaddressregister，存儲(chǔ)器地址寄存器，在主存中用來存放欲訪問的存儲(chǔ)單元的地址。mdr：memorydataregister，存儲(chǔ)器數(shù)據(jù)緩沖寄存器，在主存中用來存放從某單元讀出、或要寫入某存儲(chǔ)單元的數(shù)據(jù)。i/o：input/outputequipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信

6、息的轉(zhuǎn)換與傳送。mips：millioninstructionpersecond，每秒執(zhí)行百萬條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位。9.畫出主機(jī)框圖，分別以存數(shù)指令“stam”和加法指令“addm”（m均為主存地址）為例，在圖中按序標(biāo)出完成該指令（包括取指令階段）的信息流程（如）。假設(shè)主存容量為256m*32位，在指令字長、存儲(chǔ)字長、機(jī)器字長相等的條件下，指出圖中各寄存器的位數(shù)。解：主機(jī)框圖如p13圖所示。（1）stam指令：pcmar，marmm，mmmdr，mdrir，op(ir)cu，ad(ir)mar，accmdr，marmm，wr（2）addm指令：pcmar，marmm，m

7、mmdr，mdrir，op(ir)cu，ad(ir)mar，rd，mmmdr，mdrx，add，aluacc，accmdr，wr假設(shè)主存容量256m*32位，在指令字長、存儲(chǔ)字長、機(jī)器字長相等的條件下，acc、x、ir、mdr寄存器均為32位，pc和mar寄存器均為28位。10.指令和數(shù)據(jù)都存于存儲(chǔ)器中，計(jì)算機(jī)如何區(qū)分它們解：計(jì)算機(jī)區(qū)分指令和數(shù)據(jù)有以下2種方法：通過不同的時(shí)間段來區(qū)分指令和數(shù)據(jù)，即在取指令階段（或取指微程序）取出的為指令，在執(zhí)行指令階段（或相應(yīng)微程序）取出的即為數(shù)據(jù)。通過地址來源區(qū)分，由pc提供存儲(chǔ)單元地址的取出的是指令，由指令地址碼部分提供存儲(chǔ)單元地址的取出的是操作數(shù)。第2章

8、計(jì)算機(jī)的發(fā)展及應(yīng)用1.通常計(jì)算機(jī)的更新?lián)Q代以什么為依據(jù)答：p22主要以組成計(jì)算機(jī)基本電路的元器件為依據(jù)，如電子管、晶體管、集成電路等。2.舉例說明專用計(jì)算機(jī)和通用計(jì)算機(jī)的區(qū)別。答：按照計(jì)算機(jī)的效率、速度、價(jià)格和運(yùn)行的經(jīng)濟(jì)性和實(shí)用性可以將計(jì)算機(jī)劃分為通用計(jì)算機(jī)和專用計(jì)算機(jī)。通用計(jì)算機(jī)適應(yīng)性強(qiáng)，但犧牲了效率、速度和經(jīng)濟(jì)性，而專用計(jì)算機(jī)是最有效、最經(jīng)濟(jì)和最快的計(jì)算機(jī)，但適應(yīng)性很差。例如個(gè)人電腦和計(jì)算器。第3章系統(tǒng)總線1.什么是總線總線傳輸有何特點(diǎn)為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)答：p41.總線是多個(gè)部件共享的傳輸部件?？偩€傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用。為了

9、減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。4.為什么要設(shè)置總線判優(yōu)控制常見的集中式總線控制有幾種各有何特點(diǎn)哪種方式響應(yīng)時(shí)間最快哪種方式對(duì)電路故障最敏感答：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問題；常見的集中式總線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí)查詢、獨(dú)立請(qǐng)求；特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器定時(shí)查詢方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過程較復(fù)雜；獨(dú)立請(qǐng)求方式速度最快，但硬件器件用量大，連線多，成本較高。5.解釋下列概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通

10、信控制。答：p46?？偩€寬度：通常指數(shù)據(jù)總線的根數(shù)；總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)；總線復(fù)用：指同一條信號(hào)線可以分時(shí)傳輸不同的信號(hào)?？偩€的主設(shè)備（主模塊）：指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；總線的從設(shè)備（從模塊）：指一次總線傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來的命令；總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時(shí)間；總線的通信控制：指總線傳送過程中雙方的時(shí)間配合方式。6.試比較同步通信和異步通信。答：同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯

11、下降。適合于速度差別不大的場合。異步通信：指沒有統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作效率。8.為什么說半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)答：半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。10.為什么要設(shè)置總線標(biāo)準(zhǔn)你知道目前流行的總線標(biāo)準(zhǔn)有哪些什么叫plugandplay哪些總線有這一特點(diǎn)答：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；目前流行的總線標(biāo)準(zhǔn)有：isa、eisa、pci等；plugandplay：即插即用，e

12、isa、pci等具有此功能。11.畫一個(gè)具有雙向傳輸功能的總線邏輯圖。答：在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能。a0a1anb0b1bna至bb至a12.設(shè)數(shù)據(jù)總線上接有a、b、c、d四個(gè)寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：（1）設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)da、db和dc寄存器間的傳送；（2）設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：t0時(shí)刻完成d總線；t1時(shí)刻完成總線a；t2時(shí)刻完成a總線；t3時(shí)刻完成總線b。解：（1）由t打開三態(tài)門將d寄存器中的內(nèi)容送至總線bus，由cp脈沖同時(shí)將總線上的數(shù)據(jù)打入到a、b、c寄存器中。t和cp的時(shí)間關(guān)系如圖（1）所示。cp脈沖ab

13、c總線bust三態(tài)門dtcp圖（1）（2）三態(tài)門1受t0t1控制，以確保t0時(shí)刻d總線，以及t1時(shí)刻總線接收門1a。三態(tài)門2受t2t3控制，以確保t2時(shí)刻a總線，以及t3時(shí)刻總線接收門2b。t0、t1、t2、t3波形圖如圖（2）所示。圖(2)設(shè)總線的時(shí)鐘頻率為8mhz，一個(gè)總線周期等于一個(gè)時(shí)鐘周期。如果一個(gè)總線周期中并行傳送16位數(shù)據(jù)，試問總線的帶寬是多少解；總線寬度=16位/8=2b總線帶寬=8mhz2b=16mb/s在一個(gè)32位的總線系統(tǒng)中，總線的時(shí)鐘頻率為66mhz，假設(shè)總線最短傳輸周期為4個(gè)時(shí)鐘周期，試計(jì)算總線的最大數(shù)據(jù)傳輸率。若想提高數(shù)據(jù)傳輸率，可采取什么措施解法1：總線寬度=32位

14、/8=4b時(shí)鐘周期=1/66mhz=s總線最短傳輸周期=s4=s總線最大數(shù)據(jù)傳輸率=4b/s=s解法2：總線工作頻率=66mhz/4=總線最大數(shù)據(jù)傳輸率=4b=66mb/s若想提高總線的數(shù)據(jù)傳輸率，可提高總線的時(shí)鐘頻率，或減少總線周期中的時(shí)鐘個(gè)數(shù)，或增加總線寬度。在異步串行傳送系統(tǒng)中，字符格式為：1個(gè)起始位、8個(gè)數(shù)據(jù)位、1個(gè)校驗(yàn)位、2個(gè)終止位。若要求每秒傳送120個(gè)字符，試求傳送的波特率和比特率。解：一幀=1+8+1+2=12位波特率=120幀/秒12位=1440波特比特率=1440波特（8/12）=960bps或：比特率=120幀/秒8=960bps第四章0.靜態(tài)ram與動(dòng)態(tài)ram的區(qū)別靜態(tài)

15、ram(sram)速度非?？?，只要電源存在內(nèi)容就不會(huì)自動(dòng)消失。其基本存儲(chǔ)電路為6個(gè)mos管組成1位，因此集成度相對(duì)較低，功耗也較大。一般高速緩沖存儲(chǔ)器用它組成。動(dòng)態(tài)ram(dram)的內(nèi)容在10-3或l0-6秒之后自動(dòng)消失，因此必須周期性的在內(nèi)容消失之前進(jìn)行刷新。由于它的基本存儲(chǔ)電路由一個(gè)晶體管及一個(gè)電容組成，因此它的集成度高，成本較低，另外耗電也少，但它需要一個(gè)額外的刷新電路。dram運(yùn)行速度較慢，sram比dram要快25倍，一般，pc機(jī)的標(biāo)準(zhǔn)存儲(chǔ)器都采用dram組成。1.輔助儲(chǔ)存的技術(shù)的指標(biāo)(1)記錄密度dt=1/pdb=f1/d（min）(2)儲(chǔ)存容量c=nks(3)平均尋址時(shí)間ta=

16、tsa+twd(4)數(shù)據(jù)傳輸率dv=db*v(5)誤碼率的三種映射方式：（1）直接映射實(shí)現(xiàn)簡單，不夠靈活。（2）全相聯(lián)映射（3）組相聯(lián)映射3.存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方為什么要分這些層次計(jì)算機(jī)如何管理這些層次答：存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在cache-主存和主存-輔存這兩個(gè)存儲(chǔ)層次上。cache-主存層次在存儲(chǔ)系統(tǒng)中主要對(duì)cpu訪存起加速作用，即從整體運(yùn)行的效果分析，cpu訪存速度加快，接近于cache的速度，而尋址空間和位價(jià)卻接近于主存。主存-輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)器其容量和位價(jià)接近于輔存，而速度接近于主存。綜合上述兩個(gè)存儲(chǔ)層次的作用，從

17、整個(gè)存儲(chǔ)系統(tǒng)來看，就達(dá)到了速度快、容量大、位價(jià)低的優(yōu)化效果。主存與cache之間的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存與輔存層次的調(diào)度目前廣泛采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部分通過軟硬結(jié)合的技術(shù)組成虛擬存儲(chǔ)器，程序員可使用這個(gè)比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自動(dòng)配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此，這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對(duì)于程序員來說都是透明的。4.說明存取周期和存取時(shí)間的區(qū)別。解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操作后線路的恢復(fù)時(shí)

18、間。即：存取周期=存取時(shí)間+恢復(fù)時(shí)間5.什么是存儲(chǔ)器的帶寬若存儲(chǔ)器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，則存儲(chǔ)器的帶寬是多少解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。存儲(chǔ)器帶寬=1/200ns32位=160m位/秒=20mb/秒=5m字/秒注意：字長32位，不是16位。（注：1ns=10-9s）6.某機(jī)字長為32位，其存儲(chǔ)容量是64kb，按字編址它的尋址范圍是多少若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。解：存儲(chǔ)容量是64kb時(shí)，按字節(jié)編址的尋址范圍就是64k，如按字編址，其尋址范圍為：64k/（32/8）=16k主存字地址和字節(jié)地址的分配情況：（略）。7.

19、一個(gè)容量為16k32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片1k4位，2k8位，4k4位，16k1位，4k8位，8k8位解：地址線和數(shù)據(jù)線的總和=14+32=46根；選擇不同的芯片時(shí)，各需要的片數(shù)為：1k4：（16k32）/（1k4）=168=128片2k8：（16k32）/（2k8）=84=32片4k4：（16k32）/（4k4）=48=32片16k1：（16k32）/（16k1）=132=32片4k8：（16k32）/（4k8）=44=16片8k8：（16k32）/（8k8）=24=8片9.什么叫刷新為什么要刷新說明刷新有幾種方法。解：刷新：對(duì)d

20、ram定期進(jìn)行的全部重寫過程；刷新原因：因電容泄漏而引起的dram所存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操作；常用的刷新方法有三種：集中式、分散式、異步式。集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新，存在cpu訪存死時(shí)間。分散式：在每個(gè)讀/寫周期之后插入一個(gè)刷新周期，無cpu訪存死時(shí)間。異步式：是集中式和分散式的折衷。討論：1、刷新與再生的比較：共同點(diǎn)：動(dòng)作機(jī)制一樣。都是利用dram存儲(chǔ)元破壞性讀操作時(shí)的重寫過程實(shí)現(xiàn)；操作性質(zhì)一樣。都是屬于重寫操作。區(qū)別：解決的問題不一樣。再生主要解決dram存儲(chǔ)元破壞性讀出時(shí)的信息重寫問題；刷新主要解決長時(shí)間不訪存時(shí)的信息衰減問題。操作的

21、時(shí)間不一樣。再生緊跟在讀操作之后，時(shí)間上是隨機(jī)進(jìn)行的；刷新以最大間隔時(shí)間為周期定時(shí)重復(fù)進(jìn)行。動(dòng)作單位不一樣。再生以存儲(chǔ)單元為單位，每次僅重寫剛被讀出的一個(gè)字的所有位；刷新以行為單位，每次重寫整個(gè)存儲(chǔ)器所有芯片內(nèi)部存儲(chǔ)矩陣的同一行。芯片內(nèi)部i/o操作不一樣。讀出再生時(shí)芯片數(shù)據(jù)引腳上有讀出數(shù)據(jù)輸出；刷新時(shí)由于cas信號(hào)無效，芯片數(shù)據(jù)引腳上無讀出數(shù)據(jù)輸出（唯ras有效刷新，內(nèi)部讀）。鑒于上述區(qū)別，為避免兩種操作混淆，分別叫做再生和刷新。2、cpu訪存周期與存取周期的區(qū)別：cpu訪存周期是從cpu一邊看到的存儲(chǔ)器工作周期，他不一定是真正的存儲(chǔ)器工作周期；存取周期是存儲(chǔ)器速度指標(biāo)之一，它反映了存儲(chǔ)器真正

22、的工作周期時(shí)間。3、分散刷新是在讀寫周期之后插入一個(gè)刷新周期，而不是在讀寫周期內(nèi)插入一個(gè)刷新周期，但此時(shí)讀寫周期和刷新周期合起來構(gòu)成cpu訪存周期。4、刷新定時(shí)方式有3種而不是2種，一定不要忘了最重要、性能最好的異步刷新方式。10.半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有幾種解：半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有兩種：線選法和重合法。線選法：地址譯碼信號(hào)只選中同一個(gè)字的所有位，結(jié)構(gòu)簡單，費(fèi)器材；重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。這種方法通過行、列譯碼信號(hào)的重合來選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動(dòng)方式。11.一個(gè)8k8位的動(dòng)態(tài)ram芯片，其內(nèi)部結(jié)構(gòu)排

23、列成256256形式，存取周期為s。試問采用集中刷新、分散刷新和異步刷新三種方式的刷新間隔各為多少解：采用分散刷新方式刷新間隔為:2ms，其中刷新死時(shí)間為：256s=s采用分散刷新方式刷新間隔為：256（s+s）=s采用異步刷新方式刷新間隔為:2ms12.畫出用10244位的存儲(chǔ)芯片組成一個(gè)容量為64k8位的存儲(chǔ)器邏輯框圖。要求將64k分成4個(gè)頁面，每個(gè)頁面分16組，指出共需多少片存儲(chǔ)芯片。解：設(shè)采用sram芯片，則：總片數(shù)=（64k8位）/（10244位）=642=128片題意分析：本題設(shè)計(jì)的存儲(chǔ)器結(jié)構(gòu)上分為總體、頁面、組三級(jí)，因此畫圖時(shí)也應(yīng)分三級(jí)畫。首先應(yīng)確定各級(jí)的容量：頁面容量=總?cè)萘?

24、頁面數(shù)=64k8/4=16k8位，4片16k8字串聯(lián)成64k8位組容量=頁面容量/組數(shù)=16k8位/16=1k8位，16片1k8位字串聯(lián)成16k8位組內(nèi)片數(shù)=組容量/片容量=1k8位/1k4位=2片，兩片1k4位芯片位并聯(lián)成1k8位存儲(chǔ)器邏輯框圖：（略）。13.設(shè)有一個(gè)64k8位的ram芯片，試問該芯片共有多少個(gè)基本單元電路（簡稱存儲(chǔ)基元）欲設(shè)計(jì)一種具有上述同樣多存儲(chǔ)基元的芯片，要求對(duì)芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。解：存儲(chǔ)基元總數(shù)=64k8位=512k位=219位；思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲(chǔ)元安排在字向

25、，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。解：設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為：2ab=219；b=219-a；若a=19，b=1，總和=19+1=20；a=18，b=2，總和=18+2=20；a=17，b=4，總和=17+4=21；a=16，b=8，總和=16+8=24；由上可看出：片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。片字?jǐn)?shù)減1、片位數(shù)均按2的冪變化。結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線=19根，數(shù)據(jù)線=1根；或地址線=18根，數(shù)據(jù)線=2根。14.某8位微型機(jī)地址碼為18位，若使用4k4位的ram芯片組成模塊板結(jié)構(gòu)的存儲(chǔ)器，試

26、問：（1）該機(jī)所允許的最大主存空間是多少（2）若每個(gè)模塊板為32k8位，共需幾個(gè)模塊板設(shè)cpu共有16根地址線，8根數(shù)據(jù)線，并用mreq（低電平有效）作訪存控制信號(hào)，mreq7413874138a14a13（3）每個(gè)模塊板內(nèi)共有幾片ram芯片（4）共有多少片ram（5）cpu如何選擇各模塊板解：（1）該機(jī)所允許的最大主存空間是：2188位=256k8位=256kb（2）模塊板總數(shù)=256k8/32k8=8塊（3）板內(nèi)片數(shù)=32k8位/4k4位=82=16片（4）總片數(shù)=16片8=128片（5）cpu通過最高3位地址譯碼輸出選擇模板，次高3位地址譯碼輸出選擇芯片。地址格式分配如下：模板號(hào)（3位）

27、芯片號(hào)（3位）片內(nèi)地址（12位）a15a15a14a13a12a12a0a11.a0a11.rom1oerom2oeram1ram2ram3.rom1oerom2oeram1ram2ram3.cpud0d3d4d7r/wpdprogcscscscpud0d3d4d7r/wpdprogcscscs作讀寫命令信號(hào)（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲(chǔ)芯片：rom（2k8位，4k4位，8k8位），ram（1k4位，2k8位，4k8位），及74138譯碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出cpu和存儲(chǔ)芯片的連接圖。要求：（1）最小4k地址為系統(tǒng)程序區(qū)，409616383地址

28、范圍為用戶程序區(qū)；（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。解：（1）地址空間分配圖：系統(tǒng)程序區(qū)（rom共4kb）：0000h-0fffh用戶程序區(qū)（ram共12kb）：1000h-ffffh（2）選片：rom：選擇4k4位芯片2片，位并聯(lián)ram：選擇4k8位芯片3片，字串聯(lián)(ram1地址范圍為:1000h-1fffh,ram2地址范圍為2000h-2fffh,ram3地址范圍為:3000h-3fffh)（3）各芯片二進(jìn)制地址分配如下：a15a14a13a12a11a10a9a8a7a6a5a4a3a2a1a0rom1,2000000000001010101010101010

29、10101ram1ram2ram3000000000000001111110011010101010101010101010101010101010101010101010101010101010101010101010101cpu和存儲(chǔ)器連接邏輯圖及片選邏輯如下圖(3)所示：mreqg1g2ay7a15a14a13a12g2b74138abcy3y2y1y0.a11a0.rom1cpupd/progrom2ram1ram2ram3.oeoecscscs.d7.d0d3.d4r/w圖（3）16.cpu假設(shè)同上題，現(xiàn)有8片8k8位的ram芯片與cpu相連，試回答：（1）用74138譯碼器畫出cp

30、u與存儲(chǔ)芯片的連接圖；（2）寫出每片ram的地址范圍；（3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片ram寫入數(shù)據(jù)后，以a000h為起始地址的存儲(chǔ)芯片都有與其相同的數(shù)據(jù)，分析故障原因。（4）根據(jù)（1）的連接圖，若出現(xiàn)地址線a13與cpu斷線，并搭接到高電平上，將出現(xiàn)什么后果解：（1）cpu與存儲(chǔ)器芯片連接邏輯圖：+5v.wemreqa15a14a13a12a0.cpug1g2a74138g2babcwey7.y2y1y0.ram0we.ram1ram7.d0d7.cscscsr/w（2）地址空間分配圖：ram0:0000h-1fffhram1:2000h-3fffhram2:4000h-5fffhram3:6

31、000h-7fffhram4:8000h-9fffhram5:a000h-bfffhram6:c000h-dfffhram7:e000h-ffffh（3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片ram寫入數(shù)據(jù)后，以a000h為起始地址的存儲(chǔ)芯片(ram5)都有與其相同的數(shù)據(jù)，則根本的故障原因?yàn)椋涸摯鎯?chǔ)芯片的片選輸入端很可能總是處于低電平。假設(shè)芯片與譯碼器本身都是好的，可能的情況有：1）該片的-cs端與-we端錯(cuò)連或短路；2）該片的-cs端與cpu的-mreq端錯(cuò)連或短路；3）該片的-cs端與地線錯(cuò)連或短路。（4）如果地址線a13與cpu斷線，并搭接到高電平上，將會(huì)出現(xiàn)a13恒為“1”的情況。此時(shí)存儲(chǔ)器只能尋址

32、a13=1的地址空間(奇數(shù)片)，a13=0的另一半地址空間（偶數(shù)片）將永遠(yuǎn)訪問不到。若對(duì)a13=0的地址空間（偶數(shù)片）進(jìn)行訪問，只能錯(cuò)誤地訪問到a13=1的對(duì)應(yīng)空間(奇數(shù)片)中去。17.寫出1100、1101、1110、1111對(duì)應(yīng)的漢明碼。解：有效信息均為n=4位，假設(shè)有效信息用b4b3b2b1表示校驗(yàn)位位數(shù)k=3位，（2k=n+k+1）設(shè)校驗(yàn)位分別為c1、c2、c3，則漢明碼共4+3=7位，即：c1c2b4c3b3b2b1校驗(yàn)位在漢明碼中分別處于第1、2、4位c1=b4b3b1c2=b4b2b1c3=b3b2b1當(dāng)有效信息為1100時(shí)，c3c2c1=011,漢明碼為1110100。當(dāng)有效信

33、息為1101時(shí)，c3c2c1=100,漢明碼為0011101。當(dāng)有效信息為1110時(shí)，c3c2c1=101,漢明碼為1011110。當(dāng)有效信息為1111時(shí)，c3c2c1=010,漢明碼為0110111。18.已知收到的漢明碼（按配偶原則配置）為1100100、1100111、1100000、1100001，檢查上述代碼是否出錯(cuò)第幾位出錯(cuò)解：假設(shè)接收到的漢明碼為：c1c2b4c3b3b2b1糾錯(cuò)過程如下：p1=c1b4b3b1p2=c2b4b2b1p3=c3b3b2b1如果收到的漢明碼為1100100，則p3p2p1=011，說明代碼有錯(cuò)，第3位（b4）出錯(cuò)，有效信息為：1100如果收到的漢明碼

34、為1100111，則p3p2p1=111，說明代碼有錯(cuò)，第7位（b1）出錯(cuò)，有效信息為：0110如果收到的漢明碼為1100000，則p3p2p1=110，說明代碼有錯(cuò)，第6位（b2）出錯(cuò)，有效信息為：0010如果收到的漢明碼為1100001，則p3p2p1=001，說明代碼有錯(cuò)，第1位（c1）出錯(cuò)，有效信息為：000122.某機(jī)字長16位，常規(guī)的存儲(chǔ)空間為64k字，若想不改用其他高速的存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取什么措施畫圖說明。解：若想不改用高速存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取八體交叉存取技術(shù)，8體交叉訪問時(shí)序如下圖：啟動(dòng)存儲(chǔ)體0啟動(dòng)存儲(chǔ)體1啟動(dòng)存儲(chǔ)體2啟動(dòng)存儲(chǔ)體3啟動(dòng)存

35、儲(chǔ)體4啟動(dòng)存儲(chǔ)體5啟動(dòng)存儲(chǔ)體6啟動(dòng)存儲(chǔ)體7單體訪存周期18.什么是“程序訪問的局部性”存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問的局部性原理解：程序運(yùn)行的局部性原理指：在一小段時(shí)間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大(大約5:1)。存儲(chǔ)系統(tǒng)中cache主存層次采用了程序訪問的局部性原理。25.cache做在cpu芯片內(nèi)有什么好處將指令cache和數(shù)據(jù)cache分開又有什么好處答：cache做在cpu芯片內(nèi)主要有下面幾個(gè)好處：1）可提高外部總線的利用率。因?yàn)閏ache在cpu芯片內(nèi)，cpu訪問ca

36、che時(shí)不必占用外部總線。2）cache不占用外部總線就意味著外部總線可更多地支持i/o設(shè)備與主存的信息傳輸，增強(qiáng)了系統(tǒng)的整體效率。3）可提高存取速度。因?yàn)閏ache與cpu之間的數(shù)據(jù)通路大大縮短,故存取速度得以提高。將指令cache和數(shù)據(jù)cache分開有如下好處：1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成。2）指令cache可用rom實(shí)現(xiàn)，以提高指令存取的可靠性。3）數(shù)據(jù)cache對(duì)不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)（例32位），也可支持浮點(diǎn)數(shù)據(jù)（如64位）。補(bǔ)充：cache結(jié)構(gòu)改進(jìn)的第三個(gè)措施是分級(jí)實(shí)現(xiàn)，如二級(jí)緩存結(jié)構(gòu)，即在片內(nèi)cache（l1）和主存之間

37、再設(shè)一個(gè)片外cache（l2），片外緩存既可以彌補(bǔ)片內(nèi)緩存容量不夠大的缺點(diǎn)，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度。30.一個(gè)組相連映射的cache由64塊組成，每組內(nèi)包含4塊。主存包含4096塊，每塊由128字組成，訪存地址為字地址。試問主存和高速存儲(chǔ)器的地址各為幾位畫出主存地址格式。解：cache組數(shù)：64/4=16，cache容量為：64*128=213字，cache地址13位主存共分4096/16=256區(qū)，每區(qū)16塊主存容量為：4096*128=219字，主存地址19位，地址格式如下：主存字塊標(biāo)記（8位）組地址（4位）字塊內(nèi)地址（7位）32.設(shè)某機(jī)主存

38、容量為4mb，cache容量為16kb，每字塊有8個(gè)字，每字32位，設(shè)計(jì)一個(gè)四路組相聯(lián)映象（即cache每組內(nèi)共有4個(gè)字塊）的cache組織，要求：（1）畫出主存地址字段中各段的位數(shù)；（2）設(shè)cache的初態(tài)為空，cpu依次從主存第0、1、299號(hào)單元讀出100個(gè)字（主存一次讀出一個(gè)字），并重復(fù)按此次序讀8次，問命中率是多少（3）若cache的速度是主存的6倍，試問有cache和無cache相比，速度提高多少倍答：（1）由于容量是按字節(jié)表示的，則主存地址字段格式劃分如下：87232（2）由于題意中給出的字地址是連續(xù)的，故（1）中地址格式的最低2位不參加字的讀出操作。當(dāng)主存讀0號(hào)字單元時(shí)，將主存

39、0號(hào)字塊（07）調(diào)入cache（0組x號(hào)塊），主存讀8號(hào)字單元時(shí)，將1號(hào)塊（815）調(diào)入cache（1組x號(hào)塊）主存讀96號(hào)單元時(shí)，將12號(hào)塊（96103）調(diào)入cache（12組x號(hào)塊）。共需調(diào)100/813次，就把主存中的100個(gè)數(shù)調(diào)入cache。除讀第1遍時(shí)cpu需訪問主存13次外，以后重復(fù)讀時(shí)不需再訪問主存。則在800個(gè)讀操作中：訪cache次數(shù)=（100-13）+700=787次cache命中率=787/80098%（3）設(shè)無cache時(shí)訪主存需時(shí)800t（t為主存周期），加入cache后需時(shí)：（+13）tt/6+13t787倍則：800t/有cache和無cache相比，速度提高倍左

40、右。38.磁盤組有六片磁盤，每片有兩個(gè)記錄面，存儲(chǔ)區(qū)域內(nèi)徑22厘米，外徑33厘米，道密度為40道/厘米，內(nèi)層密度為400位/厘米，轉(zhuǎn)速2400轉(zhuǎn)/分，問：（1）共有多少存儲(chǔ)面可用（2）共有多少柱面（3）盤組總存儲(chǔ)容量是多少（4）數(shù)據(jù)傳輸率是多少解：（1）若去掉兩個(gè)保護(hù)面，則共有：62-2=10個(gè)存儲(chǔ)面可用；（2）有效存儲(chǔ)區(qū)域=（33-22）/2=柱面數(shù)=40道/cm=220道=（3）內(nèi)層道周長=22道容量=400位/cm=3454b面容量=3454b220道=759，880b盤組總?cè)萘?759，880b10面=7，598，800b（4）轉(zhuǎn)速=2400轉(zhuǎn)/60秒=40轉(zhuǎn)/秒數(shù)據(jù)傳輸率=3454b

41、40轉(zhuǎn)/秒=138，160b/s注意：1）計(jì)算盤組容量時(shí)一般應(yīng)去掉上、下保護(hù)面；的精度選取不同將引起答案不同，一般取兩位小數(shù)；2）盤組總磁道數(shù)（=一個(gè)盤面上的磁道數(shù)）3）柱面數(shù)4）數(shù)據(jù)傳輸率與盤面數(shù)無關(guān)；5）數(shù)據(jù)傳輸率的單位時(shí)間是秒，不是分。某磁盤存儲(chǔ)器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄盤面，每毫米5道，每道記錄信息12288字節(jié)，最小磁道直徑為230mm，共有275道，求：（1）磁盤存儲(chǔ)器的存儲(chǔ)容量；（2）最高位密度（最小磁道的位密度）和最低位密度；（3）磁盤數(shù)據(jù)傳輸率；（4）平均等待時(shí)間。解：（1）存儲(chǔ)容量=275道12288b/道4面=13516800b（2）最高位密度=12288b/2

42、3017b/mm136位/mm（向下取整）最大磁道直徑=230mm+275道/5道2=230mm+110mm=340mm最低位密度=12288b/34011b/mm92位/mm（向下取整）（3）磁盤數(shù)據(jù)傳輸率=12288b3000轉(zhuǎn)/分=12288b50轉(zhuǎn)/秒=614400b/s（4）平均等待時(shí)間=1/50/2=10ms討論：1、本題給出的道容量單位為字節(jié)，因此算出的存儲(chǔ)容量單位也是字節(jié)，而不是位；2、由此算出的位密度單位最終應(yīng)轉(zhuǎn)換成bpm(位/毫米）；3、平均等待時(shí)間是磁盤轉(zhuǎn)半圈的時(shí)間，與容量無關(guān)。設(shè)有效信息為110，試用生成多項(xiàng)式g(x)=11011將其編成循環(huán)冗余校驗(yàn)碼。解：編碼過程如下

43、：m(x)=110n=3g(x)=11011k+1=5k=4m(x)x4=1100000m(x)x4/g(x)=1100000/11011=100+1100/11011r(x)=1100m(x)x4+r(x)=1100000+1100=1101100=crc碼（7，3）碼注：此題的g(x)選得不太好，當(dāng)最高位和最低位出錯(cuò)時(shí)，余數(shù)相同，均為0001。此時(shí)只能檢錯(cuò)，無法糾錯(cuò)第五章1.i/o有哪些編址方式各有何特點(diǎn)解：常用的i/o編址方式有兩種：i/o與內(nèi)存統(tǒng)一編址和i/o獨(dú)立編址；特點(diǎn)：i/o與內(nèi)存統(tǒng)一編址方式的i/o地址采用與主存單元地址完全一樣的格式，i/o設(shè)備和主存占用同一個(gè)地址空間，cpu

44、可像訪問主存一樣訪問i/o設(shè)備，不需要安排專門的i/o指令。i/o獨(dú)立編址方式時(shí)機(jī)器為i/o設(shè)備專門安排一套完全不同于主存地址格式的地址編碼，此時(shí)i/o地址與主存地址是兩個(gè)獨(dú)立的空間，cpu需要通過專門的i/o指令來訪問i/o地址空間。討論：i/o編址方式的意義：i/o編址方式的選擇主要影響到指令系統(tǒng)設(shè)計(jì)時(shí)i/o指令的安排，因此描述其特點(diǎn)時(shí)一定要說明此種i/o編址方式對(duì)應(yīng)的i/o指令設(shè)置情況。i/o與內(nèi)存統(tǒng)一編址方式將i/o地址看成是存儲(chǔ)地址的一部分，占用主存空間；問題：確切地講，i/o與內(nèi)存統(tǒng)一編址的空間為總線空間，i/o所占用的是內(nèi)存的擴(kuò)展空間。i/o獨(dú)立編址方式有明顯的i/o地址標(biāo)識(shí)，而

45、i/o與內(nèi)存統(tǒng)一的編址方式?jīng)]有；問題：無論哪種編址方式，i/o地址都是由相應(yīng)的指令提供的，而地址本身并沒有特殊的標(biāo)識(shí)。2.簡要說明cpu與i/o之間傳遞信息可采用哪幾種聯(lián)絡(luò)方式它們分別用于什么場合答：cpu與i/o之間傳遞信息常采用三種聯(lián)絡(luò)方式：直接控制（立即響應(yīng)）、同步、異步。適用場合分別為：直接控制適用于結(jié)構(gòu)極簡單、速度極慢的i/o設(shè)備，cpu直接控制外設(shè)處于某種狀態(tài)而無須聯(lián)絡(luò)信號(hào)。同步方式采用統(tǒng)一的時(shí)標(biāo)進(jìn)行聯(lián)絡(luò)，適用于cpu與i/o速度差不大，近距離傳送的場合。異步方式采用應(yīng)答機(jī)制進(jìn)行聯(lián)絡(luò)，適用于cpu與i/o速度差較大、遠(yuǎn)距離傳送的場合。討論：注意i/o交換方式、i/o傳送分類方式與i

46、/o聯(lián)絡(luò)方式的區(qū)別：串行、并行i/o傳送方式常用于描述i/o傳送寬度的類型；i/o交換方式主要討論傳送過程的控制方法；i/o聯(lián)絡(luò)方式主要解決傳送時(shí)cpu與i/o之間如何取得通信聯(lián)系以建立起操作上的同步配合關(guān)系。同步方式適用于cpu與i/o工作速度完全同步的場合。問題：i/o要達(dá)到與cpu工作速度完全同步一般是不可能的。同步方式的實(shí)質(zhì)是“就慢不就快”，如采用同步方式一般cpu達(dá)不到滿負(fù)荷工作。.i/o設(shè)備與主機(jī)交換信息時(shí)，共有哪雞樅控制方式簡述它們的特點(diǎn)。(1）程序直接控制方式：也稱查詢方式，采用該方式，數(shù)據(jù)在cpu和外設(shè)間的傳送完全靠計(jì)算機(jī)程序控制，cpu的操作和外圍設(shè)備操作同步，硬件結(jié)構(gòu)簡單，但由于外部設(shè)備動(dòng)作慢，浪費(fèi)cpu時(shí)間多，系統(tǒng)效率低。（2）程序中