電容綜述性文章

1、關(guān)于去耦電容應(yīng)用的綜述文擋結(jié)構(gòu)：基本概念：等效電感（ESL）和等效電阻（ESR） 文章一：高速PCB電源完整性和地波動(dòng)分析的仿真第一篇：高速系統(tǒng)中的接地第二篇：電源噪聲的削減和濾除方法第三篇： EMI/RFI Considerations 當(dāng)今高速數(shù)字電路與高頻設(shè)計(jì)的處理器的時(shí)鐘頻率和傳輸信號(hào)速率的頻率范圍已經(jīng)達(dá)到GHz，這意味著PCB也要處理同樣高的頻率和寬帶信號(hào)。去除高頻PCB的干擾，主要采用屏蔽、濾波和接地三種方式。在濾波中的電容就顯得至關(guān)重要。 下面給出的資料，介紹了PCB設(shè)計(jì)中去耦電容的作用與使用方法。1. 基本概念：等效電感（ESL）和等效電阻（ESR）在用電容抑制電磁騷擾時(shí)，最容

2、易忽視的問題就是電容引線對濾波效果的影響。電容器的容抗與頻率成反比，正是利用這一特性，將電容并聯(lián)在信號(hào)線與地線之間起到對高頻噪聲的旁路作用。然而，在實(shí)際工程中，很多人發(fā)現(xiàn)這種方法并不能起到預(yù)期濾除噪聲的效果，面對頑固的電磁噪聲束手無策。出現(xiàn)這種情況的一個(gè)原因是忽略了電容引線對旁路效果的影響。實(shí)際電容器的電路模型如圖1所示，它是由等效電感（ESL）、電容和等效電阻（ESR）構(gòu)成的串聯(lián)網(wǎng)絡(luò)。理想電容的阻抗是隨著頻率的升高降低，而實(shí)際電容的阻抗是圖1所示的網(wǎng)絡(luò)的阻抗特性，在頻率較低的時(shí)候，呈現(xiàn)電容特性，即阻抗隨頻率的增加而降低，在某一點(diǎn)發(fā)生諧振，在這點(diǎn)電容的阻抗等于等效串聯(lián)電阻ESR。在諧振點(diǎn)以上，

3、由于ESL的作用，電容阻抗隨著頻率的升高而增加，這是電容呈現(xiàn)電感的阻抗特性。在諧振點(diǎn)以上，由于電容的阻抗增加，因此對高頻噪聲的旁路作用減弱，甚至消失。電容的諧振頻率由ESL和C共同決定，電容值或電感值越大，則諧振頻率越低，也就是電容的高頻濾波效果越差。ESL除了與電容器的種類有關(guān)外，電容的引線長度是一個(gè)十分重要的參數(shù)，引線越長，則電感越大，電容的諧振頻率越低。因此在實(shí)際工程中，要使電容器的引線盡量短。等效串聯(lián)電阻ESR (Equivalent Series Resistance)： 電容器的等效串聯(lián)電阻是由電容器的引腳電阻與電容器兩個(gè)極板的等效電阻相串聯(lián)構(gòu)成的。當(dāng)有大的交流電流 通過電容器，E

4、SR 使電容器消耗能量(從而產(chǎn)生損耗)。這對射頻電路和載有高波紋電 流的電源去耦電容器會(huì)造成嚴(yán)重后果。但對精密高阻抗、小信號(hào)模擬電路不會(huì)有很大的影響 。ESR 最低的電容器是云母電容器和薄膜電容器。等效串聯(lián)電感ESL (Equivalent Series Inductance)： 電容器的等效串聯(lián)電 感是由電容器的引腳電感與電容器兩個(gè)極板的等效電感串聯(lián)構(gòu)成的。像ESR 一樣，ESL 在射頻或高頻工作環(huán)境下也會(huì)出現(xiàn)嚴(yán)重問題，雖然精密電路本身在直流或低頻條件下正常工作。其原因是用子精密模擬電路中的晶體管在過渡頻率(transition freque ncie s)擴(kuò)展到幾百兆赫或幾吉赫的情況下，仍

5、具有增益，可以放大電感值很低的諧振信號(hào)。 這就是在高頻情況下對這種電路的電源端要進(jìn)行適當(dāng)去耦的主要原因。2. 文章一：高速PCB電源完整性和地波動(dòng)分析的仿真（摘自Ansoft交流會(huì)的報(bào)告） 本文處理的是PCB板中存在的諧振、波動(dòng)、隨參考面改變的信號(hào)變化、本征模、信號(hào)線與電源地耦合等問題。它還著重論述了去耦電容的布局策略，以滿足目標(biāo)阻抗和時(shí)域特性為參考。問題的提出：1) 怎樣放置電源/地板？2) 怎樣選擇去耦電容？3) 怎樣布置去耦電容？4) 需要多少個(gè)去耦電容？5) 對地反彈電壓是怎么樣產(chǎn)生的？問題的提出和解答：1) 怎樣放置電源/地板？答：找出PCB上的諧振電壓分布點(diǎn)，注意到IC芯片是電流流

6、散源（ Current Sink Source ）。找諧振點(diǎn)的應(yīng)用軟件是Ansoft 公司的SIWAVE ，在頻響曲線上可以看到哪個(gè)頻點(diǎn)是諧振的。這個(gè)諧振點(diǎn)就是本征頻率，當(dāng)源（IC芯片）放的位置不足以激勵(lì)該本征頻率時(shí)，PCB是穩(wěn)定的。諧振出現(xiàn)的可能原因是：a) 阻抗不匹配時(shí)；b) 寄生參數(shù)有變化時(shí)2) 關(guān)于去耦電容，有幾個(gè)基本概念要先弄清楚：a) 等效輸入阻抗：將所要關(guān)注的PCB板塊看作是一個(gè)四端口網(wǎng)絡(luò)，PCB上采用不同的布線結(jié)構(gòu)時(shí)，端口網(wǎng)絡(luò)的輸入阻抗是不一樣的。b) 將電源/地端子看作網(wǎng)絡(luò)端口。c) 目標(biāo)阻抗：饋電系統(tǒng)（PDS-Power Delivery System）中的目標(biāo)阻抗指的是設(shè)

7、計(jì)者希望得到的從電源饋入端看進(jìn)去的阻抗（有圖例），它需要用頻響圖來顯示，縱坐標(biāo)是阻抗值的模，橫坐標(biāo)是頻率，頻率范圍應(yīng)該從直流到包含幾個(gè)可能的諧振頻率點(diǎn)。有專門的計(jì)算公式。要考慮供電電源的波紋電壓比值。d) 在高頻時(shí)電容的非線性效應(yīng)出來了，電容里的寄生電感ESL影響最大，其次是寄生電阻ESR有幾個(gè)圖例： 圖例1：饋電系統(tǒng)（PDS-Power Delivery System）的結(jié)構(gòu)件以及它們的作用頻段 圖例2：低阻回路在低阻回路中，也不是采用單個(gè)的電容值越大越好，最好采用并聯(lián)電路法。3) 去耦電容的作用： 在電源/地板之間為信號(hào)回路提供AC通道； 降低饋電系統(tǒng)的阻抗，以防止板間的電磁干擾； 控制E

8、MI。4) 高頻陶瓷電容在饋電系統(tǒng)重點(diǎn)應(yīng)用越來越廣泛。舉例：在1MHz時(shí)電路所需要的電容量可以依下式計(jì)算得到： = 是指1MHz時(shí)電路所需要的最小電容量，是電流波動(dòng)值， 是電壓波動(dòng)值。= 1MHz。上式是否適用于其它頻段，有待研究。5) 比較四種電容的優(yōu)缺點(diǎn)：參考鏈接見： a) NPO電容：抗熱性好，過壓性能好， ESR很低，但只有某些nF型號(hào)。參考資料以及產(chǎn)品分類來源見： high_q_capacitance.pdf b) X7R電容：型號(hào)從nF到uF ，抗熱性和過壓性能稍差。參考資料以及產(chǎn)品分類來源見： c) X5R電容：型號(hào)從nF到100uF ，抗熱性和過壓性能較差。參考資料以及產(chǎn)品分類

9、來源見： www.tdk.co.jp/teaah01/aah06200.htm d) Y5V電容：適用于大電容量，但抗熱性和過壓性能更差。 3. 第一篇：高速系統(tǒng)中的接地1. 將模擬地和數(shù)字地分開，兩個(gè)單獨(dú)的地層。兩個(gè)地層間插入back-to-back的肖特基二極管，阻止插拔板子時(shí)在兩個(gè)地線系統(tǒng)中產(chǎn)生的DC壓變。2. ADC和DAC視作模擬元件，這兩者均要將各自的AGND和DGND以最短的引線相連，接地引至模擬地層（IC的DGND意味著管腳與IC芯片的數(shù)字地相連，而不是與系統(tǒng)的數(shù)字地相連）。在邏輯上的VD（數(shù)字）和VA（模擬）管腳間插入損耗性的鐵氧體珠。轉(zhuǎn)換器內(nèi)部的數(shù)字電流通過VD管腳處的去耦

10、電容回到地，不再進(jìn)入內(nèi)部的地回路。在轉(zhuǎn)換器和數(shù)字總線間加設(shè)一個(gè)緩沖區(qū)（接數(shù)字地層）。3. 模擬和數(shù)字電路需要單獨(dú)供電。給轉(zhuǎn)換器供電的應(yīng)該是analog supply。若轉(zhuǎn)換器有VD管腳，應(yīng)接一個(gè)單獨(dú)的analog supply或者加濾波后接入共同的analog supply。轉(zhuǎn)換器的電源管腳應(yīng)對模擬地層去耦，邏輯回路的電源管腳應(yīng)對數(shù)字地層去耦。4. 第二篇：電源噪聲的削減和濾除方法 本文討論的是消除噪聲的濾波技術(shù)。不僅適用于不同的DC-DC變換器，還適用于通用的PC5V電源。干擾問題有三種來源：干擾源、干擾路徑和敏感設(shè)備。相應(yīng)地，解決干擾問題的方法也有三種：1) 對于源：合理布線、控制脈沖的上

11、升/下降沿、濾波、良好接地。2) 對于傳輸途徑：減少輻射和傳導(dǎo)干擾路徑，要合理的屏蔽和隔離。3) 對于敏感設(shè)備：提高設(shè)備的抗擾度，方法電源線和信號(hào)線濾波、阻抗平衡技術(shù)，或者采用差分技術(shù)來消除共模信號(hào)。濾波技術(shù)中多采用電容，下表給出多種電容及其工作的頻段： ESR是等效串聯(lián)阻抗，指電容的寄生阻抗，它對濾波電路的性能起著很重要的作用。對于同一電容，在不同的頻段和不同的溫度下，ESR是不同的。ESL是等效串聯(lián)電感，決定著電路阻抗從容性轉(zhuǎn)變?yōu)楦行缘念l率點(diǎn)。采用無鉛封裝時(shí)，ESR和ESL都會(huì)得到減小。這里提到的所有電容都是表面搭接封裝。1) 電解電容：適用低頻，電壓范圍寬：從低于10V到500V。量值：

12、1數(shù)千uF。泄漏電流高，可達(dá)數(shù)十uA。2) 電解電容中還有一種鉭電容，適用電壓100V以下，量值500uF以下。比一般電解電容的容量性好，適用頻展較寬，ESR較低。在浪涌和波紋電流應(yīng)用中要格外小心。3) OS-CON電容是電解電容中最優(yōu)的一種。4) 薄膜電容：（比較詳細(xì)的分類）5) 陶瓷電容：圖例：圖例1：電解電容的高頻阻抗特性圖例2：一個(gè)5V直流整流電路圖（頻率：10MHz以下），并且附有元器件應(yīng)用解說。在低頻，電容的阻抗特性主要是ESR決定的，頻率升高（一般是1MHz之后），電路呈現(xiàn)感性，就是ESL起主要作用了。 值得注意的是在電源濾波中還有另一種應(yīng)用很廣的電容：鐵氧化體電容。鐵氧化體的特

13、性，和選擇鐵氧化體的依據(jù)見1112頁。有Pspice Ferrite Models 是計(jì)算鐵氧化體阻抗的應(yīng)用軟件，推薦使用。圖例3：一個(gè)5V高頻去耦電容電路圖（頻率：10100MHz），并且附有元器件應(yīng)用解說。 最后是關(guān)于開關(guān)電容的布置的注意事項(xiàng)（泛泛而談，無案例）。5. 第三篇： EMI/RFI Considerations干擾信號(hào)到達(dá)敏感設(shè)備的途徑有兩條：傳導(dǎo)（電路或系統(tǒng)間）或輻射。一般地，如果干擾頻率低于30MHz，干擾方式為耦合。30MHz到300MHz之間，主要的干擾方式為電纜輻射和泄漏。頻率高于300MHz，干擾方式為縫和板的輻射。很多情況下干擾源頻帶很寬，干擾方式是上面幾種情況的

14、組合。三種類型的干擾：第一種，由某一設(shè)備產(chǎn)生并輻射出的干擾，如筆記本電腦；第二種，電路和系統(tǒng)的抗擾度，描述了回路/系統(tǒng)自身抵抗干擾的能力；第三種，來自系統(tǒng)內(nèi)部的干擾，系統(tǒng)內(nèi)部的高速數(shù)字電路可以干擾敏感的模擬（或數(shù)字）回路，不干凈的供電電源也會(huì)污染模擬和數(shù)字回路。FAT-ID的概念。FAT-ID是所有EMI問題中的5個(gè)關(guān)鍵因素：頻率f，幅度a，時(shí)間t，阻抗impedance，距離d。干擾源的頻率決定了干擾的路徑。T與f的關(guān)系，在這個(gè)意義上，EMI也是信號(hào)上升時(shí)間和脈沖重復(fù)率的函數(shù)。頻譜分析儀高速示波器電壓探頭？電流探頭？在量化EMI問題上是非常有用的工具。分析EMI問題時(shí)另一個(gè)重要的參數(shù)是電纜、

15、電線、機(jī)箱的尺寸。電纜既是被動(dòng)的干擾接收者又是非常有效的干擾發(fā)射源。出現(xiàn)EMI問題時(shí)，應(yīng)仔細(xì)考慮電纜的長度和電纜的屏蔽，以及設(shè)備上的開孔。對于RF場的干擾，模擬回路比數(shù)字回路更加敏感，這是因?yàn)槟M回路為了處理微伏級、毫伏級的信號(hào)，增益很高。數(shù)字回路的抗擾度相對要高，這是因?yàn)槠漭^大的信號(hào)波動(dòng)和噪聲容限。保護(hù)模擬回路不受RF場干擾的切入點(diǎn)有三個(gè)：信號(hào)輸入點(diǎn)、信號(hào)輸出點(diǎn)和饋電點(diǎn)。所有模擬和數(shù)字IC的饋電管腳都應(yīng)該連接0.1的陶瓷電容器進(jìn)行去耦。低通濾波器（截止頻率設(shè)置為不高于信號(hào)帶寬的10到100倍），可以用在輸入、輸出端的信號(hào)調(diào)節(jié)回路中濾除噪聲。模擬芯片的所有饋電管腳都應(yīng)采用高頻濾波器進(jìn)行去耦；所

16、有從board引出去的走線上都應(yīng)采用高頻濾波；電壓參考位如果沒有接地，都應(yīng)采用高頻濾波。實(shí)際的低通濾波器在高頻時(shí)會(huì)出現(xiàn)問題，由于寄生電容的影響電感會(huì)失去作用，由于寄生電感的影響電容會(huì)失去作用。有一種粗略的經(jīng)驗(yàn)公式：對于傳統(tǒng)的低通濾波器（由單一的電容和電感組成），當(dāng)面對的信號(hào)頻率比濾波器的截止頻率高出100到1000倍的時(shí)候，濾波作用就基本失效了。例如，當(dāng)信號(hào)頻率高于1MHz時(shí)，10KHz的LPF的濾波作用就大打折扣。因此建議將干擾信號(hào)的頻率段劃分成低、中、高三個(gè)部分，對每個(gè)頻段分別使用獨(dú)立的濾波，三個(gè)濾波器并聯(lián)。利用屏蔽電纜輸入/輸出的時(shí)候，高頻濾波應(yīng)靠近屏蔽點(diǎn)以確保沒有電磁泄漏，這種做法通常

17、稱為饋電保護(hù)。如果實(shí)際應(yīng)用中不需要對輸入/輸出進(jìn)行屏蔽，則應(yīng)將高頻濾波器盡可能地放置在靠近模擬回路的位置盡量防止從回路的其他部分耦合進(jìn)高頻干擾。另外還有一種濾波器失效的情況。當(dāng)存在接地阻抗的時(shí)候（例如，濾波器通過連接一條長導(dǎo)線或長窄軌線接地的時(shí)候），高頻噪聲會(huì)經(jīng)這條阻抗路徑通過濾波器。所以濾波器應(yīng)該通過低阻抗的點(diǎn)或面連接到地層。高頻濾波器的引線應(yīng)該盡可能地短，最好采用低感的表面封裝陶瓷電容。電源線干擾的解決辦法（不講預(yù)防措施，只涉及在已存在干擾的情況下怎樣對系統(tǒng)進(jìn)行補(bǔ)救，以克服來自電源線的暫時(shí)干擾）下圖給出一個(gè)解決方案的圖例，用于存在電壓閃爍及其他電源暫時(shí)干擾的情況下。能用于抵制10kV/10ns的干擾。氣體放電管（gas discharge tube）和large geometry zener diode用來提供差模/共模保護(hù)，當(dāng)環(huán)境條件不是很苛刻或者對電路的尺寸有要求的時(shí)候，也可以使用金屬氧化變阻器（MOVs）作為替代。商用電源線濾波