Multisim數(shù)電仿真半加器和全加器沐風書苑

1、實驗3.5 半加器和全加器一、實驗目的：1學會用電子仿真軟件multisim7進行半加器和全加器仿真實驗。2學會用邏輯分析儀觀察全加器波形：3分析二進制數(shù)的運算規(guī)律。4. 掌握組合電路的分析和設計方法。5驗證全加器的邏輯功能。二、實驗準備：組合電路的分析方法是根據(jù)所給的邏輯電路，寫出其輸入與輸出之間的邏輯關系(邏輯函數(shù)表達式或真值表)，從而評定該電路的邏輯功能的方法。一般是首先對給定的邏輯電路，按邏輯門的連接方法，逐一寫出相應的邏輯表達式，然后寫出輸出函數(shù)表達式，這樣寫出的邏輯函數(shù)表達式可能不是最簡的，所以還應該利用邏輯代數(shù)的公式或者卡諾圖進行簡化。再根據(jù)邏輯函數(shù)表達式寫出它的真值表，最后根據(jù)

2、真值表分析出函數(shù)的邏輯功能。例如：要分析如圖3.5.1所示電路的邏輯功能。圖3.5.11.寫輸出函數(shù)y的邏輯表達式：.3.5.1.3.5.2.3.5.32.進行化簡：.3.5.4.3.5.5 .3.5.63. 列真值表： 表3.5.1：a b c dy0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 101101001100101104.功能說明：邏輯圖是一個檢奇電路。輸入變量的取值中，有奇數(shù)個1 則有輸出，否則無輸出。組合

3、電路的設計目的就是根據(jù)實際的邏輯問題，通過寫出它的真值表和邏輯函數(shù)表達式，最終找到實現(xiàn)這個邏輯電路的器件,將它們組成最簡單的邏輯電路。例如：設計半加器邏輯電路。1. 進行邏輯抽象：如果不考慮的來自低位的進位將兩個1位二進制數(shù)相加，稱為半加。設、是兩個加數(shù)，是它們的和，是向高位的進位。則根據(jù)二進制數(shù)相加的規(guī)律，可以寫出它們的真值表如表3.5.2所示。表3.5.2：輸入輸出 0 00 11 01 10 01 01 00 12. 寫出邏輯函數(shù)式：.3.5.73. 選定器件的類型：可選異或門來實現(xiàn)半加和；可選兩片與非門(或一片與門)實現(xiàn)向高位的進位。如圖3.5.2所示。圖3.5.2 三、計算機仿真實驗

4、內(nèi)容：1. 測試用異或門、與門組成的半加器的邏輯功能：(1). 按照圖3.5.3所示，從電子仿真軟件multisim7基本界面左側(cè)左列真實元件工具條中調(diào)出所需元件：其中，異或門74ls86n從“ttl”庫中調(diào)出；與門4081bd_5v從“cmos”庫中調(diào)出。指示燈從電子仿真軟件multisim7基本界面左側(cè)右列虛擬元件庫中調(diào)出，x1選紅燈；x2選藍燈。 圖3.5.3(2). 打開仿真開關，根據(jù)表3.5.3改變輸入數(shù)據(jù)進行實驗，并將結果填入表內(nèi)。 表3.5.3：輸入輸出 0 00 11 01 1 2. 測試全加器的邏輯功能：(1). 從電子仿真軟件multisim7基本界面左側(cè)左列真實元件工具條

5、中“ cmos”庫中調(diào)出或門4071bd_5v、與門4081bd_5v；從“ttl”庫中調(diào)出異或門74ls86d，組成仿真電路如圖3.5.4所示。圖3.5.4(2). 打開仿真開關，根據(jù)表3.5.4輸入情況實驗，并將結果填入表內(nèi)。表3.5.4：輸入輸出 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 3. 用邏輯分析儀觀察全加器波形：(1). 先關閉仿真開關，在圖3.5.4中刪除除集成電路以外的其它元件。(2). 點擊電仿真軟件multisim7基本界面右側(cè)虛擬儀器工具條中的“word generator”按鈕，如圖3.5.5(左圖)所示，調(diào)出字信號發(fā)生器圖標

6、(右圖)“xwg1”，將它放置在電子平臺上。圖3.5.5(3). 再點擊虛擬儀器工具條中的“l(fā)ogic analyzer” 按鈕，如圖3.5.6(左圖)所示，調(diào)出邏輯分析儀圖標(右圖)“xla1”，將它放置在電子平臺上。圖3.5.6(4). 連好仿真電路如圖3.5.7所示。圖3.5.7(5). 雙擊字信號發(fā)生器圖標“xwg1”，將打開它的放大面板如圖3.5.8所示。它是一臺能產(chǎn)生32位(路)同步邏輯信號的儀表。按下放大面板的“controls”欄的“cycle”按鈕，表示字信號發(fā)生器在設置好的初始值和終止值之間周而復始地輸出信號；單選“display”欄下的“hex”表示信號以十六進制顯示；“

7、trigger”欄用于選擇觸發(fā)的方式；“frequency”欄用于設置信號的頻率。圖3.5.8(6). 按下“controls”欄的“set”按鈕，將彈出對話框如圖3.5.9所示。單選“display type”欄下的16進制“hex”，再在設置緩沖區(qū)大小“buffer size”輸入“000b”即十六進制的“11”，如圖中鼠標手指所示，然后點擊對話框右上角“accept”回到放大面板。圖3.5.9(7). 點擊放大面板右邊8位字信號編輯區(qū)進行逐行編輯，從上至下在欄中輸入十六進制的000000000000000a共11條8位字信號，編輯好的11條8位字信號如圖3.5.10所示，最后關閉放大面板

8、。圖3.5.10(8). 打開仿真開關，雙擊邏輯分析儀圖標“xla1”，將出現(xiàn)邏輯分析儀放大面板如圖3.5.11所示。將面板上“clock”框下“clock/div”欄輸入12，再點擊面板左下角”reverse”按鈕使屏幕變白，稍等掃描片刻，然后關閉仿真開關。將邏輯分析儀面板屏幕下方的滾動條拉到最左邊，見圖中鼠標手指所示。圖3.5.11(9). 拉出屏幕上的讀數(shù)指針可以觀察到一位全加器各輸入、輸出端波形，例如：圖3.5.12中讀數(shù)指針所在位置表示輸入信號=0、=1、=1；=0、=1。(注：屏幕左側(cè)標有“9”的波形表示；標有“10”的波形表示；標有“8”的波形表示；標有“13”的波形表示；標有“

9、14”的波形表示。)(10). 按表3.5.5要求，用讀數(shù)指針讀出4個觀察點的狀態(tài)，并將它們的邏輯狀態(tài)和邏輯分析波形填入表3.5.5中。圖3.5.12表3.5.5：測點變量12 3 4狀態(tài)波形狀態(tài)波形狀態(tài)波形狀態(tài)波形輸入100010110101輸出四、實驗室操作實驗內(nèi)容：設計兩個一位二進制數(shù)相加的全加器： 1 進行邏輯抽象分析： 考慮的來自低位的進位將兩個1位二進制數(shù)相加，稱為全加。設、是兩個加數(shù)，為來之低位的進位，是它們的和，是向高位的進位。則根據(jù)二進制數(shù)相加的規(guī)律，可以寫出它們的真值表。2寫出全加器的和的邏輯表達表。3. 根據(jù)全加器的邏輯表達表畫出電路圖。3. 根據(jù)電路圖選取集成電路，并在數(shù)字實驗臺上搭好實驗電路。4. 在實驗臺上進行全加器實驗，并填好表3.5.6。表3.5.6：輸入輸出 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 五、實驗報告要求：1. 完成仿真實驗中的表3.5.3表3.5.5的填寫。2. 總結設計全加器實驗的分析、步驟和體會，寫出完整的設計報告。六、實驗設備及材