IC模擬版圖設計

1、ic模擬版圖設計ic模擬版圖設計第一部分：了解版圖版圖的定義版圖的意義版圖的工具版圖的設計流程第二部分：版圖設計基礎認識版圖版圖組成兩大部件版圖編輯器電路圖編輯器1. 了解工藝廠商ic模擬版圖設計第三部分：版圖的準備 必要文件 設計規(guī)則 drc文件 lvs文件第四部分：版圖的藝術 模擬版圖和數(shù)字版圖的首要目標 首先考慮的三個問題 匹配 寄生效應 噪聲 布局規(guī)劃 esd 封裝ic模擬版圖設計第一部分：了解版圖版圖的定義版圖的意義版圖的工具版圖的設計流程ic模擬版圖設計版圖的定義：版圖是在掩膜制造產(chǎn)品上實現(xiàn) 電路功能且滿足電路功耗、性能等，從版圖上減少工藝制造對電路的偏差，提高芯片的精準性。第一部

2、分：了解版圖電路圖版圖版圖的意義：1）集成電路掩膜版圖設計師實現(xiàn)集成電路制造所必不可少的設計環(huán)節(jié)，它不僅關系到集成電路的功能是否正確，而且也會極大程度地影響集成電路的性能、成本與功耗。2）它需要設計者具有電路系統(tǒng)原理與工藝制造方面的基本知識，設計出一套符合設計規(guī)則的“正確”版圖也許并不困難，但是設計出最大程度體現(xiàn)高性能、低功耗、低成本、能實際可靠工作的芯片版圖缺不是一朝一夕能學會的本事。版圖的工具： cadencevirtuosodraculaassuradiva mentorcalibre spring soft lakeric模擬版圖設計熟悉所需文件熟悉所需文件對電路的了解對電路的了解版圖

3、布局布線版圖布局布線 第一部分：了解版圖drc/lvsgdsii to fab工藝廠商提供：.tf .display design rule 、drc lvs 文件、pdk、esd文件、金屬阻值文件ic模擬版圖設計第二部分：版圖設計基礎認識版圖版圖組成兩大部件2.1 器件2.2 互連版圖編輯器電路圖編輯器了解工藝廠商ic模擬版圖設計ct 認識版圖ic模擬版圖設計版圖是電路圖的反映，有兩大組成部分2.1器件2.1.1 mos管2.1.2 電阻2.1.3 電容2.1.4 三極管（省略）2.1.5 二極管（省略）2.1.6 電感（省略）2.2互連2.2.1金屬（第一層金屬，第二層金屬）2.2.2通孔

4、2.1 器件2.1.1 mos管mos管剖面圖ic模擬版圖設計2.1 器件2.1.1 mos管2.1 器件2.1.1 mos管 1) nmos管 以tsmc，cmos，n單阱工藝為例 nmos管，做在p襯底上，溝道為p型，源漏為n型 2) 包括層次： nimp，n+注入 diff，有源區(qū) poly，柵 m1，金屬 cont，過孔 3) mos管的寬長確定 4) 當有pcell時;當無 pcell時2.1 器件2.1.1 mos管 1) nmos管 以tsmc，cmos，n單阱工藝為例 pmos管，做在n阱中，溝道為n型，源漏為p型 2) 包括層次： nwell，n阱 pimp，p+注入 dif

5、f，有源區(qū) poly，柵 m1，金屬 cont，過孔 3) mos管的寬長確定ic模擬版圖設計反向器2.1 器件 2.1.1 mos管 1)反向器2)nmos，pmos3)金屬連線4)關于butting contact部分2.1 器件ic模擬版圖設計2.1器件 2.1.2 電阻 選擇合適的類型，由電阻阻值、方塊電阻值，確定 w、l；r=l/w*r0 電阻類型電阻版圖ic模擬版圖設計2.1器件 2.1.3 電容1) 電容值計算c=l*w*c02) 電容分類： poly電容 mim電容 基于單位面積電容值 mos電容 源漏接地，基于柵電容，c=w*l*coxmim電容版圖mos電容版圖ic模擬版圖

6、設計2.2互連2.2.1金屬（第一層金屬，第二層金屬） 1) 金屬連線 m1，m2，m3，m42.2.2 通孔2)過孔 via1，via2，via3ic模擬版圖設計2.2互連 1) 典型工藝cmos n阱 1p4m工藝剖面圖連線與孔之間的連接ic模擬版圖設計建立library3. 版圖編輯器 1) virtuoso編輯器ciw窗口ic模擬版圖設計 3. 版圖編輯器 2) virtuoso編輯器-library manager ic模擬版圖設計ciw窗口3. 版圖編輯器 3) virtuoso編輯器- 建立cellic模擬版圖設計3. 版圖編輯器 4) virtuoso編輯器-工作區(qū)和層次顯示器

7、lsw工作區(qū)域ic模擬版圖設計3. 版圖編輯器 5) virtuoso編輯器 -版圖層次顯示（lsw）ic模擬版圖設計3. 版圖編輯器 6) virtuoso編輯器 -版圖編輯菜單ic模擬版圖設計3. 版圖編輯器 7) virtuoso編輯器 -顯示窗口ic模擬版圖設計3. 版圖編輯器 8) virtuoso編輯器 -版圖顯示ic模擬版圖設計3. 版圖編輯器 9) virtuoso編輯器-數(shù)據(jù)流格式版圖輸出ic模擬版圖設計4. 電路圖編輯器 1) virtuoso編輯器-電路圖顯示ic模擬版圖設計4. 電路圖編輯器 2) virtuoso編輯器 -電路器件及屬性ic模擬版圖設計4. 電路圖編輯

8、器 3) virtuoso編輯器- 電路添加線名、端口及移動窗口ic模擬版圖設計4. 電路圖編輯器 4) virtuoso編輯器- 建立symbol view電路圖symbol 圖ic模擬版圖設計4. 電路圖編輯器 5) virtuoso編輯器-建立symbol 操作ic模擬版圖設計4. 電路圖編輯器 6) virtuoso編輯器-cdl輸出操作ic模擬版圖設計4. 電路圖編輯器 7) virtuoso編輯器-cdl輸出ic模擬版圖設計 5. 了解工藝廠商smic -中芯國際csmc 華潤上華 tsmc - 臺積電umc - 臺聯(lián)電winbond - 華邦先鋒宏力華虹nec比亞迪新進廈門集順深

9、圳方正無錫和艦ic模擬版圖設計第三部分：版圖的準備 必要文件 設計規(guī)則 drc文件 lvs文件ic模擬版圖設計 1. 必要文件pdk *.tf display.drfdrclvscds.lib.cdsenv.cdsinitic模擬版圖設計2. 設計規(guī)則2.1 版圖設計規(guī)則工藝技術要求2.2 0.35um，0.25um，0.18um，0.13um，不同的工藝n阱diffpolymetalcontvia2.3 最小寬度2.4 最小間距2.4 最小覆蓋等等ic模擬版圖設計 2. 設計規(guī)則 1) pmos的形成ic模擬版圖設計2. 設計規(guī)則2) 調用pcell2. 設計規(guī)則3) design rule

10、ic模擬版圖設計2. 設計規(guī)則4) 規(guī)則定義ic模擬版圖設計2. 設計規(guī)則4) 規(guī)則定義 4.1 nw（n well）ic模擬版圖設計2. 設計規(guī)則4) 規(guī)則定義 4.2 po(poly)ic模擬版圖設計 2. 設計規(guī)則4) 規(guī)則定義 4.3 m1(metal1)ic模擬版圖設計2. 設計規(guī)則4) 規(guī)則定義 4.4 via3. drc文件3.1 drc:design rule check，設計規(guī)則檢查。 3.2 drc程序了解有關你工藝的所有必需的東西。它將著手仔細檢查你所有布置的一切。5/1000=0.005drc文件3. drc文件3.3 舉例說明 nwell的 drc文件nw drc4.

11、 lvs文件4.1 lvs: layout versus schematic，版圖與電路圖對照。4.2 lvs工具不僅能檢查器件和布線，而且還能確認器件的值和類型是否正確。4. lvs文件 4.3 environment setting：1) 將決定你用幾層的金屬，選擇一些你所需要的驗證檢查。2) 選擇用命令界面運行l(wèi)vs，定義查看lvs報告文件及l(fā)vs報錯個數(shù)。關閉erc檢查定義金屬層數(shù)用命令跑lvs的方式lvs compare case namessource case yeslayout case yes 4. lvs文件 4.4 layer mapping: 1) 右圖描述了文件的層次

12、定義、層次描述及gds代碼； 2) map文件 是工藝轉換之間的一個橋梁。4. lvs文件4.5 logic operation: 定義了文件層次的 邏輯運算。4. lvs文件 4.6 defineddevices: 右圖定義器件端口及器件邏輯運算。4. lvs文件4.7 check tolerance: 右圖定義檢查器件屬性的誤差率，一般調為1%。ic模擬版圖設計4. lvs文件4.8 lvs電路與版圖對比 電路圖版圖ic模擬版圖設計4. lvs文件4.9 lvs網(wǎng)表對比 電路網(wǎng)表版圖網(wǎng)表電路網(wǎng)表與版圖網(wǎng)表完全一致的結果顯示（ calibre工具）版圖網(wǎng)表轉換為版圖backic模擬版圖設計模

13、擬版圖和數(shù)字版圖的首要目標首先考慮的三個問題 匹配3.1 匹配中心思想3.2 匹配問題3.3 如何匹配3.4 mos管3.5 電阻3.6 電容3.7 匹配規(guī)則寄生效應4.1 寄生的產(chǎn)生4.2 寄生電容4.3 寄生電阻4.4 天線效應4.5 閂鎖效應噪聲布局規(guī)劃esd封裝第四部分：版圖的藝術ic模擬版圖設計模擬電路和數(shù)字電路的首要目標 模擬電路關注的是功能1) 電路性能、匹配、速度等2) 沒有eda軟件能全自動實現(xiàn)，所以需要手工處理數(shù)字電路關注的是面積1) 什么都是最小化2) astro、appollo等自動布局布線工具ic模擬版圖設計 2.首先考慮的三個問題ic模擬版圖設計3. 匹配 3.1

14、中心思想： 1）使所有的東西盡量理想，使要匹配的器件被相同的 因 素以相同的方式影響。 2）把器件圍繞一個公共點中心放置為共心布置。甚至把器件在一條直線上對稱放置也可以看作是共心技術。 2.1）共心技術對減少在集成電路中存在的熱或工藝的線性梯 度影響非常有效。ic模擬版圖設計3. 匹配 3.2 匹配問題3.2.1 差分對、電流鏡3.2.2 誤差3.2.3 工藝導致不匹配1）不統(tǒng)一的擴散2）不統(tǒng)一的注入3）cmp后的不完美平面3.2.4 片上變化導致不匹配1）溫度梯度2）電壓變化ic模擬版圖設計3. 匹配 3.3 如何匹配1）需要匹配的器件盡量彼此挨近 芯片不同 的地方工作環(huán)境不同，如溫度 2）

15、需要匹配的器件方向應相同 工藝刻蝕各向異性 如對mos器件的影響3）選擇單位器件做匹配 如電阻電容，選一個中間值作為單位電阻（電容），串并得到其它電阻（電容） 單位電阻電容彼此靠近方向相同放置，相對匹配精度較好4）叉指型結構匹配 5）虛擬器件 使器件的中間部位與邊緣部位所處環(huán)境相同 刻蝕時不會使器件自身不同部位不匹配ic模擬版圖設計6）保證對稱性6.1 軸對稱的布局 6.2 四角交叉布局 6.2.1 緩解熱梯度效應和工藝梯度效應的影響6.2.2 連線時也要注意對稱性 同一層金屬 同樣多的瞳孔 同樣長的金屬線6.3 器件之間、模塊之間，盡量讓所有東西布局對稱7）信號線匹配 7.1 差分信號線，彼

16、此靠近，相同長度7.2 寄生效應相同，延遲時間常數(shù)相同，信號上升下降時間相同8）器件尺寸的選擇8.1 相同的寬度8.2 尺寸大些8.2.1 工藝刻蝕偏差所占的比例小些 ic模擬版圖設計dummy管使邊界條件與內部相同dummy管短路減小寄生貢獻3. 匹配 3.4 mos管ic模擬版圖設計 3. 匹配 3.4 mos管1） 軸對稱匹配ic模擬版圖設計 3. 匹配 3.4 mos管 2）匹配金屬連線ic模擬版圖設計拆為相同數(shù)目的finger排列成：aabbaabb或者abbaabba3. 匹配 3.4 mos管 3）mos管的匹配ic模擬版圖設計3. 匹配 3.4 mos管 4）中心對稱ic模擬版

17、圖設計3. 匹配 3.4 mos管 5）有相同節(jié)點時ic模擬版圖設計3. 匹配 3.4 mos管 6）差分的匹配 6.1）一種需要高度匹配的電路技術就是所謂的差分 邏輯。 6.2）在coms邏輯中，每個信號只有一條導線來傳送低或高電平，由此來決定邏輯狀態(tài)。 6.3）在差分邏輯中每個信號有兩條導線，確定在兩條導線上兩個信號之間的差就告訴了你邏輯狀態(tài)。特別注意匹配問題ic模擬版圖設計兩mos管源端相同時中心對稱實例 7）差分的匹配版圖（一）ic模擬版圖設計 8）差分的匹配版圖（二）ic模擬版圖設計使用單位電阻3. 匹配 3.5 電阻ic模擬版圖設計3. 匹配 3.5 電阻-叉指結構ic模擬版圖設計

18、使用單位電容3. 匹配 3.6 電容 3.6.1電容匹配ic模擬版圖設計3. 匹配 3.6 電容 3.6.2電容匹配 右圖為一個電容中心版圖的布局。一片容性組由比率為1：2：4：8：16的電容組成，右圖的布局方法使全局誤差被均化。1：2：4：8：16的電容匹配版圖ic模擬版圖設計3. 匹配 3.7 匹配規(guī)則1）把匹配器件相互靠近放置；2）使器件保持同一個方向；3）選擇一個中間值作為你的根器件；4）采用指狀交叉方式；5）用虛設器件包圍起來；6）四方交叉你的成對器件；7）匹配你布線上的寄生參數(shù)；8）使每一樣東西都很對稱；9）使差分布線一致；10）使器件寬度一致；11）總是與你的電路設計者交流；12

19、）注意鄰近的器件； ic模擬版圖設計4. 寄生效應 4.1 寄生的產(chǎn)生1）兩種材料之間會有寄生電容2）電流流過之處會有寄生電阻3）高頻電路導線具有寄生電感4）器件自身也有寄生效應5）影響電路的速度，改變頻響特性ic模擬版圖設計4.2 寄生電容1） 金屬與襯底之間的平板電容最重要的寄生問題通過襯底耦合到其它電路上2）金屬線之間的平板電容3）金屬線之間的邊緣電容ic模擬版圖設計4.2 寄生電容 4） 特定的工藝中，隨著金屬層次越高，最小寬度越大。 m1離襯底最近，單位面積電容越大。m4走供電總線，m3用作二級供電，如下圖所示m2的寄生電容最小。根據(jù)設計要求選擇最小寄生電容層次當層次離襯底越來越遠時

20、單位面積的電容越來越小，但最小寬度卻在增大。ic模擬版圖設計4.2 寄生電容4.2.1 減小寄生電容的方法 寄生電容金屬線寬金屬長度單位面積電容1）敏感信號線盡量短2）選擇高層金屬走線最高層金屬，離襯底最遠，單位面積電容最小3）敏感信號彼此遠離4）不宜長距離一起走線5）電路模塊上盡量不要走線6）繞開敏感節(jié)點ic模擬版圖設計4.3 寄生電阻1）每根金屬線都有寄生電阻（對于版圖電流超過0.5ma就應該留意它的線寬、drop的影響）2）如下圖：我們希望這根導線能承載1毫安的電流，金屬最小寬度是2um，當電流流過這一長導線時，它上面的壓降是多少？電路要求10mv的電壓降？如何改進？ 2.1）ir dr

21、op一般不要超過10mv，這意味著導線增加5倍。3）電源布線時尤其要注意金屬層是每方塊50毫歐=0.05歐長/寬=方塊數(shù)ic模擬版圖設計4）可以根據(jù)19毫安的總電流來確定整條導線的尺寸。對 這條導線采用每微米0.5毫安，需要的導線寬度為38微米才可靠。（用總電流安培數(shù)除以每微米安培數(shù)19/0.5）沿整條路徑都布置很粗的供電方案使導線沿路徑逐漸變細可節(jié)省面積ic模擬版圖設計4.3 寄生電阻 4.3.1 減小寄生電阻寄生電阻（金屬長度/金屬寬度）方塊電阻1）加大金屬線寬，減小金屬長度 2）如果金屬線太寬，可以采用幾層金屬并聯(lián)走線m1m2m3三層金屬并聯(lián)布線，總的寄生電阻減小1/3ic模擬版圖設計4

22、.4 減小cmos器件寄生效應將晶體管裂開，用多個手指（finger）并聯(lián)取代ic模擬版圖設計4.5 天線效應 1）天線效應：在工藝干法刻蝕時會在晶片表面淀積電荷，暴露的導體可以收集能夠損壞薄柵介質的電荷，這種失效機制稱為等離子致?lián)p傷/天線效應。 2）解決天線效應的方法：金屬跳層用pn結將其電荷引入襯底ic模擬版圖設計4.6 閂鎖效應 1. latch up 是指cmos晶片中, 在電源power vdd和地線gnd之間由于寄生的pnp和npn雙極性bjt相互影響而產(chǎn)生的一低阻抗通路, 它的存在會使vdd和gnd之間產(chǎn)生大電流。 2. latch up 最易產(chǎn)生在易受外部干擾的i/o電路處,

23、也偶爾發(fā)生在內部電路。 3. 隨著ic制造工藝的發(fā)展, 封裝密度和集成度越來越高,產(chǎn)生latch up的可能性會越來越大。 4. latch up 產(chǎn)生的過度電流量可能會使芯片產(chǎn)生永久性的破壞, latch up 的防范是ic layout 的最重要措施之一。ic模擬版圖設計5. latch up 的原理分析(一)cmos inv與其寄生的bjt截面圖寄生bjt形成scr的電路模型b到c的增益可達數(shù)百倍ic模擬版圖設計6. latch up 的原理分析(二)q1為一垂直式pnp bjt, 基極(base)是nwell, 基極到集電極(collector)的增益可達數(shù)百倍；q2是一側面式的npn

24、 bjt，基極為p substrate，到集電極的增益可達數(shù)十倍；rwell是nwell的寄生電阻；rsub是substrate電阻。 以上四元件構成可控硅（scr）電路，當無外界干擾未引起觸發(fā)時，兩個bjt處于截止狀態(tài)，集電極電流是c-b的反向漏電流構成，電流增益非常小，此時latch up不會產(chǎn)生。當其中一個bjt的集電極電流受外部干擾突然增加到一定值時，會反饋至另一個bjt，從而使兩個bjt因觸發(fā)而導通，vdd至gnd間形成低抗通路，latch up由此而產(chǎn)生。ic模擬版圖設計7. 版圖中產(chǎn)生的latch up？輸出電流很大的情況下；（p和n之間至少間距30-40u）直接接到pad的mo

25、s管的d端； （將mos管的d端加大，孔到aa的間距至少2u）產(chǎn)生clk，開關頻率快的地方如pll；（頻率越快，噪音越大，頻率快對襯底不停放電，吃電流）esd與core cell 的距離會產(chǎn)生latch up； （最好間距為40-50u）ic模擬版圖設計5. 噪聲1）噪聲在集成電路中可以成為一個很大的問題，特別是當你的電路是一個要接收某一很微弱信號的非常敏感的電路，而它又位于一個進行著各種計算、控制邏輯和頻繁切換的電路旁的時候，就特別注意我們的版圖和平面布局。2）混合信號芯片上噪聲問題，由于模擬電路和數(shù)字電路是在非常不同的噪聲電平上工作，所以混合信號電路的噪聲問題最多。ic模擬版圖設計5.1

26、減小噪聲的方法1）減小數(shù)字電路的電壓幅度 電壓幅度越小，開關狀態(tài)轉變時需要的能量越小2）把數(shù)字部分與模擬部分盡量遠隔 3）保護環(huán)，把噪聲鎖在環(huán)內 電壓噪聲電流噪聲在襯底中傳播時被接地通孔吸收 通孔數(shù)量應比較多 地線應足夠粗，減小連線寄生電阻4）屏蔽層、屏蔽線 對關鍵信號和噪聲嚴重的信號線屏蔽 接地的屏蔽線把噪聲吸收到地上 m2走信號，下方m1接地，屏蔽下方噪聲 m2走線，上方m3接地，屏蔽上方噪聲 m2走線，兩旁兩條m2接地，屏蔽兩旁噪聲5）電源線退耦 電源線和地之間加大的退耦電容 高頻噪聲容易通過退耦電容被地吸收ic模擬版圖設計5.2 差分信號與噪聲1）差分電路是一種用來檢測兩個同一來源的特殊走線的信號之差的設 計技術。兩條導線自始自終并排排列。每條線傳遞同樣的信息，但信息的狀態(tài)相反。2）由于兩條導線靠得很近，所以很有可能噪音尖峰會以同樣的幅度同時發(fā)生在兩條導線上，由于信號的相反，相減產(chǎn)生了非常清晰的結果。3）差分設計方法是有很強的抗噪音能力。當電路中的噪音問題十分嚴重時，很多人都會依賴差分系統(tǒng)來解決問題。ic模擬版圖設計4）噪聲隔離圖（一）ic模擬版圖設計5）噪聲隔離圖（二）ic模擬版圖設計在信號線兩邊加地線使大部分電場線終止到地線上6）信號線的噪聲隔離圖ic模擬版圖設計7. 布局規(guī)劃1）考慮pad的