14111平時作業(yè)參考答案

1、14091平時作業(yè)參考答案第一次作業(yè)1、什么是摩爾定律？摩爾定律對集成電路的發(fā)展有和意義？2、為什么絕大多數的集成電路都采用了Si半導體？答：目前，95%以上的集成電路都采用了Si半導體，其原因是：Si元素占地殼重量的20%-25%，制備Si單晶的石英巖（主要成分是SiO）分布廣,開采成本低；Si單晶的直徑在所有半導體晶體最大，目前已達16英吋（400mm）,且按照摩爾定律每3年增加1英吋，這大大降低了芯片的成本；Si的氧化物SiO2性能穩(wěn)定，在集成電路制造工藝中有各種用途，例如，掩蔽膜、鈍化膜、介質隔離、絕緣介質（多層布線）、絕緣柵、MOS電容的介質材料等；Si半導體材料的另一形態(tài)多晶硅（

2、Poly-Si）在集成電路工藝中也有許多用途，例如，柵極（可實現源漏自對準工藝）、雜質擴散源、局部互連線（比鋁布線靈活）等；3、寫出2012年全球10大著名的Foundry（代工）企業(yè)的排名、相關業(yè)務及營業(yè)額等。答：IC Inghts 2010年全球前十大晶圓代工排名出爐，臺積電繼續(xù)穩(wěn)居第一，聯電依然排行第二，合并特許半導體后的全球晶圓（Globalfoundries）擠入第三，但營收與聯電才差4億多美元，三星屈居第十。IC Insights指出，三星多年以來一直希望成為晶圓代工領域的重要企業(yè)，雖然去年獲得了蘋果、高通和賽靈思等重要客戶，仍僅位居全球第十大晶圓代工廠。但三星今年有新的晶圓廠計劃

3、，近期還傳出三星將跨入模擬晶圓代工，未來三星排名仍有機會攀升。Top1 臺積電，收入133.07億美元，同比增長48%臺灣集成電路制造股份XXX (LSE：TMSD)，簡稱臺積電或臺積，英文簡寫“TSMC”，為世界上最大的獨立半導體晶圓代工企業(yè)，與聯華電子并稱“晶圓雙雄”。本部以及主要營業(yè)皆設于臺灣新竹市新竹科學工業(yè)園區(qū)。臺積公司目前總產能已達全年430萬片晶圓，其營收約占全球晶圓代工市場的百分之六十。Top2 臺聯電，收入 39.65億美元，同比增長41%UMC-聯華電子公司，簡稱臺聯電。是世界著名的半導體承包制造商。該公司利用先進的工藝技術專為主要的半導體應用方案生產各種集成電路（IC）。

4、聯華電子擁有先進的承包生產技術，可以支持先進的片上系統（SOC）設計，其中包括 0.13 微米 (micron)銅互連、嵌入式 DRAM、以及混合信號/RFCMOS。Top3 Globalfoundries，收入35.1億美元，同比增長219%GlobalFoundries是從美國AMD公司分拆出的半導體晶圓代工公司，成立于2009年3月2日，母公司分別為AMD及阿布達比的Advanced Technology Investment Company（ATIC），其中ATIC占公司股權65.8%，兩公司均享有均等投票權。2010年1月13日，GlobalFoundries收購了新加坡特許半導體。

5、公司除會生產AMD產品外，也會為其它公司（如ARM、Broadcom、NVIDIA、高通公司、意法半導體、德州儀器等）擔當晶圓代工?，F時投產中的晶圓廠為德國德累斯頓的一廠（Fab 1，即原AMD的Fab 36和Fab 38），而位于美國紐約州的二廠于2009年7月24日動工，預計于2012年投產。Top4 中芯國際，收入15.55億美元，同比增長45%成立于2000年，總部位于中國上海，是世界領先的集成電路芯片代工企業(yè)之一，也是中國內地規(guī)模最大、技術最先進的集成電路芯片制造企業(yè)。主要業(yè)務是根據客戶本身或第三者的集成電路設計為客戶制造集成電路芯片。公司的創(chuàng)立者為曾在臺灣積體電路制造公司工作過的張

6、汝京 。 目前公司的絕大多數高管為臺灣籍。Top5 TowerJazz，收入5.10億美元，同比增長70%Tower公司是獨立代工服務商，為其他半導體公司提供IC設計、生產及其他服務。公司1993年從NS收購了以色列MigdalHaemek附近的工廠，開始從事代工服務。為了擴充在專業(yè)晶圓代工領域的能力，以色列Tower Semiconductor宣布收購美國同業(yè)Jazz Technologies。根據雙方協議，Tower將收購全數Jazz的已發(fā)行股票，總價約4,000萬美元。此次交易的總金額(包括債務)，約為1.69億美元。Tower和Jazz宣稱雙方可在技術上實現互補；兩家公司將把Tower

7、的CMOS影像傳感器、非揮發(fā)性內存、射頻CMOS等技術，與Jazz的混合訊號電路、電源管理和射頻等技術相結合。Tower亦將因此擴充其晶圓廠產能規(guī)模，該公司的廠房位于以色列，Jazz則在美國加州Newport Beach擁有一座晶圓廠，并與多家中國晶圓代工業(yè)者擁有產能合作協議。兩家公司結合之后，將擁有每年生產75萬片8吋晶圓的總產能。Top6 Vanguard，收入5.08億美元，同比增長33%世界先進集成電路股份XXX（簡稱世界先進）Vanguard在新竹科學園區(qū)成立于1994年，是亞微米計劃臺灣地區(qū)工業(yè)研究院贊助的一項芯片項目的副產品。最初Vanguard的投資人包括TSMC和其他13家公

8、司。 Vanguard成立之初的主要重心在DRAM的生產和研發(fā)。在2000年，公司宣布其從DRAM制造商向代工服務提供商轉移的計劃。他提供8英寸工廠中的專業(yè)工藝，包括：0.18um邏輯、混合信號、模擬、高電壓、嵌入式存儲器和其他工藝。世界先進目前擁有兩座八吋晶圓廠，平均每月約產出110,000片晶圓。Top7 Dongbu，收入4.95億美元，同比增長25%韓國最大的純晶圓代工廠Dongbu Electronics。Top8 IBM，收入4.30億美元，同比增長28%Top9 MagnaChip，收入4.20億美元，同比增長 60%總部位于韓國的MagnaChip半導體(MagnaC

9、hip Semiconductor)公司，它作為設計并制造模擬及混合信號半導體產品的領先企業(yè)，基于累積30年的技術和約7,000個IP投資組合，以及工程和制造的專業(yè)技術， 已擁有各種模擬及混合信號半導體技術。 MagnaChip生產平板電視、電腦及手機所使用的半導體。該公司此前曾于2007年申請公開上市，并希望籌資至多5.75億美元。但由于經濟危機的爆發(fā)，該公司被迫于2009年1月取消了這一計劃，并于同年6月申請破產保護。2009年11月，該公司走出了破產保護。隨著消費電子產品需求的恢復，MagnaChip正重新試圖公開上市。該公司計劃在中國等“高增長”的市場進行拓展。2004年10

10、月，MagnaChip被私人股權公司Citigroup Venture Capital、Francisco Partners與CVC Asia Pacific從海力士半導體公司(Hynix Semiconductor)手中收購，自那以后，該公司一直未能實現年度盈利。在破產重組期間，MagnaChip的所有權發(fā)生變化，Avenue Capital目前擁有其大約70%的股份。2010財年第一季，MagnaChip凈盈利3110萬美元，營收1.80億美元。Top10 三星，收入4億美元，同比增長38%。在此之后則是SSMC（新加坡，Systems on Silicon Manufacturing C

11、ompany）, X-Fab（歐洲德國，X-FAB Semiconductor Foundries AG）,華虹NEC(中國上海，收入2.95 億美元，同比增長23%)，TI（美國德州儀器），和Grace (宏力，中國上海，收入2.60億美元，同比增長44%)。第二次作業(yè)4. 證明硅熱氧化時，生成厚度為zox的二氧化硅膜，約需消耗0.45zox厚的硅層（二氧化硅的密度為2.24g/cm3；硅的密度為2.33g/cm3）。5. 某npn硅晶體管在1200下進行基區(qū)氧化，氧化過程為：15min干氧加45min濕氧（TH2O=95 ）再加15min干氧，試求所生成的氧化層厚度。 解：1）第一次是干氧

12、氧化，T=1200,查表得，。根據氧化公式，則第一次干氧氧化層厚度為，；2）第二次是濕氧氧化，T=1200，查表得，。根據氧化公式，第一次干氧氧化所對應的時間常數為故，第二次濕氧氧化后氧化層的厚度為，；3）第三次又是干氧氧化，T=1200，。同理，第二次氧化后的氧化層厚度所對應的時間常數為，故，根據氧化公式，第三次干氧氧化后氧化層的厚度為，。答：最終的氧化層厚度為726.87nm（0.727m）。第三次作業(yè)6.現有若干硅片，分別用干氧、濕氧（TH2O=95）和水汽進行氧化，氧化溫度為1200 。如果它們所要求的氧化層厚度是50nm，試求它們各自需要的氧化時間（精確到分）。答：根據，可得t+t*

13、=( Zox2+ A ·Zox)/ B，或。干氧，T=1200，A=0.04(m)，B=7.5×10-4(m2·min-1)，t*=1.62根據上述公式，可得t1+t*=6min，故，干氧氧化時間t1=6-1.62=4.38min。濕氧，T=1200，TH2O=95，A=0.05(m)，B=1.2×10-2(m2·min-1)，t*=0根據上述公式，可得t2+t*=0.42min，故濕氧氧化時間t2=0.42-0=0.42min。水汽，T=1200，A=0.017(m)，B=1.457×10-2(m2·min-1)，t*=0

14、 根據上述公式，可得t3+t*=0.23min，故、水汽氧化時間t3=0.23-0=0.23min。7.某一硅片上面已覆蓋有0.2m厚的二氧化硅，現需要在1200 下用干氧再生長0.1m厚的氧化層，問干氧氧化的時間需要多少？解：查表，可得A=0.04m，B=7.5×10-4。 根據公式，可得初始氧化層xi=0.2m所對應的時間常數為=（0.22+0.04x0.2）/7.5×10-4=64min(分鐘) 氧化層的總厚度為x0=0.2+0.1=0.3m，故根據氧化公式，可得干氧氧化時間t為=136-64=72min（分鐘） 答：干氧氧化的時間需要72分鐘。第四次作業(yè)8、在實際工

15、藝中，擴散為什么要采取兩步工藝法？兩步擴散工藝的最終濃度是哪知分布？ 答：根據擴散雜質的濃度分布，若采用一步擴散，其表面濃度NS始終是其在Si中的固溶度，不能改變。若采用兩步擴散工藝，則其表面濃度可在第二步的再分布擴散中進行調整，從而達到設計的要求。 兩步擴散工藝的最終濃度分布要根據兩步擴散工藝的具體情況而定，若第二步再分布工藝的擴散時間遠大于第一步預淀積擴散，即D1t1 << D2t2，則最終濃度由再分布起決定作用，是高斯分布，；若第二步再分布工藝的擴散時間遠小于第一步預淀積擴散，即D2t2 << D1t1，則最終濃度由預淀積起決定作用，是余誤差分布。9、什么是氧化增

16、強擴散？為什么As的氧化增強擴散比B、P??？為什么Sb的氧化擴散不是增強，反而減弱了？答：在進行氧化氣氛下的擴散工藝時， P、B摻雜劑的擴散速率比沒有氧化氣氛時明顯增大，這就是氧化增強擴散效應。P和B的氧化增強機理是替位-間隙交替的雙擴散機理，即Si-SiO2界面產生的大量間隙Si與替位B、P相互作用，使原來替位機理的B、P變?yōu)殚g隙B、P，B、P的間隙擴散作用更強；B、P在近鄰晶格有空位時以替位方式擴散，無空位時以間隙方式擴散；因此，其擴散速度比單純替位方式快。As的氧化擴散增強效應低于B、P，這是因為As的替位擴散與間隙擴散的作用相當，故無論是否有氧化氣氛，其擴散速率不受影響。Sb的氧化擴散

17、是減弱的，這是因為Sb的擴散無論有無氧化氣氛，其擴散機理都是替位擴散為主，而氧化氣氛下生成的間隙Si與空位復合，減小了空位濃度，從而降低了以替位擴散為主的Sb的擴散速率，出現了氧化減弱的效應。 第五次作業(yè)10、簡述離子注入的LSS模型。答：LSS模型認為，離子注入的機理是注入離子與晶格原子的原子核及核外電子發(fā)生碰撞，從而引起注入離子的能量損失及散射，直至能量為零，注入離子停下。1）注入離子的核阻擋：注入離子與晶格原子的原子核發(fā)生彈性碰撞，由于核的質量較大（離子與靶原子質量同數量級），因而造成了注入離子的大角度散射，并將其能量傳遞給晶格原子，使晶格原子脫離其晶格點陣的位置，形成空位，自身成為間隙

18、原子，并進一步與下一層的晶格原子發(fā)生級聯碰撞，形成更多的間隙原子和空位，從而引起更多、更深的晶格損傷。2）注入離子的電子阻擋：注入離子與晶格原子的自由電子及核外電子（束縛電子）發(fā)生碰撞，由于電子的質量太輕，注入離子的能量損失很少，晶格損傷可以忽略，且散射角度也很小，注入離子路徑基本不變。11、離子注入與再分布擴散的濃度分布有什么相同之處及不同之處？答：相同之處：1）都是高斯分布（高斯函數）；2）都存在橫向分布效應；3）都可控制表面濃度和結深。 不同之處：1）峰值濃度位置不同，再分布在Si表面處，而離子注入在Si體內；2)橫向效應大小不同：再分布大，離子注入小；3）再分布的峰值濃度（表面濃度）受

19、其在Si中的固溶度限制，而離子注入不受固溶度限制；4）再分布的表面濃度與結深不能獨立控制，而離子注入對峰值濃度和結深（或平均投影射程RP）可獨立控制。12、什么是溝道效應？消除溝道效應的主要方法有哪些？答：對Si單晶而言，由于其各向異性的特性，當注入離子對準一個主要的晶向并被導向在各排晶體原子之間形成的“溝道”時，注入離子僅發(fā)生電子碰撞，不會發(fā)生核碰撞。發(fā)生溝道效應時，其注入損傷很小，注入的射程很遠，但注入射程不可控，難于獲得可重復的濃度分布，使用價值小，因而實際工藝時應避免溝道效應。消除溝道效應的途徑有：1）注入方向偏離晶體的主軸方向，典型值為70；淀積非晶表面層（SiO2)；在表面制造損傷

20、層。 第六次作業(yè)13、為什么濺射法淀積薄膜的臺階覆蓋性比真空蒸發(fā)要好？答：濺射淀積的原理是氣體輝光放電產生等離子體，具有能量的等離子轟擊靶材，使靶材原子獲得能量和動量從靶表面逸出被濺射出，濺射射出的靶材原子淀積在Si表面，從而實現淀積。濺射的特點是濺射過程既有能量交換，又有動量交換，即被濺射出的原子具有很大的動能，大約為10-50eV。而具有較大動能的原子（或分子）在淀積表面自然有很強的遷移能力，因而其臺階覆蓋性很好。而熱蒸發(fā)的淀積過程僅有能量交換，其蒸發(fā)原子的動能很小，僅僅為0.1-0.2eV，其在淀積表面的遷移能力遠小于濺射淀積，因此其臺階覆蓋性很差。14、試分析主氣體流速和溫度對CVD淀

21、積速率的影響。答：主氣體流速Um對CVD淀積速率G的影響 根據CVD的Grove模型，假設反應劑氣體在邊界層中的濃度梯度為線性變化，則邊界層中的氣體擴散流密度F1為F1=hg(Cg-Cs)= Dg(Cg-Cs)/s （1）式中，Cg是主氣流中的氣體濃度，Cs是淀積表面的氣體濃度，氣相質量傳輸系數hg=Dg/s，邊界層平均厚度s=2L/3，而雷諾系數Re為 Re=UL/ （2）式中，邊界層中的氣體流速U0.99Um，Um是主氣流的流速，L是反應室基座的尺寸，是氣體密度，是氣體黏滯系數。在高溫下，由于 hg<< ks，則淀積受擴散機制控制，淀積速率為G=（CThgY)/N1， (3)由

22、式（1）、（2）、（3）可知，G與Um1/2與成正比，但當Um增大到一定值后，由于hg >> ks，淀積機制有擴散控制轉為反應控制， G達到飽和。提高G還可通過減小基座的長度L，從而降低s達到。 溫度對淀積速率的影響根據CVD的Grove理論，在低溫下hg>> ks，淀積過程由表面的反應控制，而表面化學反應的速率常數與溫度遵循阿里尼烏斯關系，即 （4）因而，淀積速率G與T呈也指數關系。而當溫度變化到高溫下，hg<< ks，此時淀積速率由表面反應轉為輸運控制，而hg對T不敏感，故G趨于平穩(wěn)。15、簡述三種CVD方法的淀積原理與淀積機理。答：三種CVD的技術方法

23、是APCVD（常壓化學氣相淀積）、LPCVD（低壓化學氣相淀積）和PECVD（等離子體增強化學氣相淀積），其淀積原理或機理分別如下所述。1）APCVD：化學氣相淀積在1個大氣壓下進行，由于是高壓，其淀積溫度也是高溫。根據CVD的Grove理論，其淀積機理應由氣相傳輸過程控制。因此，APCVD對反應室形狀尺寸及氣體流速很敏感，但對溫度不敏感，對其精度控制要求不高。2）LPCVD：化學氣相淀積在27270Pa壓力下進行，由于是低壓，其淀積溫度也是低溫。根據CVD的Grove理論，其淀積機理應由表面反應過程控制。因此，LPCVD對溫度很敏感，對溫度的精度要求很高。但對反應室尺寸及氣體流速不敏感，對其

24、要求不高。3）PECVD：通過RF手段來激活氣體分子，使其首先成為具有很強化學活性的等離子體，從而使其在低溫 （室溫）下能夠發(fā)生化學反應，淀積成膜。由于是低溫淀積機理，因此其淀積機理是表面反應控制過程。因次，PECVD對溫度的變化很敏感，因而對溫度精度要求較高。第七次作業(yè)16.光刻工藝為什么是IC制造中最重要的工藝? 答：1）決定著芯片的最小特征尺寸：目前已到22nm工藝節(jié)點；2）成本最高：占制造成本的30%；3）時間最長：占芯片制造時間的40-50%。17.簡述光刻工藝的基本步驟和主要步驟，并分析光刻工藝中4個熱處理工藝的目的或作用。答：光刻工藝的基本步驟：涂膠、曝光、顯影； 光刻工藝的主要

25、步驟：涂膠、前烘、曝光、后烘、顯影、堅膜；光刻工藝4個熱處理工藝的目的與作用：1）預烘：烘干Si片表面的水分，并采用打底膜（如HMDS）使Si片表面的親水性改善為疏水性，其目的都是增強光刻膠與Si片表面的粘附性。2）前烘：Soft Bake，目的是使膠膜干燥，增加膠膜與SiO2 （Al膜等）的粘附性及耐磨性；3）后烘：Post Exposure Bake(PEB),目的是平衡駐波效應，平滑光刻膠側墻，最終提高分辨率； 4）堅膜：Hard Bake, 目的是提高刻蝕和注入的抵抗力,光刻膠和表面的黏附性。18.提高光刻分辨率R有哪些主要途徑？答：分辨率與數值孔徑和波長的關系為，R=K1/NA。根據

26、這個關系，提高光刻分辨率的途徑有三個，分別是降低K1、減小波長和增大NA。減小分辨率增強因子K1，可通過移相掩模（PSM）、光學臨近修正（OPC）等方法和手段來實現。減小波長，可由紫外光到深紫外光，再到下一代光源，如極紫外、X射線、電子束等更短的光源，如從I線（365nm）、248nm到193nm等不斷降低；提高數值孔徑NA，采用更大半徑的凸鏡（增大透鏡直徑）、更小的DOF（焦深）以及浸沒式曝光等方法與手段來實現。第八次作業(yè)19.為什么現代集成電路制造技術的曝光工藝采用Stepper方式? 20.簡述移相掩模的原理、作用、及材料。答：移相掩膜（PSM：Phase-Shift Mask）的原理是

27、在Mask（掩模板）的透明圖形上增加一個透明的介質層-移相器，由于移項器材料的折射率與掩模板透明基材不同，從而使光通過移相器后相位與相鄰的透明掩模板基材相位差為1800。根據光的干涉原理，兩束相位差為1800的衍射光發(fā)生相消干涉，從而可消除衍射效應。所以，PSM的作用是消除圖形邊緣的光衍射，達到提高圖形的分辨率的密度。根據光學原理，相位差Q與PSM的折射率、厚度及光波長的關系如下。 Q=2d/(n-1 ) (5)式中，d是PSM的厚度，是光波長，n是PSM的折射率。PSM材料有有兩類：1）有機材料：以光刻膠為主，例如聚甲基丙烯酸甲酯（PMMA膠）；2）無機材料：例如SiO2薄膜。21.對比分析

28、濕法刻蝕與干法刻蝕在腐蝕的選擇性、各向異性、特征尺寸、工藝成本、產量等方面的優(yōu)缺點。答：1）選擇性：濕法高，干法適度且可控；2）各向異性：干法高，濕法低；3）特征尺寸：干法非常小，濕法大于3微米；4）工藝成本：干法高，濕法低； 5）產量：濕法高干，法適度且可控。5）速率：濕法高，干法適度且可控；第九次作業(yè)22.多晶硅、氧化硅、氮化硅干法刻蝕中采用哪些刻蝕氣體，其主要有很強的化學活性的腐蝕基是哪一種？其刻蝕過程的主要反應原理？答：多晶硅、氧化硅和氮化硅干法刻蝕的刻蝕氣體都是含F的刻蝕劑，例如，CF4、CHF3、C2F6、SF6、C3F8等。無論是哪種刻蝕劑，其主要的腐蝕成分是F*基，它具有很強的

29、化學活性。其刻蝕過程的主要化學反應如下。1） 多晶硅：F*+SiSiF42） 氧化硅：F*+SiO2 SiF4+O2 CF3*+SiO2 SiF4+CO+CO2 3） 氮化硅： Si3N4F* SiF4+N223. 在VLSI中，為什么要采用Cu互連及多層金屬化技術？答：按照摩爾定律，隨著器件的特征尺寸不斷減小，VLSI的規(guī)模（集成度）也不斷增加。相應地，VLSI的互連線也不斷增加。因而其延遲也將隨器件尺寸的縮小而增加。到了亞微米尺寸，其VLSI的互連延遲將遠遠大于器件的柵（門）延遲，如圖9.18所示?；ミB延遲用RC常數來表征，即 RC=(l)/(tmtOX) (6)式中，-互連線電阻率，l-互連線長度，-介質層介電常數，tm-是柵材料的厚度，tOX是柵介質（SiO2）的厚度。由式（4）可知，若要降低RC，其中之一就要選取電阻率低的互聯線材料，而Cu的=1.72cm，比傳統Al互連低得多（Al，=2.82cm）。 由于VLSI的互連線面積占主要，其時延常數RC占主要。采用多層互連結構，可減小每層互連線的長度，也降低了每層互連線的面積，從而達到了降低互連延遲的目的。如圖9.13所示，在相同集成度（門數）下，隨著互連線層數的增加，互連面積所占百分比有較大幅度的降低。24.簡述電遷移的現象、機理