最新FPGA基礎(chǔ)知識(shí)

1、最新fpga基礎(chǔ)知識(shí)fpga基礎(chǔ)知識(shí)基礎(chǔ)知識(shí) 最新fpga基礎(chǔ)知識(shí)主要內(nèi)容主要內(nèi)容n器件結(jié)構(gòu)nfpga/cpldnasic/fpgan軟核硬核n設(shè)計(jì)流程最新fpga基礎(chǔ)知識(shí)器件結(jié)構(gòu)器件結(jié)構(gòu)nfpga演變過程e2promgalfpgasopcpromeprome2prompldgalcpldfpgasopc最新fpga基礎(chǔ)知識(shí)promnprom/eprom/e2promprom:可編程只讀存儲(chǔ)器,通過專用的燒錄器編程;編程后不可擦除信息; eprom:紫外線可擦除只讀存儲(chǔ)器,可通過光擦除編程信息;e2prom:電可擦除存儲(chǔ)器.npld/galpld:可編程邏輯陣列; gal:通用邏輯陣列; pl

2、d/gal基于與或結(jié)構(gòu)，采用e2prom工藝，主要用于替代早期的74系列門電路芯片，靈活度相對(duì)要大最新fpga基礎(chǔ)知識(shí)cpldncpld/epldcpld:復(fù)雜可編程邏輯器件；epld:增加型可編程邏輯器件； cpld基于乘積項(xiàng)結(jié)構(gòu)，采用e2prom或flash工藝，掉電配置信息可保留，主要應(yīng)用于接口轉(zhuǎn)換，io擴(kuò)展，總線控制等；cpld結(jié)構(gòu)主要由可編程io單元、基本邏輯單元、布線池矩陣組成；可編程io單元：可設(shè)置集電極開路輸出、擺率控制、三態(tài)輸出等； 基本邏輯單元：主要指乘積項(xiàng)陣列，實(shí)際就是一個(gè)與或陣列，每一個(gè)交叉點(diǎn)都是一個(gè)可編程熔絲，如果導(dǎo)通就是實(shí)現(xiàn)“與”邏輯。后面的乘積項(xiàng)選擇矩陣是一個(gè)“或

3、”陣列。兩者一起完成組合邏輯。布線矩陣：用于輸入與輸出的互聯(lián)，因布線長度固定，pin to pin的延時(shí)也是固定的； 最新fpga基礎(chǔ)知識(shí)cpld器件結(jié)構(gòu)器件結(jié)構(gòu)nmax7000 cpld內(nèi)部結(jié)構(gòu)宏單元最新fpga基礎(chǔ)知識(shí)n宏單元(乘積項(xiàng))與陣列最新fpga基礎(chǔ)知識(shí)n乘積項(xiàng)結(jié)構(gòu)或陣列最新fpga基礎(chǔ)知識(shí)cpld邏輯實(shí)現(xiàn)邏輯實(shí)現(xiàn)n實(shí)現(xiàn)原理組合邏輯的輸出(and3的輸出)為f，則f=(a+b)*c*(!d)=a*c*!d + b*c*!d ；pld實(shí)現(xiàn)最新fpga基礎(chǔ)知識(shí)fpganfpga（filed programmable gate device）：現(xiàn)場可編程邏輯器件 fpga基于查找表加觸發(fā)

4、器的結(jié)構(gòu)，采用sram工藝，也有采用flash或者反熔絲工藝；主要應(yīng)用高速、高密度大的數(shù)字電路設(shè)計(jì)；fpga由可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊ram、豐富的布線資源（時(shí)鐘/長線/短線）、底層嵌入功能單元、內(nèi)嵌專用的硬核等組成；目前市場上應(yīng)用比較廣泛的fpga芯片主要來自altera與xilinx。另外還有其它廠家的一些低端芯片(actel、lattice)；最新fpga基礎(chǔ)知識(shí)nfpga器件結(jié)構(gòu)n可編程輸入/輸出單元n可編程邏輯單元n嵌入式塊ramn布線資源n底層嵌入功能單元最新fpga基礎(chǔ)知識(shí)fpga器件結(jié)構(gòu)器件結(jié)構(gòu)nxilinxspatan-3器件結(jié)構(gòu)最新fpga基礎(chǔ)知識(shí)

5、naltera cyclone ii器件結(jié)構(gòu)lab最新fpga基礎(chǔ)知識(shí)nfpga器件結(jié)構(gòu)n可編程輸入/輸出單元n可編程邏輯單元n嵌入式塊ramn布線資源n底層嵌入功能單元最新fpga基礎(chǔ)知識(shí)n可編程輸入/輸出單元 可編程i/o，可配置成oc門、三態(tài)門、雙向io、單端差分等；支持各種不同的i/o標(biāo)準(zhǔn)：lvttl、lvcoms、sstl、lvds、hstl、pci等；最新fpga基礎(chǔ)知識(shí)altera 器件器件ioe結(jié)構(gòu)結(jié)構(gòu)一般io結(jié)構(gòu)最新fpga基礎(chǔ)知識(shí)xilinx器件器件iob結(jié)構(gòu)結(jié)構(gòu)ddrio結(jié)構(gòu)最新fpga基礎(chǔ)知識(shí)nfpga器件結(jié)構(gòu)n可編程輸入/輸出單元n可編程邏輯單元n嵌入式塊ramn布線

6、資源n底層嵌入功能單元最新fpga基礎(chǔ)知識(shí)n基本可編程邏輯單元由查找表(look up table)觸發(fā)器(ff)組成；lut一般是4輸入查找表，高端器件（xilinx v5）采用lut-6結(jié)構(gòu)；lut可看成4位地址線的16x1的ram 結(jié)構(gòu)ff是可編程的觸發(fā)器，可配置成同步/異步復(fù)位、同步/異步置位、使能、裝載等功能觸發(fā)器； a,b,c,d out0,0,0,0 00,0,0,1 0 .1,1,1,1 1address data 0000 0 0001 0 . 1111 1最新fpga基礎(chǔ)知識(shí)le/slicen基本邏輯單元le/slicealtera:lexilinx:slice最新fpga

7、基礎(chǔ)知識(shí)lab/clbn可編程邏輯塊altera:labxilinx:clble最新fpga基礎(chǔ)知識(shí)nfpga器件結(jié)構(gòu)n可編程輸入/輸出單元n可編程邏輯單元n嵌入式塊ramn布線資源n底層嵌入功能單元最新fpga基礎(chǔ)知識(shí)bramn嵌入式塊ram 嵌入式塊ram可配置單/雙端口ram、偽雙端口ram、rom、fifo、shift、cam等；不同廠家的塊ram大小不一樣：altera：m512、m4k、m-ram(512k)xilinx：18kbitlattic：9kbit完全分開的讀寫口最新fpga基礎(chǔ)知識(shí)nfpga器件結(jié)構(gòu)n可編程輸入/輸出單元n可編程邏輯單元n嵌入式塊ramn布線資源n底層嵌

8、入功能單元最新fpga基礎(chǔ)知識(shí)布線資源布線資源n布線資源 全局布線資源：用于全局時(shí)鐘/全局復(fù)位/全局置位布線；長線資源：用于bank或者嵌入式功能單元的高速信號(hào)或者第二全局時(shí)鐘的布線；短線資源：用于其中邏輯單元間的邏輯互聯(lián)與布線；最新fpga基礎(chǔ)知識(shí)nfpga器件結(jié)構(gòu)n可編程輸入/輸出單元n可編程邏輯單元n嵌入式塊ramn布線資源n底層嵌入功能單元最新fpga基礎(chǔ)知識(shí)n底層嵌入式功能塊 主要是指pll/dpll、dcm、dsp48、乘法器、嵌入式硬核/軟核；xilinx：dcm、dsp48/48e、dpll、multiplier等altera：pll/epll/fpll、dspcore等；mu

9、ltiplier結(jié)構(gòu)最新fpga基礎(chǔ)知識(shí)pll/dcmnpll/dcmaltera:pllxilinx:dcm最新fpga基礎(chǔ)知識(shí)n內(nèi)嵌專用硬核 指高速串行收發(fā)器；gmac、serdes、pcie等；xilinx：gmac、serdes、pci、gtx、grxatera：gmac、serdes、pcie、spi.4/sfi.5最新fpga基礎(chǔ)知識(shí)nsopc(system on programmable chip):片上可編程系統(tǒng)fpga內(nèi)嵌入了cpu/dsp，具備實(shí)現(xiàn)軟硬件協(xié)同設(shè)計(jì)的能力； xilinx：edk/system generator/matlab/accel dsp/modelsi

10、maltera： sopc builder/dspbuilder/matlab/modelsim最新fpga基礎(chǔ)知識(shí)基于基于fpga的的dsp設(shè)計(jì)設(shè)計(jì)n基于fpga的dsp設(shè)計(jì)matlab*.msystem generatoraccel dsp*.vsimulinkmodelsim最新fpga基礎(chǔ)知識(shí)fpga與與cpld區(qū)別區(qū)別n區(qū)別工藝/結(jié)構(gòu)/延時(shí)/配置ufpga基于sram工藝，集成度高，以le（包括lut、ff及其他）為基本單元，有內(nèi)嵌bram、dsp、multipler等，支持io標(biāo)準(zhǔn)豐富(lvcoms33/sstl25/lvds等)。具有易揮發(fā)性，需要有上電加載過程。在實(shí)現(xiàn)復(fù)雜算法、

11、隊(duì)列調(diào)度、數(shù)據(jù)處理、高性能設(shè)計(jì)、大容量緩存設(shè)計(jì)等領(lǐng)域中有廣泛應(yīng)用 ；ucpld基于e2prom工藝，集成度低，以microcell（包括組合部分與寄存器）為基本單元。具有非揮發(fā)特性，可以重復(fù)寫入。在粘合邏輯、地址譯碼、簡單控制、fpga加載等設(shè)計(jì)中有廣泛應(yīng)用 ufpga基于豐富的觸發(fā)器結(jié)構(gòu)，適合于時(shí)序邏輯設(shè)計(jì)；ucpld基于乘積項(xiàng)結(jié)構(gòu)，適合于算法與組合邏輯設(shè)計(jì)；ucpld的布線結(jié)構(gòu)使得時(shí)序延遲是均勻的和可預(yù)測的；ufpga可以編程任意次,可在工作中快速編程,從而實(shí)現(xiàn)板級(jí)和系統(tǒng)級(jí)的動(dòng)態(tài)配置。最新fpga基礎(chǔ)知識(shí)fpga/asicn開發(fā)周期/風(fēng)險(xiǎn)/人力asic開發(fā)周期長，開發(fā)難度大，開發(fā)風(fēng)險(xiǎn)強(qiáng)，靈

12、活性小，不具備可編程性；fpga開發(fā)周期短，難度相對(duì)要小，具備可編程性，靈活度大，可降低開發(fā)風(fēng)險(xiǎn)；n開發(fā)流程asic開發(fā)流程：設(shè)計(jì)輸入/邏輯綜合/功能仿真/布圖規(guī)劃/布局布線/參數(shù)提取/版圖后仿；fpga開發(fā)流程：設(shè)計(jì)輸入/功能仿真/邏輯綜合/布局布線/時(shí)序仿真/生成下載文件；n代碼風(fēng)格asic：代碼最簡最省/減少門級(jí)數(shù)/底層ram/乘法器/除法器自己設(shè)計(jì)等；fpga：ram/mul/dpll等可以直接使用，可大量使用ff等，時(shí)鐘有專門的時(shí)鐘buf來驅(qū)動(dòng)等；最新fpga基礎(chǔ)知識(shí)設(shè)計(jì)流程設(shè)計(jì)流程設(shè)計(jì)輸入功能仿真綜合優(yōu)化布局布線時(shí)序仿真下載調(diào)試設(shè)計(jì)修改fpga 的設(shè)計(jì)是一個(gè)迭代過程，主要有以上設(shè)計(jì)

13、過程；最新fpga基礎(chǔ)知識(shí)n設(shè)計(jì)輸入 fpga設(shè)計(jì)主要有狀態(tài)機(jī)輸入、原理圖、hdl語言等方式；hdl語言包括verilog、systemvlog、vhdln功能仿真 驗(yàn)證設(shè)計(jì)時(shí)序是否符合要求；工具有modelsim、activehdl、nc-verilog/vhdl、各廠家自帶工具等調(diào)用模塊行為仿真模型rtl代碼testbench文件測試數(shù)據(jù)功能仿真最新fpga基礎(chǔ)知識(shí)n綜合優(yōu)化將設(shè)計(jì)翻譯成門電路、ff、ram、等功能單元連接的網(wǎng)表；綜合工具有：synplify pro、dc compile、各廠家自帶工具等； rtl代碼綜合優(yōu)化調(diào)用模塊黑盒子edif網(wǎng)表hdl網(wǎng)表綜合約束最新fpga基礎(chǔ)知識(shí)n