基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設計畢業(yè)論文

1、武漢紡織大學畢業(yè)設計（論文）任務書 課題名稱： 基于fpga的高速數(shù)據(jù)采集系統(tǒng)設計 完成期限： 2012年3月2日至2012年5月25日 學院名稱 電子與電氣工程學院 專業(yè)班級 電子082 學生姓名 陳 明 秀 學 號 0803741084 指導老師 王 駿 指導教師職稱 講 師 學院領導小組組長簽字 一、課題訓練內(nèi)容 采集系統(tǒng)的研制工作;以實現(xiàn)對模擬高頻信號的處理和控制。課題選用現(xiàn)場可編程邏輯器件fpga技術，在altera公司的quartus ii開發(fā)環(huán)境中應用vhdl語言進行fpga的編程與仿真，研究各模塊的設計方法和控制流程，結合usb2.0總線接口技術，以期實現(xiàn)系統(tǒng)與pc機連接，在p

2、c上對數(shù)據(jù)進行分析、顯示和監(jiān)控等，最后對系統(tǒng)性能指標進行驗證。1. 培養(yǎng)學生通過圖書館、互聯(lián)網(wǎng)等資源查閱相關資料（包括外文資料），訓練學生自主獲得知識的能力和自學能力；2. 培養(yǎng)學生把所學的知識用于實踐并引申到相關專業(yè)知識上， 鍛煉出自學能力；3. 鍛煉學生外文閱讀及翻譯能力；4. 鍛煉學生的自我創(chuàng)新能力； 5. 在書寫論文的過程中，鍛煉學生的語言組織能力、邏輯思維能力、辦公軟件使用的能力； 6. 培養(yǎng)學生與人合作、相互交流的能力。二、設計（論文）任務和要求1. 大量收集與本課題有關的資料：到圖書館、各大書店尋找無線充電技術以及相關電路的資料，并認真進行閱讀；到各大數(shù)據(jù)庫和相關網(wǎng)站上搜索與本課

3、題相關的學位論文和相關資料。2. 第四周前上交畢業(yè)設計開題報告一份。開題報告內(nèi)容與學校模板要求一致，字數(shù)不少于2000字；經(jīng)指導教師檢查合格后才能進行后續(xù)工作。3. 理清論文的總體思路，完成主要的研究工作：1) 以cy7c68013為核心，設計一個fpga的最小系統(tǒng)，并在此基礎上通過編寫vhdl程序進行系統(tǒng)的開發(fā)。2) 對數(shù)據(jù)采集，高頻電路設計信號和電源完整性設計。3) 提高數(shù)據(jù)采集總體設計方案。4) 結合usb2.0接口的控制器cy7c68013芯片，采集系統(tǒng)進行硬件設計。 4. 完成畢業(yè)設計論文，字數(shù)不少于10000字。論文包含11個部分：封面、任務書、開題報告、中英文摘要及關鍵詞、目錄、

4、正文、參考文獻、外文資料、中文譯文、致謝共10個部分。3、 畢業(yè)設計（論文）主要參數(shù)及主要參考資料主要參數(shù)；采用usb2.0總線接口進行數(shù)據(jù)傳輸；12bit的采樣分辨率;參考資料: 1 馬明建.數(shù)據(jù)采集與處理技術m(第2版)西安:西安交通大學出版2005:2-5. 2 uwe meyer-baese.數(shù)字信號處理的fpga實現(xiàn)m.劉凌，胡永生譯.北京:清華大學 出版社,2002:10-19. 3 聶海霞,宋浩然.ad在數(shù)據(jù)采集系統(tǒng)領域的新技術與發(fā)展趨勢j.電子技術應用， 2007,(3):4-6. 4 楊海剛,孫嘉斌,王慰.fpga器件設計技術發(fā)展綜述j.電子與信息學 報2010， 32(3)

5、:715-727. 5 田書林，王志剛，王厚軍.一種多通道高速數(shù)據(jù)采集精密同步設計方法 j.計量學 報，2010,31(1):68-70. 6 買培培，蘇濤，齊紅濤.基于fpga的多路信號處理設計j.雷達科學與技術，2010, 8(3):234-238. 7 吳振宇，常玉保，馮林.基于fpga和usb2.0的數(shù)據(jù)采集系統(tǒng)j.儀器儀表學報， 2006,27(1):125-126. 四、畢業(yè)設計（論文）進度表武漢紡織大學設計（論文）進度表序號起止日期計劃完成內(nèi)容實際完成情況檢查人簽名檢查日期12012.3.5-2012.3.12查找資料，了解fpga的相關知識22012.3.12-2012.3.1

6、7確定設計方案，對采集系統(tǒng)進行初步計劃。32012.3.17-2012.3.24初步完成開題報告。42012.3.24-2012.3.30確定fpga采集設計芯片52012.3.30-2012.3.31確定設計原理圖，繪圖完成62012.4.1-2012.4.7繪制pcb圖，并對所繪pcb進行查錯，確定無誤后送去加工。72012.4.8-2012.4.18進行硬件采集設計。82012.4.19-2012.4.25上網(wǎng)查找編程器相關材料。92012.4.26-2012.5.12根據(jù)采樣ad芯片采用ad9226，該芯片單電源供電采集102012.5.13-2012.5.20系統(tǒng)的聯(lián)調(diào)完成撰寫畢業(yè)論

7、文所需工作，并制作ppt。注：1.本任務書一式兩份，一份院（系）留存，一份發(fā)給學生，任務完成后附在說明書內(nèi)。2.“實際完成情況”和“檢查人簽名”由教師用筆填寫，其余各項均要求打印，打印字體和字號按照武漢紡織大學（論文）規(guī)范執(zhí)行。武漢紡織大學畢業(yè)設計（論文）開題報告課題名稱基于fpga的高速數(shù)據(jù)采集系統(tǒng)設計院系名稱電子與電氣工程學院專 業(yè)電子信息工程班級電子082班姓 名陳明秀一、課題研究的意義。 隨著科技與信息技術不斷發(fā)展，使得信息采集、傳輸和存儲的速度不斷提高，數(shù)據(jù)存儲的容量不斷加大。在氣象、雷達、天氣預報、航天航空、通信等多個領域，要求的數(shù)據(jù)存儲的實時性強，速率高，穩(wěn)定性好，高速等大容量數(shù)

8、據(jù)存儲系統(tǒng)前景廣闊?，F(xiàn)在的數(shù)據(jù)存儲系統(tǒng)多數(shù)還是基于傳統(tǒng)pc結構，這種結構在存儲容量擴展性，存儲速度，可靠性，容錯性方面都有很大不足。對于許多行業(yè)，傳統(tǒng)的設備已經(jīng)不能滿足需求。而高端領域基于服務器的磁盤陣列等的數(shù)據(jù)存儲，主要應用于電信、金融等民用領域，存儲速率雖然較高，價格也是極其高昂的。二、數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀 隨著計算機技術的快速發(fā)展和數(shù)字信號處理理論的日益成熟，比如信號處理速度翻了三番以及計算機總線帶寬亦有了上百倍的提升，基于此，開發(fā)人員在設計采集系統(tǒng)時的設計難度得到很好的降低，減少了系統(tǒng)的開發(fā)周期，并且電子技術的發(fā)展和系統(tǒng)工藝的進步也使系統(tǒng)成本得到很好的控制。同時通用串行總線接口(us

9、b)及avalon總線在數(shù)據(jù)采集系統(tǒng)中的應用日益增多，尤其usb接口在計算機上已成為主流設備。因而借助于 pc的小體積、易攜帶的采集系統(tǒng)受到更多使用者的喜愛。 隨著電子技術的不斷發(fā)展，為了提高數(shù)據(jù)處理系統(tǒng)的整體性能，具有高密度、高精度、高速度、低功耗和低價位的芯片正在成為主流應用發(fā)展趨勢。一些ic器件研發(fā)公司推出了采樣速度達到1gsps的轉換芯片，這也就使高速數(shù)據(jù)采集系統(tǒng)的實現(xiàn)成為可能。maxim公司的max108芯片，采樣精度為8bit，采樣率可達1.5gsps，帶有片上2.2ghz采樣/保持放大器;美國仙童半導體公司生產(chǎn)的spt7760系列器件，具有8位采樣精度，采樣速率能夠達到1gsps

10、;美國國家半導體公司生產(chǎn)的adc08x300芯片，8位采樣精度，采樣速率最大能夠達到3gsps。這些新產(chǎn)品相對于老產(chǎn)品的成本更低。 當前國外的高速數(shù)據(jù)采集器生產(chǎn)單位較多且儀器性能優(yōu)良，比如頻譜信號。處理公司的超高速數(shù)據(jù)采集和處理系統(tǒng)，具有分辨率8bit、最高采樣速率為200msps;美國 signatec公司推出的pda12a采集卡的采樣速率為125msps、分辨率為12bit。國外的采集器雖然在性能上有優(yōu)勢，但其價格非常昂貴。由于電子技術涉及的領域越來越廣，國內(nèi)市場對數(shù)據(jù)采集器的需求日益增多，近年來國內(nèi)有些單位也制造出一些采集器，但是性能不高，價格卻很高，普遍存在的問題是體積大，攜帶不便。因

11、此，本文旨在設計具有攜帶方便，性能穩(wěn)定，采集速率能滿足大多數(shù)場所要求的高速數(shù)據(jù)采集系統(tǒng)。3、 本課題的研究內(nèi)容 1.對課題的背景進行討論，分析課題的目的和發(fā)展意義，分析課題所具有的優(yōu)勢，介紹課題的研究內(nèi)容。 2.對數(shù)據(jù)采集相關理論和技術進行設計，并分析高頻電路設計中信號完整性和電源完整性的設計方法。 3.根據(jù)項目要求，結合當前高速數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀，提出高速數(shù)據(jù)采集系統(tǒng)的總體設計方案。 4.以可編程邏輯器件fpga為系統(tǒng)控制核心，結合具有usb2.0接口的微控制器cy7c68013芯片，對高速數(shù)據(jù)采集系統(tǒng)進行硬件設計。 5.根據(jù)人機交互功能要求，對系統(tǒng)進行軟件設計，研究基于lab view

12、的系統(tǒng)上位機界面設計及用vhdl實現(xiàn)系統(tǒng)時序控制功能。四、研究方法及手段本文在深入了解高速數(shù)據(jù)采集系統(tǒng)設計，可編程邏輯器件fpga，usb和數(shù)據(jù)轉換等相關理論的基礎上，基于實際工作需要，采用altera的fpga芯片ep1c3t144和fx2的cy7c68013單片機設計完成了一個基于fpga的高速數(shù)據(jù)采集系統(tǒng)。應用可編程門陣列和單片機協(xié)同工作的方式，充分發(fā)揮兩者的優(yōu)點，使系統(tǒng)體積小、性能穩(wěn)定，具有較高的性價比。1.系統(tǒng)硬件原理框圖 系統(tǒng)的原理框圖如圖1所示。fpga芯片采用cy7c68013芯片、設計與usb2.0接口芯片采用。2.系統(tǒng)硬件電路設計fpga最小系統(tǒng)和數(shù)據(jù)的usb轉串口傳輸是硬

13、件電路設計的兩個個核心。其中，fpga的最小系統(tǒng)主要包括電源電路、時鐘電路、復位電路、配置電路、各接口電路。(1) .電源電路的設計電源方面采用了兩種供電方式：一是在usb總線連接到pc機上時，由總線電源vbus給系統(tǒng)供電，二是當系統(tǒng)脫離主機時，由外接的5v直流電源供電。系統(tǒng)所需要的電壓有5v、3.3v、1.2v，3.3v、1.2v電壓通過穩(wěn)壓芯片cy7c68013得到。(2) fpga配置電路的設計本課題選用的fpga芯片ep1c3t144是基于sram工藝的，sram工藝的芯片具有很好的性價比，同時器件密度較高，缺點是掉電后配置信息將丟失，具體使用時需要外加專用配置芯片，每次上電都需要將配

14、置信息加載到配置芯片中，配置數(shù)據(jù)正確時系統(tǒng)才能工作，ep1c3t144芯片有專用的配置引腳，設計為何種模式由msel管腳的電平信號決定。本系統(tǒng)設計過程中根據(jù)cyclone器件具有的配置模式，優(yōu)先選擇了jtag和主動串行配置as( active serial)兩種配置下載模式。(3) .usb轉串口電路設計 接口電路主要完成的工作是:把前端a/d采集變換后的數(shù)字量，數(shù)據(jù)緩存在fifo中，通過usb2.0總線傳送給計算機。本設計中usb接口電路設計采用cypress公司的cy7c68013芯片，該芯片內(nèi)置了一個增強型8051控制器，主要用于接收ad轉換器傳送的采集數(shù)據(jù)并按usb傳送給pc主機。3.

15、系統(tǒng)軟件設計 由于lab view含有ni公司生產(chǎn)的數(shù)據(jù)采集卡的接口驅動信息，對于ni公司自己生產(chǎn)的數(shù)據(jù)采集卡兩者可以輕松實現(xiàn)連接，而對于本文設計的數(shù)據(jù)采集器，lab view不能直接驅動。為實現(xiàn)兩者的通信，需要編寫相應的驅動程序使之被lab view所識別，利用lab view軟件平臺提供的dll接口，通過調(diào)用編寫的動態(tài)鏈接庫(clf)方式實現(xiàn)上位機與usb接口的通信功能。(1) .fpga模塊程序設計 本系統(tǒng)中，fpga內(nèi)部的usb模塊控制數(shù)據(jù)在fpga和usb之間實現(xiàn)雙向傳送。利用cy7c68013的usb接口功能與fpga實現(xiàn)的fifo實現(xiàn)數(shù)據(jù)的傳送。fifo模式的傳輸速度能夠滿足本系

16、統(tǒng)數(shù)據(jù)存儲和傳輸?shù)囊?，根?jù)cy7c68013提供的二種接口方式，slave fifo,端口模式和可編程gpif模式，本系統(tǒng)選用slave fifo模式來實現(xiàn)與fpga進行數(shù)據(jù)的傳輸。(2) 編程程序設計設計應用的是usb的直通模式，68013的固件編程主要包括usb數(shù)據(jù)輸入slave fifo模式的設置和上位機控制命令的響應程序兩個部分。編程環(huán)境為keil，整個工程的建立需要引入如下幾個文件:1. fw.c負責設備連接，重枚舉設備初始化等過程。實際上它是整個工程執(zhí)行的主程序main（）。2. periph.c負責響應各種中斷事件。3. dscr.a51定義了usb設備握手時需要的各種描述符。

17、4. fx2regs.h定義了usb中所有的寄存器。5. fx2.h定義了各種二級中斷向量和描述符的數(shù)據(jù)結構。 6.*.c文件是需要自己編寫的功能函數(shù)。(3) .vhdl程序設計 fpga內(nèi)部的fifo存儲模塊負責在68013的usb與adc采集芯片之間的數(shù)據(jù)傳輸與控制。而usb接口模塊則根據(jù)fifo中的數(shù)據(jù)狀態(tài)標志，把緩存的數(shù)字信號通過usb傳給計算機。也就是說fpga產(chǎn)生數(shù)據(jù)采集、信號調(diào)理、fifo和所需的全部控制信號。實現(xiàn)對傳輸數(shù)據(jù)的緩存存儲、讀入寫出控制、時鐘信號以及對adc的控制等功能模塊。在本文設計的數(shù)據(jù)采集系統(tǒng)中，fpga內(nèi)部被劃分為四個主要模塊:fifo, usb接口控制、ad

18、c轉換控制和分頻模塊。五、研究步驟本課題涉及到系統(tǒng)硬件電路設計和軟件編程，基本的研究步驟如下：1. 了解所需要的知識，確定基本方案。2. 對設計中需要用到的器件進行選型，詳細了解并翻閱其規(guī)格說明書。3. 翻閱資料，了解所選控制器的內(nèi)部資源及結構，并熟悉它的使用方法和編程技巧。4. 查閱各功能模塊所使用的器件的相關資料，進行具體電路設計并繪制原理圖。5. 編寫各子功能模塊的程序，并做好時序仿真。6. 將編譯通過的程序下載到檢測好的硬件電路上進行各模塊調(diào)試。7. 各模塊調(diào)試通過后進行系統(tǒng)聯(lián)調(diào)。8. 完成設計。六、主要參考資料1 馬明建.數(shù)據(jù)采集與處理技術m.(第2版).西安:西安交通大學出版社，2

19、005:2-5.2 信號分析與處理 m.北京:北京清華大學出版社,2006:3-7.3 uwe meyer-baese.數(shù)字信號處理的fpga 實現(xiàn)m.劉凌,胡永生譯.北京:清華大學出版社， 2002:10-19.4 聶海霞，宋浩然.ad在數(shù)據(jù)采集系統(tǒng)領域的新技術與發(fā)展趨勢j.電子技術應用，2007 , (3): 4-6.5 楊海剛，孫嘉斌，王魏.fpga器件設計技術發(fā)展綜述j.電子與信息學報，2010,32 (3) 715-727.6 田書林，王志剛，王厚軍.一種多通道高速數(shù)據(jù)采集精密同步設計方法j.計量學報， 2010，31(1): 68-70.7 買培培，蘇濤，齊紅濤.基于fpga的多路

20、信號處理設計j.雷達科學與技術, 2010,8(3): 234-238.8 吳振宇,常玉保，馮林.基于fpga和usb2.0的數(shù)據(jù)采集系統(tǒng)j.儀器儀表學報，2006, 27(1): 125-126.9 劉小林，范育兵，羅春暉.基于fpga的多通道數(shù)據(jù)采集系統(tǒng)設計j.電子技術應用，2009, 35(7): 42-44.10 黃善文,王學軍.基于usb和fpga的數(shù)據(jù)采集系統(tǒng)設計j.船舶電子工程, 2009, 30(9)： 126-129.11 douglas brooks.信號完整性問題和印制電路板設計m.劉雷波，趙巖譯.北京:機械工業(yè) 出版,2005:101-103.12 秦劍,余群.基于高速

21、pcb電路的信號完整性分析與設計j.電子質(zhì)量，2007，(5): 81-83.13 蘇海冰，張剛，郭帥.高速數(shù)字電路的信號完整性與電磁兼容性設計j.單片機與嵌入 式系統(tǒng)應用，2010(5)：13-17.14 張偉，韓一明，吳新玲.基于fpga的高速數(shù)據(jù)采集系統(tǒng)的設計j.電力情報，2002, (3);46-49.15 周軍，李廣波，董強.基于fpga的高速數(shù)據(jù)采集系統(tǒng)的設計c.中國電機工程學會.中 國電機工程學會第十屆青年學術會議，吉林2008:2144-2147.16 劉昌偉，邵左文，畢文.基于lab view的usb接口多路高速數(shù)據(jù)采集系統(tǒng)的設計j 世界電子元器件，2008(12);85-8

22、8.17 鄭業(yè)民，董小舟.可編程邏輯器件開發(fā)軟件quart us iim.北京:國防工業(yè)出版社， 2005;12-15.18 劉偉周，張文棟，任勇峰.基于ad9226的高速數(shù)據(jù)采集系統(tǒng)的設計j.測試技術學報， 2004,9(18);169-172.19 溫國忠.jtag接口電路設計與應用田.微計算機信息，2007，3(8): 298-302.20 胡凱，龔莉萍.基于usb2.0的數(shù)字高速采集設備設計j.通信技術,2009，42(7)：45-47. 21 白同云，呂曉德.電磁兼容設計m.北京:北京郵電大學出版社，2002；2-322 孫繼業(yè)，趙亦工.高速數(shù)字系統(tǒng)印刷電路板的設計要點j.電子工程師

23、 2001，27（12） 51-54.23 雷海衛(wèi)，劉俊.fpga中軟fifo設計與實現(xiàn)j.微計算機信息20081(24): 207-208. 指導教師簽名： 年 月 日 摘 要 隨著微電子技術和計算機技術日新月異的發(fā)展，對連續(xù)模擬信號的數(shù)字化處理已經(jīng)滲透到科研、生產(chǎn)和生活的各個領域，因此數(shù)據(jù)采集與處理系統(tǒng)的應用日益廣泛。在工業(yè)生產(chǎn)和科學研究中，對數(shù)據(jù)采集系統(tǒng)的性能要求越來越高，具備更高采集精度和速度的數(shù)據(jù)采集系統(tǒng)越來越受到青睞。 本文應用現(xiàn)場可編程門陣列高速、高密度和設計靈活的特性，設計了一種基于fpga的高速數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)以fpga作為整個系統(tǒng)的控制、處理核心，完成對ad轉換的數(shù)據(jù)進

24、行存儲和傳輸，最后用usb2.0總線傳送給計算機進行處理、分析和顯示。fpga作為系統(tǒng)的核心控制芯片可提高系統(tǒng)穩(wěn)定性、減小設備體積。 論文提出了高速數(shù)據(jù)采集系統(tǒng)的設計實現(xiàn)方案，分為硬件設計和軟件設計兩部分。硬件設計主要包括電源電路、fifo存儲模塊、ad采樣及調(diào)理電路和usb接口電路的分析與設計;軟件設計包括應用vhdl語言實現(xiàn)fpga的時序控制和使用lab view設計上位機界面，接收、顯示采集的數(shù)據(jù)信息。其中，vhdl采用自上而下的設計的方法，分模塊完成fpga的邏輯功能。 最后將軟硬件結合實現(xiàn)系統(tǒng)并進行了系統(tǒng)調(diào)試，應用測試其采集速度和精度表明系統(tǒng)符合設計目標。系統(tǒng)體積小、攜帶方便，可以應

25、用于工業(yè)測控、通信、醫(yī)療等信號處理領域，具有很高的性價比和較廣泛的應用前景。 關鍵詞：fpga; 數(shù)據(jù)采集; fifo; usb; labview abstract along with the fast development of microelectronic technology and computer technology, the digitization of continuous analog signal has been applied to the scientific research, production and living field, and also th

26、e data acquisition and process system based on it is applied widely. because then requirement of performance data acquisition and process system is increasing, it is becoming very popular that has higher accuracy and speed of collecting data. in this paper, i design a high-speed data acquisition sys

27、tem. the system bases on the fpga performance of high-speed, high density, high systemic stability effectively reducing device size and flexible design. firstly, i use fpga as the system core of control and process. secondly, i finish the storage and transmission of the a/d convert data. finally, us

28、ing usb2.0 sends data to computer for processing, analysis and display. the proposed design scheme of high-speed data acquisition system can be divided into hardware design and software design. the systemic hardware circuit design mainly includes power supply circuit, fifo storage circuit, a/d sampl

29、ing circuit a/d conditioning circuit and usb interface circuit. in each module circuit, i have completed module circuit analysis, schematic design, hardware design and debugging. in the system software design，using vhdl language has completed the fpga sequential control. the computer interface is de

30、signed by lab view software. based on the top-down design method of vhdl language,the divided modules completes the fpga logic function. i use the lab view graphical programming language to design human-machine interface for receiving and displaying the collecting data. finally, i combine the hardwa

31、re with software to realize the complete high-speed data acquisition system, and then carry out the systemic debugging. by the test case, it shows that the system accords with design target in acquisition speed and accuracy. the system is small size, easy to take, can be applied in industry measurem

32、ent and control, communication, medical and signal processing field, has the very high performance-to-price ratio and the widespread application prospect.keywords ：fpga; data acquisition; fifo; universal serial bus; labview目 錄1 緒 論1 1.1發(fā)展背景和意義 2 1.2國內(nèi)外發(fā)展現(xiàn)狀 2 1.2.1數(shù)據(jù)采集技術的發(fā)展現(xiàn)狀2 1.2.2數(shù)據(jù)采集的應用和發(fā)展2 1.3課題內(nèi)

33、容32 數(shù)據(jù)采集與電路設計5 2.1數(shù)據(jù)采集理論分析 5 2.1.1奈奎斯特采樣定理 5 2.1.2信號完整性 6 2.1.3電源完整性 73 系統(tǒng)總體設計方案8 3.1系統(tǒng)總體方案設計和性能指標 8 3.2.1硬件系統(tǒng) 9 3.2.2數(shù)據(jù)采集方案11 3.2.3 usb通信接口12 3.3軟件系統(tǒng)12 3.3.1硬件描述語言vhdl13 3.3.2 fpga內(nèi)部原理圖 14 3.3.3 lab view軟件應用154 系統(tǒng)硬件設計 16 4.1硬件整體設計16 4.2信號調(diào)理電路16 4.3數(shù)據(jù)轉換電路17 4.3.1主控芯片的選取174.3.2數(shù)據(jù)轉換原理圖設計18 4.4 fpga設計

34、19 4.5 usb接口電路設計23 4.6電源設計24 4.7 pcb抗干擾設計255系統(tǒng)軟件設計28 5.1 vhdl設計 29 5.1.1 ad控制模塊設計 29 5.1.2時鐘控制模塊30 5.1.3 fifo控制模塊 31 5.1.4 usb接口控制模塊設計32 5.2 68013固件編程33 5.3 labview設計流程圖34 5.4系統(tǒng)應用界面設計35結 論38參考文獻 39致 謝411 緒 論1.1發(fā)展背景和意義 隨著科技與信息技術不斷發(fā)展，使得信息采集、傳輸和存儲的速度不斷提高，數(shù)據(jù)存儲的容量不斷加大。在氣象、雷達、天氣預報、航天航空、通信等多個領域，要求的數(shù)據(jù)存儲的實時性

35、強，速率高，穩(wěn)定性好，高速大容量數(shù)據(jù)存儲系統(tǒng)前景廣闊?，F(xiàn)在的數(shù)據(jù)存儲系統(tǒng)多數(shù)還是基于傳統(tǒng)pc結構，這種結構在存儲容量擴展性，存儲速度，可靠性，容錯性方面都有很大不足。對于許多行業(yè)，傳統(tǒng)的設備已經(jīng)不能滿足需求。而高端領域基于服務器的磁盤陣列等的數(shù)據(jù)存儲，主要應用于電信、金融等民用領域，存儲速率雖然較高，價格也是極其高昂的。 如今,大規(guī)模集成電路和高性能fpga的飛速發(fā)展,為磁盤陣列開發(fā)提供了另一種嶄新的模式。充分利用fpga編程靈活的特點，使用fpga實現(xiàn)磁盤協(xié)議生成相應ip核，通過ip核的調(diào)用，可以組成任意的磁盤陣列形式，配合前端的高性能a/d器件，可以組成較為完善的數(shù)據(jù)采集存儲系統(tǒng)。新的磁盤

36、陣列raid。在數(shù)字信號處理領域中，隨著器件的不斷更新和發(fā)展，芯片處理速度越來越快，在某些場合和領域中對數(shù)據(jù)采集速度也有更高的要求，這就使得高速數(shù)據(jù)采集系統(tǒng)應用越發(fā)廣泛。在高速數(shù)據(jù)采集系統(tǒng)中，其核心器件是a/d轉換器，高采樣率、高精度的a/d轉換器性能決定了其高速數(shù)據(jù)采集系統(tǒng)的性能，同時為了解決采樣后續(xù)處理速度問題，也需要后續(xù)處理采用高速處理芯片。 用數(shù)學理論和數(shù)字方式對信號進行采集、轉換、濾波、分析、編碼和識別等處理，進而變換為我們需要的信號形式的方法稱為數(shù)字信號處理，計算機和專用處理器是數(shù)字信號處理常采用的兩種設備，前者主要應用在大型實驗室和理論研究方面;專用處理器在工業(yè)控制的相關領域應用

37、較為廣泛。目前完成常用的專用處理器有兩個途徑，一是應用微處理器dsp結合軟件編程完成，二是使用現(xiàn)場可編程門陣列fpga通過可編程邏輯語言編程來實現(xiàn)，雖然軟件編程具有很大的靈活性，但由于dsp微處理器的指令是單周期的，它的操作數(shù)有限且受限于指令的串行模式，因而對于大規(guī)模高速運算和處理不適用。當前大容量、高速高密度的fpga采用硬件描述語言c vhdl, verilog hdl等)來實現(xiàn)整個系統(tǒng)，設計人員通過可編程邏輯器件能夠應用并行處理技術完成對高速信號的采集、處理和分析，使用可編程邏輯語言通過模塊化設計就可以達到設計者期望的性能和指標，很好的解決了高速信號處理過程中出現(xiàn)的問題。 現(xiàn)代高速信號處

38、理技術及算法理論已經(jīng)研究成熟，設計者只需要研究和分析系統(tǒng)如何實現(xiàn)及具體實現(xiàn)形式。在低速數(shù)據(jù)采集系統(tǒng)設計中mcu常作為cpu來實現(xiàn)系統(tǒng)的功能。而在高速數(shù)據(jù)采集系統(tǒng)中，mcu會限制系統(tǒng)的精度，并且隨著速度的提高adc, ram和mcu之間的時序同步問題也會顯示出來。因此本系統(tǒng)使用了高速、多i/o口的fpga芯片來控制adc和ram等，因為可編程邏輯器件fpga與mcu比起來:具有時鐘頻率高、工作效率高、運行速度快、延時小和時序控制可以用硬件實現(xiàn)等諸多優(yōu)勢，并且fpga構成的電路組成形式相對靈活，根據(jù)需要能夠添加外部控制、譯碼、通訊接口及擴展電路。從而很好的解決了采樣速度過高和時序邏輯不同步的難點。

39、 現(xiàn)場可編程邏輯門陣列(fpga:field programmable gate array）是一種新型高性能的可編程邏輯器件。fpga的集成度很高，其器件密度最高可達數(shù)千萬門，可以完成極其復雜的時序與組合邏輯電路功能，尤其適用于高速、高密度的高端數(shù)字邏輯電路設計領域?？删幊踢壿嬈骷云湓跀?shù)據(jù)采集及處理領域的高性能、高集成度和很好的時序控制功能等優(yōu)勢，在現(xiàn)代信號處理領域廣受歡迎。把現(xiàn)代信號對實時處理的要求和fpga設計的靈活性相結合起來，達到并行算法和硬件設計兩者的最優(yōu)配置，提升信號處理精度和運行速度是現(xiàn)當代數(shù)字信號處理領域的主流發(fā)展趨勢。依此本課題將對基于fpga的高速數(shù)據(jù)采集系統(tǒng)進行研究和

40、設計。 1.2國內(nèi)外發(fā)展現(xiàn)狀 1.2.1數(shù)據(jù)采集技術的發(fā)展現(xiàn)狀 隨著計算機技術的快速發(fā)展和數(shù)字信號處理理論的日益成熟，比如信號處理速度翻了三番以及計算機總線帶寬亦有了上百倍的提升，基于此，開發(fā)人員在設計采集系統(tǒng)時的設計難度得到很好的降低，減少了系統(tǒng)的開發(fā)周期，并且電子技術的發(fā)展和系統(tǒng)工藝的進步也使系統(tǒng)成本得到很好的控制。同時通用串行總線接口(usb)及avalon總線在數(shù)據(jù)采集系統(tǒng)中的應用日益增多，尤其usb接口在計算機上已成為主流設備。因而借助于 pc的小體積、易攜帶的采集系統(tǒng)受到更多使用者的喜愛。 隨著電子技術的不斷發(fā)展，為了提高數(shù)據(jù)處理系統(tǒng)的整體性能，具有高密度、高精度、高速度、低功耗和

41、低價位的芯片正在成為主流應用發(fā)展趨勢。一些ic器件研發(fā)公司推出了采樣速度達到1gsps的轉換芯片，這也就使高速數(shù)據(jù)采集系統(tǒng)的實現(xiàn)成為可能。maxim公司的max108芯片，采樣精度為8bit，采樣率可達1.5gsps，帶有片上2.2ghz采樣/保持放大器;美國仙童半導體公司生產(chǎn)的spt7760系列器件，具有8位采樣精度，采樣速率能夠達到1gsps;美國國家半導體公司生產(chǎn)的adc08x300芯片，8位采樣精度，采樣速率最大能夠達到3gsps。這些新產(chǎn)品相對于老產(chǎn)品的成本更低。 當前國外的高速數(shù)據(jù)采集器生產(chǎn)單位較多且儀器性能優(yōu)良，比如頻譜信號。處理公司的超高速數(shù)據(jù)采集和處理系統(tǒng)，具有分辨率8bit

42、、最高采樣速率為200msps;美國 signaled公司推出的pda12a采集卡的采樣速率為125msps、分辨率為12bit。國外的采集器雖然在性能上有優(yōu)勢，但其價格非常昂貴。由于電子技術涉及的領域越來越廣，國內(nèi)市場對數(shù)據(jù)采集器的需求日增多，近年來，國內(nèi)有些單位也制造出一些采集器，但是性能不高，價格卻很高，普遍存在的問題是體積大，攜帶不便。因此，本文旨在設計具有攜帶方便，性能穩(wěn)定，采集速率能滿足大多數(shù)場所要求的高速數(shù)據(jù)采集系統(tǒng)。 1.2.2數(shù)據(jù)采集的應用和發(fā)展 從數(shù)據(jù)采集現(xiàn)有儀器和技術來看，具備低速、低分辨率的數(shù)據(jù)采集技術發(fā)展已經(jīng)很成熟，實現(xiàn)相對容易，利用單片dac, adc即可實現(xiàn)穩(wěn)定性

43、和可靠性都很優(yōu)良的采集器，而高速、高分辨率的采集系統(tǒng)由于受到所用器件和技術的限制，產(chǎn)品相對較少。從國內(nèi)市場來說，產(chǎn)品雖然具有價格優(yōu)勢，但由于歷史及技術等原因，儀器通常存在攜帶不便、通用性差，適應工作現(xiàn)場的能力差等劣勢，很難形成規(guī)?；?、系列化、標準化的通用設備。而國外市場的產(chǎn)品，具有同類指標的儀器價格往往是國內(nèi)的幾倍甚至更高，使得在工業(yè)現(xiàn)場的應用推廣的代價較高。1.3課題內(nèi)容 本課題內(nèi)容根據(jù)需要和市場需求，旨在完成具有12bit,64msps的高速數(shù)據(jù)采集系統(tǒng)的研制工作;以實現(xiàn)對模擬高頻信號的處理和控制。課題選用現(xiàn)場可編程邏輯器件fpga技術,在alters公司的quart us ii開發(fā)環(huán)境中

44、應用vhdl語言進行fpga的編程與仿真，研究各模塊的設計方法和控制流程，結合usb2.0總線接口技術，以期實現(xiàn)系統(tǒng)與pc機連接，在pc上對數(shù)據(jù)進行分析、顯示和監(jiān)控等，最后對系統(tǒng)性能指標進行驗證。 本課題的主要研究內(nèi)容如下: 1.對課題的背景進行討論，分析課題的目的和發(fā)展意義，分析課題所具有的優(yōu)勢，介紹課題的研究內(nèi)容。 2.對數(shù)據(jù)采集相關理論和技術進行設計，并分析高頻電路設計中信號完整性和電源完整性的設計方法。 3.根據(jù)項目要求，結合當前高速數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀，提出高速數(shù)據(jù)采集系統(tǒng)的總體設計方案。 4.以可編程邏輯器件fpga為系統(tǒng)控制核心，結合具有usb2.0接口的微控制器cy7c680

45、13芯片，對高速數(shù)據(jù)采集系統(tǒng)進行硬件設計。 5.根據(jù)人機交互功能要求，對系統(tǒng)進行軟件設計，研究基于lab view的系統(tǒng)上位機界面設計及用vhdl實現(xiàn)系統(tǒng)時序控制功能。 6.對系統(tǒng)進行調(diào)試，并給出高速數(shù)據(jù)采集系統(tǒng)應用實例，通過對測試結果比較和分析，來驗證系統(tǒng)性能是否滿足設計要求。2 數(shù)據(jù)采集與電路設計2.1數(shù)據(jù)采集理論分析 將模擬信號轉換為數(shù)字信號，并由計算機進行存儲、處理、顯示或打印的過程稱為數(shù)據(jù)采集，分為采樣和量化兩個步驟，而實現(xiàn)相應功能的系統(tǒng)稱為數(shù)據(jù)采集系統(tǒng)(data acquisition system)。 計算機技術的進步和普及提升了數(shù)據(jù)采集系統(tǒng)的技術水平。數(shù)據(jù)采集系統(tǒng)處理信號的基本

46、組成模塊有五個，它的組成框圖如圖2-1所示。clk1clk2程控放大器 模擬信號輸入計算機a/d轉換器datadata數(shù)據(jù)緩沖時序邏輯控制 圖2-1數(shù)據(jù)系統(tǒng)采集圖 首先是放大器電路，在進行數(shù)據(jù)處理之前，待處理的模擬信號一般是比較弱的低電平信號。為了充分利用adc的滿量程分辨率，放大器電路的功能是把來自前端的微弱的模擬信號放大。把待采集信號放大到與所選用的adc滿量程電壓相對應的電平值，這是因為adc的分辨率是根據(jù)滿量程電壓來確定的。 其次是模數(shù)轉換電路，由于pc只能對數(shù)字量進行處理、顯示及控制等操作，因于把模擬量轉換成數(shù)字量是一個至關重要的環(huán)節(jié)。根據(jù)需要選取相應的模數(shù)轉換芯片就可以將經(jīng)放大電路

47、放大的模擬量轉換為數(shù)字量。模數(shù)轉換電路 作為采樣通道的核心，它是限制系統(tǒng)采集速度和精度的主要因素，因此在設計過程中需要重點考慮。 再者是數(shù)據(jù)緩存電路，它是模數(shù)轉換器轉換后的數(shù)字量暫時的存儲場所，信息經(jīng)存儲電路通過相應的接口總線傳輸給數(shù)據(jù)處理設備。選用合適的緩存電路可以提高數(shù)據(jù)采集系統(tǒng)的速率。 接下來是時序邏輯控制電路，采集系統(tǒng)各模塊正常工作的時序是按照確定的定時邏輯進行的，如果定時有問題就會嚴重影響系統(tǒng)的精度，因為電路中邏輯控制功能是根據(jù)時序電路信號來工作的。 2.1.1奈奎斯特采樣定理 奈奎斯特采樣定理是:對一個具有有限頻譜的連續(xù)信；x(t)進行采樣，當采樣頻率為fs2fc，由采樣后得到的采

48、樣信號x(nts)能無失真地恢復為原信; x(t)。其中fs是采樣頻率，fc是被采樣信號的最高頻率。該定理是數(shù)據(jù)處理技術中非常重要的依據(jù)。 在設計數(shù)據(jù)采集系統(tǒng)時，由于采集電壓的范圍、待測高頻信號的性質(zhì)和a/d采樣速率較高的原因，經(jīng)電路調(diào)試和fpga時序仿真，得到當a/d采樣的頻率是最高輸入信號的四倍以上時，可以很好的完成數(shù)據(jù)轉換功能。 2.1.2信號完整性 信號完整性是指在數(shù)字電路設計中，信號在系統(tǒng)線路中的傳輸質(zhì)量，如果在規(guī)定的時間內(nèi)，信號可以不失真地從發(fā)送端傳輸?shù)浇邮斩耍驼f該信號是完整的。信號完整性在高速系統(tǒng)設計中需要嚴格對待，實際電路設計中，信號在任何一個線路出現(xiàn)問題都會導致系統(tǒng)功能無法

49、實現(xiàn)。信號完整性問題的根源在于信號上升時間的減小，信號完整性問題可以概括為以下兩個方面:一是信號傳輸過程中傳輸電路的作用及影響;二是如何調(diào)整傳輸電路使信號完整性更加優(yōu)良。如果不同傳輸線路中信號的相互干擾可以忽略，以及信號在通過傳輸線路后，信號無損耗或者損耗在誤差范圍內(nèi)就表明電路系統(tǒng)具有良好的信號完整性。 在電路設計中信號完整性問題表現(xiàn)形式多種多樣，比如衰減、串擾、反射、振蕩、上沖、下沖、開關噪聲、傳輸線分析等多種形式，經(jīng)分析總結我們可以把信號完整性問題劃分為四種情況:依次為系統(tǒng)電磁兼容、單一網(wǎng)絡的信號質(zhì)量、不同信號線之間的串擾、電源和地噪聲。 2.1.3電源完整性 電源完整性同樣在高速系統(tǒng)設計

50、中有著重要地位，實際電路設計中，系統(tǒng)供電電源的質(zhì)量是系統(tǒng)穩(wěn)定性和可靠性的主要標志。電源完整性是電路系統(tǒng)中特定電源及地與理想狀態(tài)的接近程度。好的電源完整性，就是指電源具有穩(wěn)定的供電和完整、統(tǒng)一的參考地，并且能夠給系統(tǒng)信號線路提供完整的閉合回路。在現(xiàn)實設計中是不可能實現(xiàn)的，這是因為電路系統(tǒng)中總是存在著不同程度的干擾和不同頻率的噪聲。 在系統(tǒng)設計過程中，分析電源完整性，可以通過做pcb時進行布線后仿真,來檢查系統(tǒng)的信號是否出現(xiàn)去禍電容設計不當、地層設計不合理、地彈和電流分配不均勻等現(xiàn)象。如果是供電電壓壓降問題,可通過以下幾個方面給予解決: 1.盡可能確保電源線路的通暢，要選擇正確的鋪地和管腳焊接方式

51、,盡量加粗電源線和地線，使線路的阻抗較小,從而使電源電流通路良好。2.盡可能增加大電流層的銅厚,比如把同一網(wǎng)絡的電源鋪設在多層，這樣可以使大電流順利的傳輸,同時線路上產(chǎn)生的壓降也會很小。如果是地彈現(xiàn)象,應對策略有以下幾種: 1.降低芯片內(nèi)部電流變化率，這需要從芯片內(nèi)部的驅動器速率著手，由于現(xiàn)代大規(guī)模集成電路設計的方向是更快、更密和功能更強，因而這種方式可行性較差。 2.降低系統(tǒng)施加于電源的電感，高速電路板設計中通過采用自己的電源層，盡量讓電源和地處于同一平面，都可以減少對電源形成的電感。 3.減小芯片因封裝產(chǎn)生的電源管腳與地管腳之間的電感，比如減短管腳焊接連線長度，盡量在電路板上進行大面積鋪銅

52、。另外通過把電源和地的管腳成對布置來增加電源和地的禍合電感同樣也可以降低系統(tǒng)總的電感。3系統(tǒng)總體設計方案3.1系統(tǒng)總體方案設計和性能指標依據(jù)數(shù)據(jù)處理的發(fā)展現(xiàn)狀和現(xiàn)有技術，本設計以可編程邏輯器件fpga作為數(shù)據(jù)采集系統(tǒng)控制核心，主要包括模擬數(shù)據(jù)采集電路、fpga時序邏輯控制模塊、fifo數(shù)據(jù)緩存電路，usb通信接口電路和電源模塊等幾部分。其中fpga核心編制邏輯主要負責產(chǎn)生各部分的控制信號，完成對整個系統(tǒng)的邏輯編制，并對所采集的數(shù)據(jù)進行存儲和傳輸。系統(tǒng)采用40mhz晶振輸入，通過fpga設計的鎖相環(huán)和分頻電路可以產(chǎn)生不同的時鐘輸出，提供系統(tǒng)工作需要。數(shù)據(jù)采集模塊主要完成對模擬信號的a/d轉換;fifo存儲電路是a/d轉換后的數(shù)據(jù)暫存空間;usb通信接口電路實現(xiàn)數(shù)據(jù)與計算機的傳輸。