CMOS模擬電路基本單元(課件3)

1、1CMOS模擬集成電路基本單元模擬集成電路基本單元西安電子科技大學西安電子科技大學朱樟明朱樟明2CMOS模擬集成電路基本單元模擬集成電路基本單元一、模擬開關二、有源電阻三、電流源和電流沉四、電流鏡五、CMOS基本放大器六、CMOS差分放大器七、CMOS基準源八、CMOS振蕩器3一、一、模擬開關模擬開關n模擬開關在模擬集成電路設計中具有非常重要的作用 ；n分為NMOS模擬開關和CMOS模擬開關 ；對于NMOS模擬開關，當控制信號C的電壓為電源電壓時，要求VoutVin，即要求NMOS晶體管工作在深度線性區(qū)。 4NMOS模擬開關非理想模型模擬開關非理想模型VOS表示模擬開關的失調(diào)電壓，表示開關導通

2、且電流為零時，端點表示模擬開關的失調(diào)電壓，表示開關導通且電流為零時，端點A和和B之間存在的電壓。之間存在的電壓。IOFF表示開關關斷時流過的漏電流。表示開關關斷時流過的漏電流。CA、CB、CAB和和CBC分別表示開關端點對地的寄生電容，對模擬信號采分別表示開關端點對地的寄生電容，對模擬信號采樣保持電路性能有較大的影響。樣保持電路性能有較大的影響。 NMOS模擬開關的非理想模型即模擬開關的非理想模型即三端網(wǎng)絡，端口三端網(wǎng)絡，端口A和和B為開關的輸為開關的輸入輸出端，入輸出端，C為電壓控制端。為電壓控制端。理想情況下，理想情況下，RON為零，而為零，而ROFF為無窮大。為了降低總諧為無窮大。為了降

3、低總諧波失真，波失真，RON與控制電壓的關系與控制電壓的關系應為線性關系應為線性關系 。5NMOS模擬開關的導通電壓模擬開關的導通電壓-電流特性電流特性n當當NMOS模擬開關處于導通狀態(tài)時，其溝道電流為模擬開關處于導通狀態(tài)時，其溝道電流為 0VDSVGS-VT 導通電阻為導通電阻為 DSTGSoxnDDSONVVVWCLiVRn 當當NMOS模擬開關處于關斷狀態(tài)時，即模擬開關處于關斷狀態(tài)時，即VGS0，則，則ROFF1/iDS=1/IOFF。6NMOS模擬開關的導通電壓模擬開關的導通電壓-電流特性電流特性WL3m VGS一定時，溝道電流隨著一定時，溝道電流隨著VDS增增加而線性增加；當加而線性

4、增加；當VDS一定時，溝一定時，溝道電流隨著道電流隨著VGS增加而增加。增加而增加。 多種寬長比多種寬長比NMOS模擬開關導通電模擬開關導通電阻與阻與VGS之間的關系，當之間的關系，當VGS一定一定時，導通電阻隨著時，導通電阻隨著W/L的增加而減的增加而減??；當小；當W/L一定時，導通電阻隨著一定時，導通電阻隨著VGS增加而減小。增加而減小。 7NMOS模模擬開關的非理想效應及解決方法擬開關的非理想效應及解決方法n動態(tài)范圍小和時鐘饋通效應動態(tài)范圍小和時鐘饋通效應 ;n時鐘饋通效應主要是時鐘饋通效應主要是NMOS寄生電容所造成的，當控制寄生電容所造成的，當控制信號發(fā)生較高頻率的變化時，寄生電容信

5、號發(fā)生較高頻率的變化時，寄生電容CGS和和CGD使使NMOS的柵極分別和源的柵極分別和源/漏極耦合，產(chǎn)生輸出失調(diào)漏極耦合，產(chǎn)生輸出失調(diào) ；nCMOS模擬開關是比較理想的技術，能有效提高開關動模擬開關是比較理想的技術，能有效提高開關動態(tài)范圍，減小時鐘饋通效應態(tài)范圍，減小時鐘饋通效應 ；8二、有源電阻二、有源電阻nCMOS模擬集成電路會采用大量的電阻，一般采用阱、擴模擬集成電路會采用大量的電阻，一般采用阱、擴散和多晶（散和多晶（Poly）實現(xiàn)精確的電阻值。）實現(xiàn)精確的電阻值。n在負載等應用中，其電阻值不需要很精確，只要求保證其在負載等應用中，其電阻值不需要很精確，只要求保證其值的量級，所以可以采用

6、值的量級，所以可以采用MOS器件實現(xiàn)電阻，并能保證非器件實現(xiàn)電阻，并能保證非常小的版圖面積。常小的版圖面積。 22TGSoxVVLWCimmbsgsmoutggggr119有源電阻分壓電路及并聯(lián)電阻有源電阻分壓電路及并聯(lián)電阻10三、三、電流源和電流沉電流源和電流沉n電流沉與電流源電路是兩端元件，其電流值受柵電壓控制，電流沉與電流源電路是兩端元件，其電流值受柵電壓控制，和加在和加在MOS兩端的電壓無關。兩端的電壓無關。n一般來說，電流沉的負端電壓接一般來說，電流沉的負端電壓接VSS，而電流源的正端電，而電流源的正端電壓接壓接Vdd。nMOS工作在飽和區(qū)。工作在飽和區(qū)。 SSTNgMINVVVVV

7、DDDSoutIIVr1111電流源電流源n電流源的源漏電壓應大于電流源的源漏電壓應大于VMIN才能正常工作才能正常工作 SSTPgMINVVVVVn需要改進之一：增加小信號輸出電阻，使輸出電流更加需要改進之一：增加小信號輸出電阻，使輸出電流更加穩(wěn)定；穩(wěn)定；n需要改進之二：減小需要改進之二：減小VMIN的值，使得電流沉或電流源能的值，使得電流沉或電流源能在較寬的輸出電壓范圍在較寬的輸出電壓范圍V內(nèi)工作。內(nèi)工作。n目前增加輸出電阻的最有效方法之一是采用目前增加輸出電阻的最有效方法之一是采用Cascode結結構。構。 12電流源輸出電阻提高技術電流源輸出電阻提高技術13電流源輸出電阻提高技術電流源

8、輸出電阻提高技術Cascode14四、電流鏡（電流放大器）四、電流鏡（電流放大器）n基本原理：如果兩個基本原理：如果兩個NMOS（PMOS）的柵源電壓相同，則溝道電流）的柵源電壓相同，則溝道電流也相同。也相同。 15NMOS基本電流鏡電路及特性基本電流鏡電路及特性（1）輸出輸入電流比值是）輸出輸入電流比值是MOS晶體管尺寸的比例關系，完晶體管尺寸的比例關系，完全由集成電路設計人員控制；全由集成電路設計人員控制；（2）當）當NMOS處于飽和態(tài)工作時，輸出電流是隨著處于飽和態(tài)工作時，輸出電流是隨著VDS2的增的增加而近似線性增加的，而不是完全等于輸入電流加而近似線性增加的，而不是完全等于輸入電流

9、16MOS電流鏡的非理想效應電流鏡的非理想效應nMOS晶體管幾何尺寸不匹配。晶體管幾何尺寸不匹配。 集成電路光刻工藝、腐蝕及橫向擴散所引入的誤差會是晶集成電路光刻工藝、腐蝕及橫向擴散所引入的誤差會是晶體管的幾何尺寸不匹配，直接影響電流鏡的比例電流關系。體管的幾何尺寸不匹配，直接影響電流鏡的比例電流關系。 nMOS晶體管閾值電壓不匹配。晶體管閾值電壓不匹配。 在集成電路工藝中，在集成電路工藝中，MOS晶體管的柵氧化層存在線性梯度晶體管的柵氧化層存在線性梯度誤差和隨機誤差，使得相同尺寸的誤差和隨機誤差，使得相同尺寸的MOS晶體管閾值電壓存晶體管閾值電壓存在不匹配，影響電流鏡的比例電流關系。在不匹配

10、，影響電流鏡的比例電流關系。 n溝道長度調(diào)制效應。溝道長度調(diào)制效應。 特別是亞微米及深亞微米電流鏡的短溝道調(diào)制效應特別是亞微米及深亞微米電流鏡的短溝道調(diào)制效應 17Wilson電流鏡電流鏡 n當當NMOSNMOS處于飽和態(tài)工作時，輸出電流是隨著處于飽和態(tài)工作時，輸出電流是隨著V VDS2DS2的增加而近似線性增加的增加而近似線性增加的，而不完全等于輸入電流。解決方法是的，而不完全等于輸入電流。解決方法是WilsonWilson或或CascodeCascode電流鏡電流鏡 ；nWilsonWilson電流鏡利用電流負反饋增加其輸出電阻電流鏡利用電流負反饋增加其輸出電阻 ；n如果輸出電流增加，則通

11、過如果輸出電流增加，則通過M2M2的電流也增加，而且由于的電流也增加，而且由于M1M1和和M2M2的鏡像的鏡像關系使輸入電流也增加關系使輸入電流也增加 n如果輸入電流保持不變，當輸出電流增加時，如果輸入電流保持不變，當輸出電流增加時，M3M3的柵電壓減小，抑制的柵電壓減小，抑制輸出電流增加，所以保持了輸出電流的恒定性輸出電流增加，所以保持了輸出電流的恒定性 18Cascode NMOS電流鏡電流鏡19五、五、CMOSCMOS基本放大器基本放大器n放大器是集成電路的最基本單元電路之一； n用于提高模擬電路的驅(qū)動能力，也可以應用于于反饋系統(tǒng)；n基本CMOS模擬放大器，包括共源、共柵、共漏及Casc

12、ade放大器；n掌握CMOS基本模擬放大器的電路結構、小信號模型、增益及輸出電阻簡化公式20CMOS共源放大器共源放大器 n共源放大器是將共源放大器是將MOS晶體管的柵源電壓變化轉換成小信號晶體管的柵源電壓變化轉換成小信號漏極電流，小信號漏電流流過負載電阻產(chǎn)生輸出電壓。漏極電流，小信號漏電流流過負載電阻產(chǎn)生輸出電壓。 21CMOS共源放大器共源放大器22CMOS共源放大器共源放大器n由于由于NMOS在線性區(qū)的跨導會下降，所以我們必須保證在線性區(qū)的跨導會下降，所以我們必須保證NMOS工作在工作在飽和區(qū)飽和區(qū) n增加增加NMOS的的W/L或減小源漏電流或增大或減小源漏電流或增大RD的壓降都可以提高

13、共源的壓降都可以提高共源放大器的小信號增益；放大器的小信號增益；n常采用有源負載或電流源作為負載，以增加等效電阻值，增加輸出電常采用有源負載或電流源作為負載，以增加等效電阻值，增加輸出電壓擺幅壓擺幅DmTNinoxnDVRgVVLWCRADoDomVRrRrgA23CMOS共漏放大器共漏放大器n對于共源放大器來說，要獲得高電壓增益，必須提高負載電阻對于共源放大器來說，要獲得高電壓增益，必須提高負載電阻 ;n如果共源放大器驅(qū)動底阻抗負載工作時，為了減小信號電平的損失，如果共源放大器驅(qū)動底阻抗負載工作時，為了減小信號電平的損失，必須在共源放大器后級引入緩沖器，一般采用共漏放大器作為緩沖必須在共源放

14、大器后級引入緩沖器，一般采用共漏放大器作為緩沖器，所以共漏放大器又稱為源極跟隨器。器，所以共漏放大器又稱為源極跟隨器。n共漏放大器利用柵極接收輸入信號，利用源極驅(qū)動負載，使源極輸共漏放大器利用柵極接收輸入信號，利用源極驅(qū)動負載，使源極輸出電壓跟隨柵極電壓。出電壓跟隨柵極電壓。 M1RSVoutVinVoutVinVTNRSgmVingmbVbsVin+-Vout 24CMOS共漏放大器共漏放大器n當當VinVTN時，時，NMOS M1截止，輸出電壓截止，輸出電壓Vout等于零等于零 ;n隨著輸入電壓的增大并超過隨著輸入電壓的增大并超過VTN，M1由導通進入飽和工作狀態(tài)，由導通進入飽和工作狀態(tài)，

15、Vout開始隨著輸入電壓的增加而增加開始隨著輸入電壓的增加而增加 ;n進一步增大進一步增大Vin，Vout將跟隨將跟隨Vin變化，輸入和輸出電壓之間差值為變化，輸入和輸出電壓之間差值為VGS 共漏放大器的輸入輸出特性可以表示為共漏放大器的輸入輸出特性可以表示為 outSoutTHinoxnVRVVVLWC221SoutTHinoxnSoutTHinoxninoutRVVVLWCRVVVLWCVV1SmbmSmVRggRgA125CMOS共柵放大器共柵放大器n在共源放大器和共漏放大器電路中，輸入信號都是加在MOS晶體管的柵極，根據(jù)MOS晶體管的特性，將輸入信號加在源極也是可以實現(xiàn)放大功能的，而共

16、柵放大器就是利用這個特性所實現(xiàn)的n當輸入電壓Vin較大時，即VinVb-VTH時，NMOS晶體管M1處于關斷狀態(tài)，輸出電壓Vout等于VDD RDVoutVDDVinM1VbVoutVinVb-VTNVddRSgmV1gmbVbsVin+-VoutV1R0RD 26CMOS共柵放大器共柵放大器當當Vin Vb-VTH時，時，M1開始進入飽和工作狀態(tài)，其源漏電流為開始進入飽和工作狀態(tài)，其源漏電流為 221TNinboxnDVVVLWCI進一步減小進一步減小Vin，Vout逐漸減小，逐漸減小，M1開始進入線性區(qū)，即開始進入線性區(qū)，即TNbDTNinboxnDDVVRVVVLWCV221如果如果M1

17、工作在飽和區(qū)，則輸出電壓為工作在飽和區(qū)，則輸出電壓為 DTNinboxnDDoutRVVVLWCVV221DinTNTNinboxninoutVRVVVVVLWCVVA1DmVRgA 27CMOS共源共柵放大器共源共柵放大器n共柵放大器將輸入電流信號轉換成輸出電流，而共源放大共柵放大器將輸入電流信號轉換成輸出電流，而共源放大器則將輸入電流信號轉換成輸出電壓器則將輸入電流信號轉換成輸出電壓 n如將共源放大器和共柵放大器級聯(lián)使用則組成共源共柵放如將共源放大器和共柵放大器級聯(lián)使用則組成共源共柵放大器，即級大器，即級聯(lián)三極管（聯(lián)三極管（CascodeCascode）放大器）放大器nNMOS M1產(chǎn)生與

18、輸入電壓產(chǎn)生與輸入電壓Vin成正比的小信號漏電流，成正比的小信號漏電流，M2將漏電流轉換成輸出電壓將漏電流轉換成輸出電壓Vout，所以，所以M1為輸入器件，為輸入器件，M2為為共源共柵器件。共源共柵器件。 VoutVinVbRDM2M1XVoutVinVTN1Vdd gm2V2gmbVbsVin+-VoutV2RDgm1V1+-28CMOS共源共柵放大器共源共柵放大器n為了保證輸入器件為了保證輸入器件M1工作在飽和區(qū)，必須滿足工作在飽和區(qū)，必須滿足VXVinVTH1 n假如假如M1和和M2都處于飽和區(qū)，則都處于飽和區(qū)，則VX主要由偏置電壓主要由偏置電壓Vb決定：決定：VXVbVGS2，所以必須

19、保證，所以必須保證VbVGS2VinVTH1，即，即VbVinVTH1VGS2n為了保證共源共柵器件為了保證共源共柵器件M2工作在飽和區(qū)，必須滿足工作在飽和區(qū)，必須滿足VoutVbVTH2，為了保證為了保證M1和和M2都處于飽和區(qū)，則必須滿足都處于飽和區(qū)，則必須滿足VoutVinVTH1VGS2VTH2，但是，但是M2的增加會使放大器的輸出電壓擺幅減小的增加會使放大器的輸出電壓擺幅減小29CMOS共源共柵放大器共源共柵放大器n當當VinVGS2，由于，由于ISSiD1iD2，iD1相對相對iD2要增加，要增加，iD1的增大意味的增大意味著電流著電流iD3和和iD4也增加，根據(jù)基爾霍夫電流定律（

20、也增加，根據(jù)基爾霍夫電流定律（KCL），），iD2應小于應小于iD4，即輸出電流即輸出電流iout0；n如果如果VGS1VGS2，同樣輸出電流，同樣輸出電流iout0 33CMOSCMOS差分放大器的大信號特性差分放大器的大信號特性2/122/112122DDGSGSIDiiVVV21DDSSiiI2/124221422SSIDSSIDSSSSDIVIVIIi2/124222422SSIDSSIDSSSSDIVIVIIi假設M1和M2工作在飽和態(tài)，且M1和M2尺寸完全匹配，則大信號性能的關系式為 可以解出iD1和iD2CMOS差分放大器的大信號轉移特性曲線 34CMOS差分放大器的電壓電流轉移

21、 以上分析中采用差分輸入電壓VID來表示iD1和iD2，是電壓電流轉移函數(shù)，但它和電壓轉移函數(shù)一樣是很有用處的，所以CMOS差分放大器也是差分跨導放大器（OTA），大信號轉移特性曲線的斜率為CMOS差分放大器的跨導。將式iD1對VID取導數(shù)，并令VID0，求得CMOS差分放大器的單邊差分跨導為2/111/12/10144|LWIKIVigSSSSVIDDmID 當當ISS增加時，差分跨導也增加，即直流參數(shù)可以控制小信號特性增加時，差分跨導也增加，即直流參數(shù)可以控制小信號特性 對于差分輸入、差分輸出的雙邊跨導對于差分輸入、差分輸出的雙邊跨導gmd為為2/111/1)0(LWIKVVigSSIDI

22、Doutmd當當ID=ISS/2時，雙邊跨導等于單邊跨導的兩倍時，雙邊跨導等于單邊跨導的兩倍 LSSIDSSIDSSLDDoutRIVIVIRiiV2/12422214負載電阻為RL 35CMOSCMOS差分放大器差分放大器電壓轉移特性電壓轉移特性 n圖為圖為NMOS輸入差分放大器的模擬電壓轉移特性曲線，其中輸入差分放大器的模擬電壓轉移特性曲線，其中VDD5V，VSS-5V，輸入晶體管，輸入晶體管M1的柵電壓的柵電壓V，M2的柵電壓的柵電壓V分別為分別為-1V、0V和和1Vn當輸入器件都處于飽和特性時，曲線為近似線性，此時的當輸入器件都處于飽和特性時，曲線為近似線性，此時的VID較?。惠^??；共

23、模輸入電壓對轉移特性，特別是輸出信號擺幅有明顯的影響共模輸入電壓對轉移特性，特別是輸出信號擺幅有明顯的影響 .36CMOSCMOS差分放大器差分放大器輸入共模電壓特性輸入共模電壓特性M1或或M2的最小輸入電壓為的最小輸入電壓為113min1GSDSGSSSGVVVVV當當M1飽和時，飽和時，VDS1的最小絕對值為的最小絕對值為11min1TGSDSVVV131113min1TGSSSGSTGSGSSSGVVVVVVVVV132/13min1TTSSSSGVVIVVVGS3代入 采用同樣的方法分析得到采用同樣的方法分析得到M1的最大輸入電壓的最大輸入電壓12/11515max1TSSDSDDGS

24、DSDDGVIVVVVVV要獲得最大的共模輸入電壓范圍，應盡可能增加要獲得最大的共模輸入電壓范圍，應盡可能增加M1和和M3的寬長比，并盡量減小的寬長比，并盡量減小VDS5的絕對值。所以，的絕對值。所以，ISS變得越小，則輸入共模電壓范圍就越大變得越小，則輸入共模電壓范圍就越大 37CMOSCMOS差分放大器的小信號特性差分放大器的小信號特性圖為圖為NMOS輸入輸入CMOS差分放大器的小信號等效電路，用于器件完全匹配的差差分放大器的小信號等效電路，用于器件完全匹配的差分放大器分析，其中輸入分放大器分析，其中輸入NMOS晶體管的晶體管的M1和和M2的源極是交流地電位。的源極是交流地電位。 如果假設

25、差分放大器沒有負載，則當輸出級和交流地短路時，其差分跨導增益為如果假設差分放大器沒有負載，則當輸出級和交流地短路時，其差分跨導增益為 221131411GSmGSpmpmmoutVgVrgrggi其中 311/dsdsprrr38CMOSCMOS差分放大器的小信號特性差分放大器的小信號特性無負載差分電壓增益可以由差分放大器的小信號輸出電阻無負載差分電壓增益可以由差分放大器的小信號輸出電阻rout決定：決定：421dsdsoutggr42dsdsmdIDoutVgggVVA其中gmd=gm1=gm2 假設（假設（W/L）1,2=10/10um，ISS10uA，則，則NMOS輸入差分放大器的小信號

26、電壓輸入差分放大器的小信號電壓增益約為增益約為87，而，而PMOS輸入差分放大器的小信號增益為輸入差分放大器的小信號增益為60，兩者的差別是由電子，兩者的差別是由電子和空穴不同遷移率所造成的。和空穴不同遷移率所造成的。 CMOS差分放大器的頻率響應主要由電路各節(jié)點的寄生電容所決定，圖中的虛差分放大器的頻率響應主要由電路各節(jié)點的寄生電容所決定，圖中的虛線電容為等效寄生電容，其中線電容為等效寄生電容，其中C1包括包括Cgd1、Cbd1、Cbd3、Cgs3和和Cgs4，C2包括包括Cbd2、Cbd4、Cgd2和負載電容和負載電容CL，C3只包括只包括Cgd4。為了簡化分析，假設為了簡化分析，假設C3

27、為零為零。 39CMOSCMOS差分放大器的小信號特性差分放大器的小信號特性電壓轉移函數(shù)為電壓轉移函數(shù)為 222113421)()(1)(ssVsVsCggggsVGSGSmdsdsmout其中 2422Cggdsds 假設 24213CggCgdsdsm頻率響應可以簡化為頻率響應可以簡化為 22421)()(sgggsVsVdsdsmIDout頻率響應一級分析表明，在輸出端有一個由（頻率響應一級分析表明，在輸出端有一個由（gds2+gds4）/C2決定的單極點。決定的單極點。 CMOS差分放大器的轉換速率（差分放大器的轉換速率（SR）與）與ISS值和輸出端到交流地之間地電容有關值和輸出端到交

28、流地之間地電容有關 CISRSS/40七、七、CMOSCMOS基準源基準源n在模在模/數(shù)轉換器數(shù)轉換器(ADC)、數(shù)、數(shù)/模轉換器模轉換器(DAC)等混合信號集等混合信號集成電路設計中，基準源電路設計是關鍵子電路之一；成電路設計中，基準源電路設計是關鍵子電路之一； n帶隙基準源是目前應用最廣泛、性能最優(yōu)化的基準源電路，帶隙基準源是目前應用最廣泛、性能最優(yōu)化的基準源電路，可以實現(xiàn)高性能的電壓基準源、電流基準源及與溫度正比可以實現(xiàn)高性能的電壓基準源、電流基準源及與溫度正比（PTAT）基準源；）基準源；n電源靈敏度電源靈敏度SVDD和溫度系數(shù)和溫度系數(shù)TC； DDREFREFDDDDDDREFREF

29、VDDVVVVVVVVS/TVTCREF41簡單基準源簡單基準源 不同電位的分壓電路可以實現(xiàn)簡單的基準電壓源，其中無源器件和不同電位的分壓電路可以實現(xiàn)簡單的基準電壓源，其中無源器件和有源器件都可構成分壓電路有源器件都可構成分壓電路 （a a）有源基準源）有源基準源 （b b）PNPN結基準源結基準源 （c c）改進的）改進的PNPN結基準源結基準源 SEBREFIIqkTVVln121RRRVVEBREF42V VT T CMOSCMOS基準源基準源n由于有源器件兩端的電壓靈敏度小于由于有源器件兩端的電壓靈敏度小于1，所以如果有源器件上的電壓用，所以如果有源器件上的電壓用于產(chǎn)生基本電流，則可以

30、得到一個與電源電壓于產(chǎn)生基本電流，則可以得到一個與電源電壓VDD無關的電流和電壓。無關的電流和電壓。n基于這種技術所實現(xiàn)的基準源為基于這種技術所實現(xiàn)的基準源為VT基準源，又稱為自舉基準源基準源，又稱為自舉基準源圖是基于圖是基于CMOS工藝所實現(xiàn)的工藝所實現(xiàn)的VT基準源基準源電路，其中電流鏡電路，其中電流鏡M3和和M4使電流使電流I1和和I2相相等，等，I1流過流過M1產(chǎn)生電壓產(chǎn)生電壓VGS1，I2流過電阻流過電阻R產(chǎn)生壓降產(chǎn)生壓降I2R，由于，由于VGS1I2R，所以形，所以形成平衡點。成平衡點。43V VT T CMOSCMOS基準源基準源VT基準源的平衡點方程為基準源的平衡點方程為 2/1

31、1111122WCLIVVRIoxnTGS迭代求出RVIITQ12基本電流基本電流I1和和I2不隨不隨VDD的變化而變化，所以基本電流對的變化而變化，所以基本電流對VDD的靈敏度基本為零。的靈敏度基本為零。所以要獲得基準電壓或基準電流，則只要通過所以要獲得基準電壓或基準電流，則只要通過M5取鏡像電流，串聯(lián)電阻即可獲取鏡像電流，串聯(lián)電阻即可獲得基準電壓。得基準電壓。 在實際集成電路設計中，在實際集成電路設計中，VT基準源存在兩個平衡點，即零點和平衡點基準源存在兩個平衡點，即零點和平衡點Q。為了。為了防止電路工作在不恰當?shù)钠胶恻c，需要額外增加啟動電路。防止電路工作在不恰當?shù)钠胶恻c，需要額外增加啟動

32、電路。如果電路工作在零點，則如果電路工作在零點，則I1和和I2均為零，但是均為零，但是M7可以向可以向M1提供一個電流使電路提供一個電流使電路移到平衡點移到平衡點Q工作。當電路接近工作。當電路接近Q點時，點時，M7的源電壓增加使得通過的源電壓增加使得通過M7的電流的電流減小。工作在減小。工作在Q點時，通過點時，通過M1的電流基本上等于的電流基本上等于M3的電流。的電流。 44CMOS CMOS BandgapBandgap基準源基準源圖給出了帶隙電壓基準源的原理示意圖。結壓降圖給出了帶隙電壓基準源的原理示意圖。結壓降VEB在室溫下的溫度系數(shù)在室溫下的溫度系數(shù)約為約為-2.0mV/K，而熱電壓，而熱電壓VT(VT=k0T/q)在室溫下的溫度系數(shù)為在室溫下的溫度系數(shù)為0.085mV/K，將，將VT乘以常數(shù)乘以常數(shù)K并和并和VEB相加可得到輸出電壓相加可得到輸出電壓VREFTEBREFKVVV將式對溫度將式對溫度T微