數(shù)電-時序邏輯電路(三)

1、課程回顧：課程回顧： 概述概述時序邏輯電路的含義、時序邏輯電路的含義、構(gòu)成及結(jié)構(gòu)特點、分類構(gòu)成及結(jié)構(gòu)特點、分類 時序邏輯電路的分析方法時序邏輯電路的分析方法1. 同步時序邏輯電路的分析方法（含義、步驟）同步時序邏輯電路的分析方法（含義、步驟）2. 時序邏輯電路的表達方法（時序邏輯電路的表達方法（狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖圖和時序圖） 若干常用的時序邏輯電路若干常用的時序邏輯電路寄存器和移位寄寄存器和移位寄存器存器1. 工作原理（工作原理（D觸發(fā)器）觸發(fā)器）2. 移位寄存器擴展移位寄存器擴展習(xí)題:解答：解答： 驅(qū)動方程狀態(tài)方程輸出方程第六章第六章 時序邏輯電路（時序邏輯電

2、路（三三）本節(jié)次主要內(nèi)容本節(jié)次主要內(nèi)容： 若干常用的時序邏輯電路若干常用的時序邏輯電路計數(shù)器計數(shù)器6.3 若干常用的時序邏輯電路若干常用的時序邏輯電路6.3.2 計數(shù)器計數(shù)器在計算機和數(shù)字邏輯系統(tǒng)中，計數(shù)器是最基本、最常用的部件之一。它不僅可以記錄輸入的脈沖個數(shù)，還可以實現(xiàn)分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列等。計數(shù)器的分類：計數(shù)器的分類：按時鐘分:同步計數(shù)器、異步計數(shù)器。按計數(shù)過程中數(shù)字增減分：加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。按計數(shù)器中的數(shù)字編碼分：二進制計數(shù)器、二-十進制計數(shù)器和 循環(huán)碼計數(shù)器等。按計數(shù)容量分：二進制計數(shù)器、十進制計數(shù)器、六十進制等。6.3.2 計數(shù)器計數(shù)器一一 、同步計

3、數(shù)器、同步計數(shù)器1.同步二進制計數(shù)器（1）加法計數(shù)器：）加法計數(shù)器：原理：根據(jù)二進制加法運算規(guī)則可知：在多位二進制數(shù)末位加1，若第i位以下皆為1時，則第i位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，若用T 觸發(fā)器構(gòu)成計數(shù)器，則第i位觸發(fā)器輸入端Ti 的邏輯式應(yīng)為：1.010021TQQQQTijjiii圖6.3.10為4位同步二進制計數(shù)器的邏輯電路。每個觸發(fā)器都是聯(lián)成T 觸發(fā)器。 驅(qū)動方程驅(qū)動方程圖圖6.3.1021031020101QQQTQQTQTT6.3.2 計數(shù)器計數(shù)器 狀態(tài)方程狀態(tài)方程由于T觸發(fā)器的特性方程為：所以計數(shù)器狀態(tài)方程為： 輸出方程輸出方程QTQTQ*3210QQQQC 圖圖6.3.10321

4、032103210*3210210210*2101010*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ6.3.2 計數(shù)器計數(shù)器 狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表321032103210*3210210210*2101010*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ3210QQQQC 6.3.2 計數(shù)器計數(shù)器 狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖6.3.2 計數(shù)器計數(shù)器6.3.2 計數(shù)器計數(shù)器 時序圖 邏輯功能邏輯功能 由于每輸入16個CLK 脈沖觸發(fā)器的狀態(tài)一循環(huán)，并在輸出端C產(chǎn)生一進位信號，故為16進制計數(shù)器。若二進制數(shù)碼的位數(shù)

5、為n，而計數(shù)器的循環(huán)周期為2n，這樣計數(shù)器又叫二進制計數(shù)器。將計數(shù)器中能計到的最大數(shù)稱為計數(shù)器的容量，為2n1。 計數(shù)器有分頻功能，也把它叫做分頻器。若CLK脈沖的頻率為 f0 , 則由16進制計數(shù)器的時序圖可知，輸出端Q0、Q1、Q2、Q3的頻率為f0 / 2、f0 / 4、f 0 / 8、f0 / 16。6.3.2 計數(shù)器計數(shù)器*中規(guī)模集成的中規(guī)模集成的4位同步二進制計數(shù)器位同步二進制計數(shù)器74161（74LS161） 邏輯圖形符號及功能表注：注：74161和和74LS161只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。74LS162/3也是也是4位二進制加法計數(shù)器，但清零方式是同步

6、清零位二進制加法計數(shù)器，但清零方式是同步清零6.3.2 計數(shù)器計數(shù)器控制時鐘信號方式的控制時鐘信號方式的4位同步位同步二進制計數(shù)器二進制計數(shù)器10ijjiQCLKclk6.3.2 計數(shù)器計數(shù)器（2）減法計數(shù)器）減法計數(shù)器 原理根據(jù)二進制減法運算規(guī)則可知：在多位二進制數(shù)末位減1，若第i 位以下皆為0時，則第i 位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，若用T 觸發(fā)器構(gòu)成計數(shù)器，則第i 位觸發(fā)器輸入端Ti 的邏輯式應(yīng)為：10021TQQQTiii.6.3.2 計數(shù)器計數(shù)器 電路和狀態(tài)表6.3.2 計數(shù)器計數(shù)器（3）*可逆計數(shù)器可逆計數(shù)器74LS191/3 單時鐘方式加/減脈沖用同一輸入端，由加/減控制線的高低電平?jīng)Q

7、定加/減計數(shù)。74LS191就是單時鐘方式的可逆計數(shù)器，其圖形符號和功能表如圖所示。6.3.2 計數(shù)器計數(shù)器其中：其中：LD 異步置數(shù)端；異步置數(shù)端；S 計數(shù)控制端計數(shù)控制端 ；U / D加減計數(shù)控制端；加減計數(shù)控制端； C/B進位進位/借位輸出端借位輸出端 D0D3預(yù)置數(shù)輸入端；預(yù)置數(shù)輸入端；Q0 Q3計數(shù)輸出端計數(shù)輸出端注：注：CLKI計數(shù)脈沖輸入端，上升沿動作；計數(shù)脈沖輸入端，上升沿動作；CLKO串行時鐘輸出端，它串行時鐘輸出端，它等于（等于（ CLK ISC/B ） ，即允許計數(shù)，且，即允許計數(shù)，且當當C/B=1時，在下一個時，在下一個CLKI上上升沿到達前升沿到達前CLKO端有一個負

8、脈沖輸出。端有一個負脈沖輸出。6.3.2 計數(shù)器計數(shù)器 雙時鐘方式74LS193為雙時鐘加為雙時鐘加/減計數(shù)器，一個時鐘用作加法計數(shù)脈沖，減計數(shù)器，一個時鐘用作加法計數(shù)脈沖，一個時鐘用作減法計數(shù)脈沖，其圖形符號和功能表如下圖所示。一個時鐘用作減法計數(shù)脈沖，其圖形符號和功能表如下圖所示。6.3.2 計數(shù)器計數(shù)器2. 同步十進制計數(shù)器（1）加法計數(shù)器）加法計數(shù)器基本原理：基本原理：在四位二進制計數(shù)器在四位二進制計數(shù)器基礎(chǔ)上修改，當計到基礎(chǔ)上修改，當計到1001時，則下一個時，則下一個CLK電路狀態(tài)電路狀態(tài)回到回到0000。6.3.2 計數(shù)器計數(shù)器6.3.2 計數(shù)器計數(shù)器其電路如右圖所示。驅(qū)動方程：

9、30210310230101QQQQQTQQTQQTT6.3.2 計數(shù)器計數(shù)器狀態(tài)方程和轉(zhuǎn)換圖330210330210*3210210*2130130*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQ有效循環(huán)有效循環(huán)*中規(guī)模集成同步十進制計數(shù)器中規(guī)模集成同步十進制計數(shù)器74160（74LS160）74160（74LS160）邏輯符號和功能表如下圖所示。注：注：74LS160為十進制計數(shù)器，故進位脈沖是在為十進制計數(shù)器，故進位脈沖是在1001時出現(xiàn)的，而時出現(xiàn)的，而161為十六進制，進位脈沖是在為十六進制，進位脈沖是在1111時出現(xiàn)的。時出現(xiàn)的。6.3.2 計數(shù)

10、器計數(shù)器（2）減法計數(shù)器）減法計數(shù)器基本原理：對二進制減法計數(shù)器進行修改，在0000時減“1”后跳變?yōu)?001，然后按二進制減法計數(shù)就行了。6.3.2 計數(shù)器計數(shù)器邏輯電路如右圖所示。驅(qū)動方程狀態(tài)方程輸出方程 B=Q0Q1Q2Q30123123012123010)()(1QQQTQQQQQTQQQQTT6.3.2 計數(shù)器計數(shù)器 狀態(tài)轉(zhuǎn)換圖6.3.2 計數(shù)器計數(shù)器B=Q0Q1Q2Q3（3）*十進制可逆計數(shù)器十進制可逆計數(shù)器74LS190其邏輯圖形符號及功能表如圖所示。其邏輯圖形符號及功能表如圖所示。6.3.2 計數(shù)器計數(shù)器二二 、異步計數(shù)器、異步計數(shù)器1.異步二進制計數(shù)器（1 1）異步二進制加法

11、計數(shù)器異步二進制加法計數(shù)器構(gòu)成方法：構(gòu)成方法：觸發(fā)器接成計數(shù)器形式，時鐘CLK加在最低位，高位脈沖接在低位的Q 端或Q 端。在末位+1時，從低位到高位逐位進位方式工作。原則：原則：每1位從“1”變“0”時，向高位發(fā)出進位，使高位翻轉(zhuǎn)。6.3.2 計數(shù)器計數(shù)器由JK觸發(fā)器構(gòu)成的異步3位二進制加法計數(shù)器的邏輯電路及波形如圖所示。6.3.2 計數(shù)器計數(shù)器下降沿觸發(fā)下降沿觸發(fā)（2）異步二進制減法計數(shù)器）異步二進制減法計數(shù)器構(gòu)成方法：構(gòu)成方法：觸發(fā)器接成計數(shù)器形式，時鐘CLK加在最低位，高位脈沖接在低位的Q 端或Q 端。在末位-1時，從低位到高位逐位借位方式工作。原則：原則：每1位從“0”變“1”時，向

12、高位發(fā)出進位，使高位翻轉(zhuǎn)。6.3.2 計數(shù)器計數(shù)器由JK觸發(fā)器構(gòu)成的異步3位二進制加法計數(shù)器的邏輯電路及波形如圖所示。6.3.2 計數(shù)器計數(shù)器2. 異步十進制加法計數(shù)器原理：在4位二進制異步加法計數(shù)器上修改而成，要跳過1010 1111這六個狀態(tài)。由JK觸發(fā)器構(gòu)成的異步十進制計數(shù)器，其邏輯電路如圖所示，其狀態(tài)表及時序圖與同步十進制計數(shù)器相同。111131232213100KQQJKJKQJKJ6.3.2 計數(shù)器計數(shù)器三、任意進制計數(shù)器的構(gòu)成方法三、任意進制計數(shù)器的構(gòu)成方法若已有N進制計數(shù)器（如74LS161)，現(xiàn)在要實現(xiàn)M進制計數(shù)器。6.3.2 計數(shù)器計數(shù)器NMNM1. MN的情況這種情況下，

13、必須用多片N進制計數(shù)器組合起來，才能構(gòu)成M進制計數(shù)器。連接方式有串行進位方式、并行進位方式、整體置零方式和整體置數(shù)方式。 并行進位方式和串行進位方式并行進位方式和串行進位方式若M可分解為兩個小于N的因數(shù)相乘，即M=N1XN2，則可采用并行進位方式或串行進位方式將一個N1進制計數(shù)器和一個N2進制計數(shù)器連接起來構(gòu)成M進制計數(shù)器。例6.3.3試用兩片同步十進制計數(shù)器連接成百進制計數(shù)器。6.3.2 計數(shù)器計數(shù)器（1）在并行進位方式中，以低位片的進位輸出信號作為高位片的工作狀態(tài)控制信號，兩片的計數(shù)脈沖接在同一計數(shù)輸入脈沖信號上。6.3.2 計數(shù)器計數(shù)器并行進位方式并行進位方式（2）在串行進位方式中，以低位片的進位信號作為高位片的時鐘輸入信號，兩片始終同時處于計數(shù)狀態(tài)。串行進位方式串行進位方式6.3.2 計數(shù)器計數(shù)器（3）若要實現(xiàn)的M進制可分解成兩個小于N的因數(shù)相乘，即MN1N2,則先將N進制計數(shù)器接成N1進制計數(shù)器和N2進制計數(shù)器，再采用串行進位或并行進位方式將兩個計數(shù)器連接起來，構(gòu)成M進制計數(shù)器。 整體置零方式和整體置數(shù)方式整體置零方式和整體置數(shù)方式若要實現(xiàn)的M進制（如31進制）不可分解成兩個小于N的因數(shù)相乘，則要采用整體置零法或整體置數(shù)法構(gòu)成。首先將兩片N進制計數(shù)器