數(shù)電-時(shí)序邏輯電路(三)

1、課程回顧：課程回顧： 概述概述時(shí)序邏輯電路的含義、時(shí)序邏輯電路的含義、構(gòu)成及結(jié)構(gòu)特點(diǎn)、分類(lèi)構(gòu)成及結(jié)構(gòu)特點(diǎn)、分類(lèi) 時(shí)序邏輯電路的分析方法時(shí)序邏輯電路的分析方法1. 同步時(shí)序邏輯電路的分析方法（含義、步驟）同步時(shí)序邏輯電路的分析方法（含義、步驟）2. 時(shí)序邏輯電路的表達(dá)方法（時(shí)序邏輯電路的表達(dá)方法（狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖圖和時(shí)序圖） 若干常用的時(shí)序邏輯電路若干常用的時(shí)序邏輯電路寄存器和移位寄寄存器和移位寄存器存器1. 工作原理（工作原理（D觸發(fā)器）觸發(fā)器）2. 移位寄存器擴(kuò)展移位寄存器擴(kuò)展習(xí)題:解答：解答： 驅(qū)動(dòng)方程狀態(tài)方程輸出方程第六章第六章 時(shí)序邏輯電路（時(shí)序邏輯電

2、路（三三）本節(jié)次主要內(nèi)容本節(jié)次主要內(nèi)容： 若干常用的時(shí)序邏輯電路若干常用的時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器6.3 若干常用的時(shí)序邏輯電路若干常用的時(shí)序邏輯電路6.3.2 計(jì)數(shù)器計(jì)數(shù)器在計(jì)算機(jī)和數(shù)字邏輯系統(tǒng)中，計(jì)數(shù)器是最基本、最常用的部件之一。它不僅可以記錄輸入的脈沖個(gè)數(shù)，還可以實(shí)現(xiàn)分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列等。計(jì)數(shù)器的分類(lèi)：計(jì)數(shù)器的分類(lèi)：按時(shí)鐘分:同步計(jì)數(shù)器、異步計(jì)數(shù)器。按計(jì)數(shù)過(guò)程中數(shù)字增減分：加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。按計(jì)數(shù)器中的數(shù)字編碼分：二進(jìn)制計(jì)數(shù)器、二-十進(jìn)制計(jì)數(shù)器和 循環(huán)碼計(jì)數(shù)器等。按計(jì)數(shù)容量分：二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、六十進(jìn)制等。6.3.2 計(jì)數(shù)器計(jì)數(shù)器一一 、同步計(jì)

3、數(shù)器、同步計(jì)數(shù)器1.同步二進(jìn)制計(jì)數(shù)器（1）加法計(jì)數(shù)器：）加法計(jì)數(shù)器：原理：根據(jù)二進(jìn)制加法運(yùn)算規(guī)則可知：在多位二進(jìn)制數(shù)末位加1，若第i位以下皆為1時(shí)，則第i位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，若用T 觸發(fā)器構(gòu)成計(jì)數(shù)器，則第i位觸發(fā)器輸入端Ti 的邏輯式應(yīng)為：1.010021TQQQQTijjiii圖6.3.10為4位同步二進(jìn)制計(jì)數(shù)器的邏輯電路。每個(gè)觸發(fā)器都是聯(lián)成T 觸發(fā)器。 驅(qū)動(dòng)方程驅(qū)動(dòng)方程圖圖6.3.1021031020101QQQTQQTQTT6.3.2 計(jì)數(shù)器計(jì)數(shù)器 狀態(tài)方程狀態(tài)方程由于T觸發(fā)器的特性方程為：所以計(jì)數(shù)器狀態(tài)方程為： 輸出方程輸出方程QTQTQ*3210QQQQC 圖圖6.3.10321

4、032103210*3210210210*2101010*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ6.3.2 計(jì)數(shù)器計(jì)數(shù)器 狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表321032103210*3210210210*2101010*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ3210QQQQC 6.3.2 計(jì)數(shù)器計(jì)數(shù)器 狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖6.3.2 計(jì)數(shù)器計(jì)數(shù)器6.3.2 計(jì)數(shù)器計(jì)數(shù)器 時(shí)序圖 邏輯功能邏輯功能 由于每輸入16個(gè)CLK 脈沖觸發(fā)器的狀態(tài)一循環(huán)，并在輸出端C產(chǎn)生一進(jìn)位信號(hào)，故為16進(jìn)制計(jì)數(shù)器。若二進(jìn)制數(shù)碼的位數(shù)

5、為n，而計(jì)數(shù)器的循環(huán)周期為2n，這樣計(jì)數(shù)器又叫二進(jìn)制計(jì)數(shù)器。將計(jì)數(shù)器中能計(jì)到的最大數(shù)稱(chēng)為計(jì)數(shù)器的容量，為2n1。 計(jì)數(shù)器有分頻功能，也把它叫做分頻器。若CLK脈沖的頻率為 f0 , 則由16進(jìn)制計(jì)數(shù)器的時(shí)序圖可知，輸出端Q0、Q1、Q2、Q3的頻率為f0 / 2、f0 / 4、f 0 / 8、f0 / 16。6.3.2 計(jì)數(shù)器計(jì)數(shù)器*中規(guī)模集成的中規(guī)模集成的4位同步二進(jìn)制計(jì)數(shù)器位同步二進(jìn)制計(jì)數(shù)器74161（74LS161） 邏輯圖形符號(hào)及功能表注：注：74161和和74LS161只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。74LS162/3也是也是4位二進(jìn)制加法計(jì)數(shù)器，但清零方式是同步

6、清零位二進(jìn)制加法計(jì)數(shù)器，但清零方式是同步清零6.3.2 計(jì)數(shù)器計(jì)數(shù)器控制時(shí)鐘信號(hào)方式的控制時(shí)鐘信號(hào)方式的4位同步位同步二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器10ijjiQCLKclk6.3.2 計(jì)數(shù)器計(jì)數(shù)器（2）減法計(jì)數(shù)器）減法計(jì)數(shù)器 原理根據(jù)二進(jìn)制減法運(yùn)算規(guī)則可知：在多位二進(jìn)制數(shù)末位減1，若第i 位以下皆為0時(shí)，則第i 位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，若用T 觸發(fā)器構(gòu)成計(jì)數(shù)器，則第i 位觸發(fā)器輸入端Ti 的邏輯式應(yīng)為：10021TQQQTiii.6.3.2 計(jì)數(shù)器計(jì)數(shù)器 電路和狀態(tài)表6.3.2 計(jì)數(shù)器計(jì)數(shù)器（3）*可逆計(jì)數(shù)器可逆計(jì)數(shù)器74LS191/3 單時(shí)鐘方式加/減脈沖用同一輸入端，由加/減控制線(xiàn)的高低電平?jīng)Q

7、定加/減計(jì)數(shù)。74LS191就是單時(shí)鐘方式的可逆計(jì)數(shù)器，其圖形符號(hào)和功能表如圖所示。6.3.2 計(jì)數(shù)器計(jì)數(shù)器其中：其中：LD 異步置數(shù)端；異步置數(shù)端；S 計(jì)數(shù)控制端計(jì)數(shù)控制端 ；U / D加減計(jì)數(shù)控制端；加減計(jì)數(shù)控制端； C/B進(jìn)位進(jìn)位/借位輸出端借位輸出端 D0D3預(yù)置數(shù)輸入端；預(yù)置數(shù)輸入端；Q0 Q3計(jì)數(shù)輸出端計(jì)數(shù)輸出端注：注：CLKI計(jì)數(shù)脈沖輸入端，上升沿動(dòng)作；計(jì)數(shù)脈沖輸入端，上升沿動(dòng)作；CLKO串行時(shí)鐘輸出端，它串行時(shí)鐘輸出端，它等于（等于（ CLK ISC/B ） ，即允許計(jì)數(shù)，且，即允許計(jì)數(shù)，且當(dāng)當(dāng)C/B=1時(shí)，在下一個(gè)時(shí)，在下一個(gè)CLKI上上升沿到達(dá)前升沿到達(dá)前CLKO端有一個(gè)負(fù)

8、脈沖輸出。端有一個(gè)負(fù)脈沖輸出。6.3.2 計(jì)數(shù)器計(jì)數(shù)器 雙時(shí)鐘方式74LS193為雙時(shí)鐘加為雙時(shí)鐘加/減計(jì)數(shù)器，一個(gè)時(shí)鐘用作加法計(jì)數(shù)脈沖，減計(jì)數(shù)器，一個(gè)時(shí)鐘用作加法計(jì)數(shù)脈沖，一個(gè)時(shí)鐘用作減法計(jì)數(shù)脈沖，其圖形符號(hào)和功能表如下圖所示。一個(gè)時(shí)鐘用作減法計(jì)數(shù)脈沖，其圖形符號(hào)和功能表如下圖所示。6.3.2 計(jì)數(shù)器計(jì)數(shù)器2. 同步十進(jìn)制計(jì)數(shù)器（1）加法計(jì)數(shù)器）加法計(jì)數(shù)器基本原理：基本原理：在四位二進(jìn)制計(jì)數(shù)器在四位二進(jìn)制計(jì)數(shù)器基礎(chǔ)上修改，當(dāng)計(jì)到基礎(chǔ)上修改，當(dāng)計(jì)到1001時(shí)，則下一個(gè)時(shí)，則下一個(gè)CLK電路狀態(tài)電路狀態(tài)回到回到0000。6.3.2 計(jì)數(shù)器計(jì)數(shù)器6.3.2 計(jì)數(shù)器計(jì)數(shù)器其電路如右圖所示。驅(qū)動(dòng)方程：

9、30210310230101QQQQQTQQTQQTT6.3.2 計(jì)數(shù)器計(jì)數(shù)器狀態(tài)方程和轉(zhuǎn)換圖330210330210*3210210*2130130*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQ有效循環(huán)有效循環(huán)*中規(guī)模集成同步十進(jìn)制計(jì)數(shù)器中規(guī)模集成同步十進(jìn)制計(jì)數(shù)器74160（74LS160）74160（74LS160）邏輯符號(hào)和功能表如下圖所示。注：注：74LS160為十進(jìn)制計(jì)數(shù)器，故進(jìn)位脈沖是在為十進(jìn)制計(jì)數(shù)器，故進(jìn)位脈沖是在1001時(shí)出現(xiàn)的，而時(shí)出現(xiàn)的，而161為十六進(jìn)制，進(jìn)位脈沖是在為十六進(jìn)制，進(jìn)位脈沖是在1111時(shí)出現(xiàn)的。時(shí)出現(xiàn)的。6.3.2 計(jì)數(shù)

10、器計(jì)數(shù)器（2）減法計(jì)數(shù)器）減法計(jì)數(shù)器基本原理：對(duì)二進(jìn)制減法計(jì)數(shù)器進(jìn)行修改，在0000時(shí)減“1”后跳變?yōu)?001，然后按二進(jìn)制減法計(jì)數(shù)就行了。6.3.2 計(jì)數(shù)器計(jì)數(shù)器邏輯電路如右圖所示。驅(qū)動(dòng)方程狀態(tài)方程輸出方程 B=Q0Q1Q2Q30123123012123010)()(1QQQTQQQQQTQQQQTT6.3.2 計(jì)數(shù)器計(jì)數(shù)器 狀態(tài)轉(zhuǎn)換圖6.3.2 計(jì)數(shù)器計(jì)數(shù)器B=Q0Q1Q2Q3（3）*十進(jìn)制可逆計(jì)數(shù)器十進(jìn)制可逆計(jì)數(shù)器74LS190其邏輯圖形符號(hào)及功能表如圖所示。其邏輯圖形符號(hào)及功能表如圖所示。6.3.2 計(jì)數(shù)器計(jì)數(shù)器二二 、異步計(jì)數(shù)器、異步計(jì)數(shù)器1.異步二進(jìn)制計(jì)數(shù)器（1 1）異步二進(jìn)制加法

11、計(jì)數(shù)器異步二進(jìn)制加法計(jì)數(shù)器構(gòu)成方法：構(gòu)成方法：觸發(fā)器接成計(jì)數(shù)器形式，時(shí)鐘CLK加在最低位，高位脈沖接在低位的Q 端或Q 端。在末位+1時(shí)，從低位到高位逐位進(jìn)位方式工作。原則：原則：每1位從“1”變“0”時(shí)，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)。6.3.2 計(jì)數(shù)器計(jì)數(shù)器由JK觸發(fā)器構(gòu)成的異步3位二進(jìn)制加法計(jì)數(shù)器的邏輯電路及波形如圖所示。6.3.2 計(jì)數(shù)器計(jì)數(shù)器下降沿觸發(fā)下降沿觸發(fā)（2）異步二進(jìn)制減法計(jì)數(shù)器）異步二進(jìn)制減法計(jì)數(shù)器構(gòu)成方法：構(gòu)成方法：觸發(fā)器接成計(jì)數(shù)器形式，時(shí)鐘CLK加在最低位，高位脈沖接在低位的Q 端或Q 端。在末位-1時(shí)，從低位到高位逐位借位方式工作。原則：原則：每1位從“0”變“1”時(shí)，向

12、高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)。6.3.2 計(jì)數(shù)器計(jì)數(shù)器由JK觸發(fā)器構(gòu)成的異步3位二進(jìn)制加法計(jì)數(shù)器的邏輯電路及波形如圖所示。6.3.2 計(jì)數(shù)器計(jì)數(shù)器2. 異步十進(jìn)制加法計(jì)數(shù)器原理：在4位二進(jìn)制異步加法計(jì)數(shù)器上修改而成，要跳過(guò)1010 1111這六個(gè)狀態(tài)。由JK觸發(fā)器構(gòu)成的異步十進(jìn)制計(jì)數(shù)器，其邏輯電路如圖所示，其狀態(tài)表及時(shí)序圖與同步十進(jìn)制計(jì)數(shù)器相同。111131232213100KQQJKJKQJKJ6.3.2 計(jì)數(shù)器計(jì)數(shù)器三、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法三、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法若已有N進(jìn)制計(jì)數(shù)器（如74LS161)，現(xiàn)在要實(shí)現(xiàn)M進(jìn)制計(jì)數(shù)器。6.3.2 計(jì)數(shù)器計(jì)數(shù)器NMNM1. MN的情況這種情況下，

13、必須用多片N進(jìn)制計(jì)數(shù)器組合起來(lái)，才能構(gòu)成M進(jìn)制計(jì)數(shù)器。連接方式有串行進(jìn)位方式、并行進(jìn)位方式、整體置零方式和整體置數(shù)方式。 并行進(jìn)位方式和串行進(jìn)位方式并行進(jìn)位方式和串行進(jìn)位方式若M可分解為兩個(gè)小于N的因數(shù)相乘，即M=N1XN2，則可采用并行進(jìn)位方式或串行進(jìn)位方式將一個(gè)N1進(jìn)制計(jì)數(shù)器和一個(gè)N2進(jìn)制計(jì)數(shù)器連接起來(lái)構(gòu)成M進(jìn)制計(jì)數(shù)器。例6.3.3試用兩片同步十進(jìn)制計(jì)數(shù)器連接成百進(jìn)制計(jì)數(shù)器。6.3.2 計(jì)數(shù)器計(jì)數(shù)器（1）在并行進(jìn)位方式中，以低位片的進(jìn)位輸出信號(hào)作為高位片的工作狀態(tài)控制信號(hào)，兩片的計(jì)數(shù)脈沖接在同一計(jì)數(shù)輸入脈沖信號(hào)上。6.3.2 計(jì)數(shù)器計(jì)數(shù)器并行進(jìn)位方式并行進(jìn)位方式（2）在串行進(jìn)位方式中，以低位片的進(jìn)位信號(hào)作為高位片的時(shí)鐘輸入信號(hào)，兩片始終同時(shí)處于計(jì)數(shù)狀態(tài)。串行進(jìn)位方式串行進(jìn)位方式6.3.2 計(jì)數(shù)器計(jì)數(shù)器（3）若要實(shí)現(xiàn)的M進(jìn)制可分解成兩個(gè)小于N的因數(shù)相乘，即MN1N2,則先將N進(jìn)制計(jì)數(shù)器接成N1進(jìn)制計(jì)數(shù)器和N2進(jìn)制計(jì)數(shù)器，再采用串行進(jìn)位或并行進(jìn)位方式將兩個(gè)計(jì)數(shù)器連接起來(lái)，構(gòu)成M進(jìn)制計(jì)數(shù)器。 整體置零方式和整體置數(shù)方式整體置零方式和整體置數(shù)方式若要實(shí)現(xiàn)的M進(jìn)制（如31進(jìn)制）不可分解成兩個(gè)小于N的因數(shù)相乘，則要采用整體置零法或整體置數(shù)法構(gòu)成。首先將兩片N進(jìn)制計(jì)數(shù)器