計算機組成原理課程設計—超前進位加法器的設計

1、 沈陽航空航天大學課課 程程 設設 計計 報報 告告課程設計名稱：計算機組成原理課程設計計算機組成原理課程設計課程設計題目：超前進位加法器的設計超前進位加法器的設計院（系）：計算機學院專 業(yè)： 班 級：學 號：姓 名：指導教師： 完成日期： 沈陽航空航天大學課程設計報告 目目 錄錄第第 1 章章 總體設計方案總體設計方案.11.1設計原理.11.2 設計思路 .21.3 設計環(huán)境 .3第第 2 章章 詳細設計方案詳細設計方案.42.1 頂層方案圖的設計與實現(xiàn) .42.1.1 創(chuàng)建頂層圖形設計文件.42.1.2 器件的選擇與引腳鎖定.52.1.3 編譯、綜合、適配.72.2 功能模塊的設計與實現(xiàn)

2、 .72.2 四位超前進位加法器模塊的設計與實現(xiàn).72.3 仿真調試 .9第第 3 章章 編程下載與硬件測試編程下載與硬件測試.113.1 編程下載 .113.2 硬件測試及結果分析 .11參考文獻參考文獻.13附附 錄（程序清單或電路原理圖）錄（程序清單或電路原理圖）.14沈陽航空航天大學課程設計報告1第 1 章 總體設計方案1.1設計原理設計原理八位超前進位加法器，可以由 2 個四位超前進位加法器構成。由第一個四位超前進位加法器的進位輸出作為第二個超前進位加法器的進位輸入即可實現(xiàn)八位超前進位加法器的設計。超前進位產(chǎn)生電路是根據(jù)各位進位的形成條件來實現(xiàn)的。只要滿足下述條件，就可形成進位 C1

3、、C2、C3、C4。所以：第一位的進位 C1=X1*Y1+(X1+Y1)*C0 第二位的進位 C2=X2*Y2+(X2+Y2)*X1*Y1+(X2+Y2)(X1+Y1)C0 第三位的進位 C3=X3*Y3+(X3+Y3)X2*Y2+(X3+Y3)*(X2+Y2)*X1*Y1+ (X3+Y3)(X2+Y2)(X1+Y1)*C0 第四位的進位 C4=X4*Y4+(X4+Y4)*X3*Y3+(X4+Y4)*(X3+Y3) * X2*Y2 +(X4+Y4)(X3+Y3)(X2+Y2)*X1*Y1 +(X4+Y4)(X3+Y3)(X2+Y2)(X1+Y1)*C0下面引入進位傳遞函數(shù) Pi 和進位產(chǎn)生函數(shù)

4、 Gi 的概念。它們定義為： Pi=Xi+Yi Gi=Xi*YiP1 的意義是：當 X1 和 Y1 中有一個為 1 時，若有進位輸入，則本位向高位傳遞此進位。這個進位可以看成是低位進位越過本位直接向高位傳遞的。G1 的意義是：當 X1，Y1 均為 1 時，不管有無進位輸入，本位定會產(chǎn)生向高位的進位。將 Pi，Gi 代人 C1C4 式中，便可得；C1=G1+P1*C0 式（1）C2=G2+P2*G1+P2*P1*C0 式（2）C3=G3+P3*G2+P3*P2*G1+P3*P2*P1*C0 式（3）沈陽航空航天大學課程設計報告2C4=G4+P4*G3+P4*P3*G2+P4*P3*P2*G1+P

5、4*P3*P2*P1*C0 式（4）八位超前進位加法器可由 2 個四位超前進位加法器（ASD）組成，第一個四位超前進位加法器的輸出作為第二個四位超前進位加法器的進位輸入即可形成八位的超前進位加法器。八位超前進位加法器的原理框圖如圖 1.1 所示： 圖圖 1.1 八位超前進位加法器原理框圖八位超前進位加法器原理框圖1.2 設計思路設計思路一個八位超前進位加法器，可以由 2 個四位超前進位加法器模塊構成。四位超前進位加法器采用 Schematic 設計輸入方式，頂層的四位超前進位加法器采用原理圖設計輸入方式。采用硬件描述語言進行電路設計并實現(xiàn)上述給定進位的功能，設計的Schematic 程序經(jīng)編譯

6、、調試后形成 lll*.bit 文件并下載到 XCV200 可編程邏輯芯沈陽航空航天大學課程設計報告3片中，經(jīng)硬件測試驗證設計的正確性。1.3 設計環(huán)境設計環(huán)境硬件環(huán)境：偉福 COP2000 型計算機組成原理實驗儀、XCV200 實驗板、微機；EDA 環(huán)境：Xilinx Foundation F3.1 設計軟件、ModulSim EDA 仿真軟件。沈陽航空航天大學課程設計報告4第 2 章 詳細設計方案2.1 頂層方案圖的設計與實現(xiàn)頂層方案圖的設計與實現(xiàn)頂層方案圖實現(xiàn)一位全加器的邏輯功能，采用原理圖設計輸入方式完成，電路實現(xiàn)基于 XCV200 可編程邏輯芯片。在完成原理圖的功能設計后，把輸入/輸

7、出信號安排到 XCV200 指定的引腳上去，實現(xiàn)芯片的引腳鎖定并進行硬件測試，檢驗硬件測試結果與軟件仿真結果是否相等，由此判斷出八位超前進位加法器的設計是否符合要求。2.1.1 創(chuàng)建頂層圖形設計文件創(chuàng)建頂層圖形設計文件頂層圖形文件由 2 個超前進位加法器（ASD）構成，實現(xiàn) 17 位輸入 9 位輸出。八位超前進位加法器可由 2 個四位超前進位加法器（ASD）組成，第一個四位超前進位加法器的輸出作為第二個四位超前進位加法器的進位輸入即可形成八位的超前進位加法器。并且，U6 輸入端的 A0A3 為第一個數(shù)的低四位（A0 為最低位） ，U6 輸入端的 B0B3 為第二個數(shù)的低四位（B0 為最低位）

8、，U6 輸入端的進位輸入 C0 初始設置為 0；U7 輸入端的 A0A3 為第一個數(shù)的高四位（A3 為第一個數(shù)的最高位） ，U7 輸入端的 B0B3 為第二個數(shù)的高四位（B3 為第二個數(shù)的最高位） ；U6 輸出端的 F0F3 為兩個數(shù)相加和的低四位（F0 為最低位） ，U7 輸出端的 F0F3 為兩個數(shù)相加和的高四位（F3 為高位） ，并且 U7 輸出端的 C4 為進位輸出端（即兩個數(shù)加和的最高位） ?？梢杂帽磉_式表示兩個數(shù)相加為：A7A6A5A4A3A2A1A0+B7B6B5B4B3B2B1B0+C0=C4F7F6F5F4F3F2F1F0可利用 Xilinx Foundation F3.1

9、實現(xiàn)頂層圖形文件的設計，頂層圖形文件結構如圖 2.1 所示：沈陽航空航天大學課程設計報告5圖圖 2.1 八位超前進位加法器頂層圖形文件結構八位超前進位加法器頂層圖形文件結構2.1.2 器件的選擇與引腳鎖定器件的選擇與引腳鎖定（1）器件的選擇）器件的選擇由于硬件設計環(huán)境是基于偉福 COP2000 型計算機組成原理實驗儀和 XCV200實驗板，故采用的目標芯片為 Xilinx XCV200 可編程邏輯芯片。（2）引腳鎖定）引腳鎖定把頂層圖形文件中的輸入/輸出信號安排到 Xilinx XCV200 芯片指定的引腳上去，實現(xiàn)芯片的引腳鎖定，為硬件測試做好準備工作。各信號及 Xilinx XCV200芯

10、片引腳對應關系如圖 2.1 和表 2.1 所示：沈陽航空航天大學課程設計報告6圖圖 2.1 八位超前進位加法器對應八位超前進位加法器對應 XCV200 芯片引腳芯片引腳 表表 2.1 輸入輸入/輸出信號和輸出信號和 XCV200 芯片引腳對應關系芯片引腳對應關系輸入信號輸入信號 XCV200芯片引腳芯片引腳輸出信號輸出信號 XCV200芯片引腳芯片引腳A0LOC=P41F0LOC=P110A1LOC=P40F1LOC=P111A2LOC=P39F2LOC=P203A3LOC=P38F3LOC=P185 A4LOC=P36F4 LOC=P184A5LOC=P35F5LOC=P178A6LOC=P

11、34F6LOC=P152A7LOC=P33F7LOC=P147B0 LOC=P47C4LOC=P78B1 LOC=P48B2 LOC=P49B3 LOC=P50沈陽航空航天大學課程設計報告7B4LOC=P53B5LOC=P54B6LOC=P55B7LOC=P56C0LOC=P632.1.3 編譯、綜合、適配編譯、綜合、適配利用 Xilinx 編譯器對頂層圖形文件進行編譯、綜合、優(yōu)化、邏輯分割、適配和布線，生成可供時序仿真的文件和器件下載編程文件。2.2 功能模塊的設計與實現(xiàn)功能模塊的設計與實現(xiàn)八位超前進位加法器采用 Schematic 設計輸入方式，由 2 個四位超前進位加法器構成，四位超前進

12、位加法器的內部采用門電路設計并引入了進位傳遞函數(shù) Pi和進位產(chǎn)生函數(shù) Gi 的概念。2.2 四位超前進位加法器模塊的設計與實現(xiàn)四位超前進位加法器模塊的設計與實現(xiàn)根據(jù)上面在 1.1 中講述的四位超前進位加法器的設計原理那樣，四位超前進位加法器的實現(xiàn)是建立在進位 C1，C2，C3，C4 的基礎之上的。所以，由于上面第 1 章第 1 節(jié)中關于進位 C1，C2，C3，C4 已經(jīng)進行了詳細的講述，根據(jù)式（1） 、 （2） 、 （3） 、 （4）可以畫出四位超前進位加法器的邏輯圖。九個輸入分別用表示 A0、A1、A2、A3、B0、B1、B2、B3、C0，輸出用F0、F1、F2、F3、C4 表示，形成的 S

13、chematic 四位加法器芯片用 ASD 來命名。四位超前進位加法器的邏輯圖如圖 2.2 所示：（1） 創(chuàng)建創(chuàng)建 Schematic 原理圖（及四位超前進位加法器的邏輯圖）原理圖（及四位超前進位加法器的邏輯圖）沈陽航空航天大學課程設計報告8 圖圖 2.2 四位超前進位加法器的邏輯圖四位超前進位加法器的邏輯圖（2）功能仿真）功能仿真對創(chuàng)建的四位超前進位加法器（ASD）進行功能仿真，驗證其功能的正確性，可用 Xilinx 編譯器的 Simulator 模塊實現(xiàn)。則A3A2A1A0+B3B2B1B0+C0=C4F3F2F1F0四位超前進位加法器的結果圖、波形仿真圖如 2.3、2.4 所示，將兩個圖

14、的結果與理論計算結果進行比較驗證，由此判斷四位超前進位加法器（ASD）的設計是否正確，若兩個圖的結果與理論計算結果一致，那么說明四位超前進位加法器的設計完全正確。四位超前進位加法器的結果圖、波形仿真圖如圖 2.3、2.4 所示：沈陽航空航天大學課程設計報告9圖圖 2.3 四位超前進位加法器的結果圖四位超前進位加法器的結果圖圖圖 2.4 四位超前進位加法器的波形仿真四位超前進位加法器的波形仿真2.3 仿真調試仿真調試仿真調試主要驗證設計電路邏輯功能、時序的正確性，本設計中主要采用功能仿真方法對設計的電路進行仿真。功能仿真波形結果如圖 2.6 所示，對仿真數(shù)據(jù)結果與理論計算結果進行對比（理論計算結

15、果為：11100011+00111100+0=100011111） ，可以看出功能仿真結果是正確的，進而說明電路設計的正確性。八位超前進位加法器的結果圖、波形仿真圖如圖 2.5、2.6 所示：沈陽航空航天大學課程設計報告10圖圖 2.5 八位超前進位加法器的結果圖八位超前進位加法器的結果圖圖圖 2.6 八位超前進位加法器的波形仿真八位超前進位加法器的波形仿真 沈陽航空航天大學課程設計報告11第 3 章 編程下載與硬件測試3.1 編程下載編程下載利用 Xilinx 的編程下載功能，將得到的 lll*.bit 文件下載到 XCV200 實驗板的XCV200 可編程邏輯芯片中。3.2 硬件測試及結果

16、分析硬件測試及結果分析利用 XCV200 實驗板進行硬件功能測試。八位超前進位加法器的輸入數(shù)據(jù)通過 XCV200 實驗板的輸入開關 K4、K3、K2 實現(xiàn)，輸出數(shù)據(jù)通過 XCV200 實驗板的 LED 指示燈實現(xiàn)，其對應關系如表 3.1 所示。表表 3.1 XCV200 實驗板信號對應關系實驗板信號對應關系XCV200 芯片引腳信號芯片引腳信號XCV200 實驗板實驗板A7A0K4 B7B0K3C0K2：7F7F0A7A0 C4B7輸入兩個參數(shù)作為輸入數(shù)據(jù)，測試輸出結果，即用 XCV200 實驗板的開關K2，K3，K4 輸入數(shù)據(jù)，同時觀察 B7、A7A0 的輸出。理論運算的結果是：C4F7F6

17、F5F4F3F2F1F0=A7A6A5A4A3A2A1A0+B7B6B5B4B3B2B1B0+C0=10100100+01101100+0=010010111將硬件測試結果與理論運算結果進行比較，驗證設計的八位超前進位加法器的計算結果是否正確，有圖 3.1 可知八位超前進位加法器的計算結果與理論值相沈陽航空航天大學課程設計報告12等，說明設計的八位超前進位加法器正確。經(jīng)過軟件編譯形成 lll*bit 文件，打開COP2000 并開啟試驗箱，首先進行串口通信測試，串口通信測試成功后，點擊FPGA 編程，選中 lll*bit 文件進行下載，下載完成后將 K4 設置為 10100100，K3設置為

18、01101100，K2：7 設置為 0，觀察輸出 B7 和 A7A0 的變化情況。硬件測試結果如圖 3.1 所示： 圖圖 3.1 硬件測試結果硬件測試結果 由圖 3.1 硬件測試結果可知測試結果與理論計算結果完全相同，說明設計的八位超前進位加法器是正確的，符合要求的。沈陽航空航天大學課程設計報告13參考文獻1 曹昕燕. EDA 技術實驗與課程設計M.北京：清華大學出版社，20062 范延濱.微型計算機系統(tǒng)原理、接口與 EDA 設計技術M.北京：北京郵電大學出版社，20063 王愛英.計算機組成與結構(第 4 版)M.北京：清華大學出版社，20064 侯伯亨，顧新.VHDL 硬件描述語言與數(shù)字邏輯電路設計.西安：西安電子科技大學出版社，19995 杜建國.Veriling HDL 硬件描述語言.北京：國防工業(yè)出版社，20036 林灶生.劉紹漢。Verilog FPGA 芯片設計.北京：北京航空航天出版社，20067 白中英.計算機組成原理（第 3 版）.北京