cmos實驗報告

1、 模擬集成電路設計實驗報告學院：班級：學號：姓名：班內(nèi)序號：實驗一:共源級放大器性能分析一、實驗目的 1、掌握synopsys軟件啟動和電路原理圖（schematic）設計輸入方法； 2、掌握使用synopsys電路仿真軟件custom designer對原理圖進行電路特性仿真； 3、輸入共源級放大器電路并對其進行DC、AC分析，繪制曲線； 4、深入理解共源級放大器的工作原理以及mos管參數(shù)的改變對放大器性能的影響 二、實驗要求 1、啟動synopsys，建立庫及Cellview文件。 2、輸入共源級放大器電路圖。

2、 3、設置仿真環(huán)境。 4、仿真并查看仿真結果，繪制曲線。 三、實驗結果 1、電路圖 2、幅度和相位曲線3、部分參數(shù)四、實驗結果分析 器件參數(shù)：  NMOS管的寬長比為10，柵源之間所接電容1pF，Rd=10K。 實驗結果： 由仿真結果有：gm=173u，Rd=10k，所以增益Av=173*10/1000=1.73=4.76dB  實驗二:差分放大器設計一、實驗目的 1.掌握差分放大器的設計方法； 2.掌握差分放大器的調試與性能指標的測試方法。 二、實驗要求

3、 1.確定放大電路； 2.確定靜態(tài)工作點Q； 3.確定電路其他參數(shù)。 4.電壓放大倍數(shù)大于20dB，盡量增大GBW，設計差分放大器； 5.對所設計電路調試； 6.對電路性能指標進行測試仿真，并對測量結果進行驗算和誤差分析。三、實驗原理平衡態(tài)下的小信號差動電壓增益AV為：四、實驗結果R W/L202530354010K18(1.28G)18.6(769M)19(646M)19.3(711M)19.5(640M)20K23.7(624M)24.2(502M)24.6(415M)24.9(354M)25.1(314M)30K26.526.9

4、27.227.527.7改變W/L和柵極電阻，可以看到，R一定時，隨著W/L增加，增益增加，W/L一定時，隨著R的增加，增益也增加。但從仿真特性曲線我們可以知道，這會限制帶寬的特性，W/L增大時，帶寬會下降。為保證帶寬， 選取W/L=25，R=20K的情況下的數(shù)值，保證了帶寬約為500MHZ，可以符合系統(tǒng)的功能特性，實驗結果見下圖。 1. 電路圖   2. 幅頻特性曲線 該圖增益為26.9Db,采用W/L為25，R取30k，帶寬約為300M五、思考題 根據(jù)計算公式，為什么不能直接增大R實現(xiàn)放大倍數(shù)的增大？ 答：若直接增加Rd，則Vd會增加，增加

5、過程中會限制最大電壓擺幅； 如果VDDVd=VinVTH，那MOS管處于線性區(qū)的邊緣，此時僅允許非常小的輸出電壓擺幅。即電路不工作。此外，RD增大還會導致輸出結點的時間常數(shù)更大。實驗三：電流源負載差分放大器設計 一、實驗目的 1.掌握電流源負載差分放大器的設計方法； 2.掌握差分放大器的調試與性能指標的測試方法。 二、實驗要求 1.設計差分放大器，電壓放大倍數(shù)大于30dB； 2.對所涉及的電路進行設計、調試；3.對電路性能指標進行測試仿真，并對測量結果進行驗算和誤差分析。 三、實驗原理 電流鏡負載的差分對傳統(tǒng)運算放

6、大器的輸入級一般都采用電流鏡負載的差分對。如上圖所示。NMOS器件M1和M2作為差分對管，P溝道器件M4，M5組成電流源負載。電流0I 提供差分放大器的工作電流。如果M4和M5相匹配，那么M1電流的大小就決定了M4電流的大小。這個電流將鏡像到M5。 如果VGS1=VGS2，則Ml和M2的電流相同。這樣由M5通過M2的電流將等于是IOUT為零時M2所需要的電流。如果VGS1>VGS2，由于I0=ID1+ID2，ID1相對ID2要增加。ID1的增加意味著ID4和ID5也增大。但是，當VGS1變的比VGS2大時，ID2應小。因此要使電路平衡，IOUT必須為正。輸出電流IOU

7、T等于差分對管的差值，其最大值為I0。這樣就使差分放大器的差分輸出信號轉換成單端輸出信號。反之如果VGS1<VGS2，將變成負。 假設M1和M2差分對總工作在飽和狀態(tài)，則可推導出其大信號特性。描述大信號性能的相應關系如下：式(7-1)中，VID表示差分輸入電壓。 上面假設了M1 和M2 相匹配。將式(7-1)代入(7-2)中得到一個二次方程，可得出解。上圖是歸一化的M1 的漏電流與歸一化差分輸入電壓的關系曲線，也即是CMOS差分放大器的大信號轉移特性曲線。 該放大器的小信號特性參數(shù)等效跨導 從圖2可以看出，在平衡條件下

8、，M2和M5的輸出電阻分別為：于是該放大器的電壓增益為： 四、實驗結果W/L(P) W/L(N)506070806029.630.0930.5130.897029.830.3230.8231.258029.8(328M)30.38(261M)30.91(347M)31.38(351M)選擇nmos(w/L)=80,pmos(w/L)=70數(shù)據(jù)作為結果： 由結果曲線可知，此放大器的使用頻率范圍需要嚴格控制，當f增大到一定值時，增益下降速率很快。1. 電路圖  2. 幅頻特性曲線增益為-8.62-（-40）=31.38dB五、實驗分析 本次實驗是在

9、實驗二的基礎上進行修改調試的，電壓增益為33.3dB，電壓的理論增益公式為 ：電源電壓的設計需要合適的范圍，既不能太小，也不能太大。過小會使得場效應管不能進入到飽和區(qū)，過大會使得此放大器的輸出擺幅過小，我們的電路設計中選擇電源電壓為3V，可以滿足實驗要求。實驗五：共源共柵電流鏡設計一、實驗目的 熟悉軟件的使用，了解Cadence軟件的設計過程。掌握電流鏡的相關知識和技術，設計集成電路實現(xiàn)所給要求。 二、實驗要求 低輸出電壓高輸出電阻的電流鏡設計 包括基本共源共柵電流鏡設計和低壓共源共柵電流鏡設計  1. 電流比1：

10、1 2. 輸出電壓最小值0.5v 3. 輸出電流變化范圍5-100uA三、實驗內(nèi)容 其中：每個MOSFET的襯底都接地，(W/L)1=(W/L)2; (W/L)3=(W/L)4. 通過大信號直流工作點分析和小信號等效電路分析（對不起，這部分分析是電路設計的基礎，希望大家看相關的資料，這里就不詳細展開了。），可以知道該電路的特點如下： 1.小信號輸入電阻低（1/gm1）2.輸入端工作電壓低3.小信號輸出電阻高4.輸出端最小工作電壓低1、設計變量初始估算  確定(W/L)1、（W/L）2 

11、為了計算設計變量，我們有必要了解電路MOSFET的工作狀態(tài)，為了使輸出端最小工作電壓小于0.5V, 令：MN3管工作于臨界飽和區(qū)（即：VOUTMIN=VG3-VT3=0.5V），而MN1、MN2管隨著輸入電流Iin從5UA變到100UA的過程中先工作在過飽和區(qū)最終工作在臨界飽和區(qū)，同時令：當MN1、MN2工作在臨界飽和區(qū)時VDS1=VDS2=VOUTMIN/2=0.5V。為了使MN1、MN2工作在飽和區(qū)，則必須：(以MN2為例計算) 為了后面HSPICE仿真時能夠深刻地體會到調整W/L的必要性,這里?。?W/L)1=(W/L)2=27。 確定(W/L)3、（W/L

12、）4 從MN3管3GSV的角度來考慮問題，當Iin100UA時，為了使MN2管工作在臨界飽和區(qū)，3GSV的電壓降不可以過大，即：為了后面HSPICE仿真時能夠深刻地體會到調整W/L的必要性,這里就?。?W/L)3=(W/L)4=27。確定(W/L)B 為了節(jié)省面積，和設計的方便，取(W/L)B=1 確定IB 在確定IB前要先計算3TV,根據(jù)襯偏效應可以得到：因為MN3工作在臨界飽和區(qū)，所以VG3=VD3+VT3又MNB管工作于MOS二極管狀態(tài):確定溝道長度L取L=3M驗證直流工作點 1. MNB：二極管連接確保它工作于飽和區(qū)。

13、0;2. MN3：工作于臨界飽和工作區(qū)。 3. MN1、MN2：當IIN=100uA=,它們工作于臨界飽和區(qū)；當IIN減小時， VGS1、2減小且VDS1、2增大，使它們工作在過飽和區(qū)。 4. MN4：要使MN4管工作于飽和區(qū)，則：而VT1=0.6431V,VOUTMIN=0.5V,顯然上式成立。即MN4工作于飽和區(qū)。 16 四、實驗結果 1.原理圖3. 實驗結果（參數(shù)驗證）實驗六：兩級運算放大器設計一、實驗目的 熟悉軟件的使用，了解synopsys軟件的設計過程。掌握電流鏡的相關知識和技術，設計集成電路

14、實現(xiàn)所給要求。 二、實驗要求 單級放大器輸出對管產(chǎn)生的小信號電流直接流過輸出電阻，因此單級電路的增益被抑制在輸出對管的跨導與輸出阻抗的乘積。在單級放大器中，增益是與輸出擺幅相矛盾的。要想得到大的增益我們可以采用共源共柵結果來極大的提高出阻抗的值，但是共源共柵中堆疊的MOS管不可避免的減少了輸入電壓的范圍。因為多一層管子至少增加一個對管子的過驅動電壓。這樣在共源共柵結構的增益與輸出電壓矛盾。為了緩解這種矛盾引入兩級運放，在兩級運放中將這兩個點在不同級實現(xiàn)。如本設計中的兩級運放，大的增益靠第一級與第二級級聯(lián)而組成，而大的輸出電壓范圍靠第二級的共源放大器來獲得。 

15、60;設計一個COMS兩級放大電路，滿足以下指標： AV=5000V/V（74dB）  VDD=2.5V   VSS=-2.5V GB=5MHz   CL=5pf   SR>10V/us   相位裕度=60度 VOUT范圍=-2,2V   ICMR=-12V   Pdiss<=2mW三、實驗內(nèi)容 確定電路的拓撲結構：圖中有多個電流鏡結構，M5,M

16、8組成電流鏡，流過M1的電流與流過M2電流ID1,2=ID3,4=1/2*ID5，同時M3，M4組成電流鏡結構，如果M3和M4管對稱，那么相同的結構使得在x，y兩點的電壓在Vin的共模輸入范圍內(nèi)不隨著Vin的變化而變化，為第二極放大器提供了恒定的電壓和電流。圖1所示，Cc為引入的米勒補償電容。利用表1、表2的參數(shù)COX=ox/toxK=0Cox計算得到KN=110A/V2KP=62A/V2第一級差分放大器的電壓增益為：第二極共源放大器的電壓增益為:第二極共源放大器的電壓增益為:所以二級放大器的總的電壓增益為相位裕量有要求60°的相位裕量，假設RHP零點高于10GB以上因此由補償電容最

17、小值2.2pF，為了獲得足夠的相位裕量我們可以選定Cc=3pF考慮共模輸入范圍： 在最大輸入情況下，考慮M1處在飽和區(qū)，有 在最小輸入情況下，考慮M5處在飽和區(qū)，有而電路的一些基本指標有正的CMR 負的CMR 用負ICMR公式計算VDsat5由式（12）我們可以得到下式 如果VDS5值小于100mv，可能要求相當大的(W/L)5，如果VDsat5小于0，則ICMR的設計要求則可能太過苛刻，因此，我們可以減小I5或者增大(W/L)5來解決這個問題，我們?yōu)榱肆粢欢ǖ挠喽任覀僔IC(min)等于-1.1V為下限值進行計算 則可以得到的VDsat5進而推出 四、實驗原理&

18、#160;電路結構: 最基本的 COMS 二級密勒補償運算跨導放大器的結構如圖所示。主要包括四部分：第一級輸入級放大電路、第二級放大電路、偏置電路和相位補償電路。五、實驗結果 1.電路布局布線4. 幅頻特性曲線 由圖可以看出增益為34.4+40=74.4Db,符合要求。六、思考題 分析此類電流鏡優(yōu)點，并說明原因。 答： 1.獲得了較高的精度：在本電路中，由于電路結構特點，下方兩nmos管（圖中1,2）的漏端注入電壓相等，由此，Iout是Iin的精確復制，即使上方兩mos管（圖中0,3）的輸入電壓發(fā)生變化，對1,2而言，變化量近似相等，因此Iout Iin即通過共源共柵級屏蔽了輸出電壓變化的影響。 2.以降低輸出擺幅為代價，提高了輸出電阻：各管子均處于飽和或臨界飽和的狀態(tài)。七、實驗分析 在本次設計中采用了密勒補償，但