二極管電阻的與門和或門電路ppt課件

1、一、二極管與門和或門電路一、二極管與門和或門電路1與門電路與門電路第二章第二章 邏輯門電路邏輯門電路 2.1 根本邏輯門電路根本邏輯門電路LAB+VDD3k（+5V）RCC21&ABL=AB 2或門電路或門電路ABLDD12R3kABL=A+B1二、三極管非門電路二、三極管非門電路+VALT123RRbCCC（+5V）AL=AL=AA11二極管與門和或門電路的缺陷：二極管與門和或門電路的缺陷：1 1在多個門串接運用時，會呈現(xiàn)低電平偏離規(guī)范數(shù)值在多個門串接運用時，會呈現(xiàn)低電平偏離規(guī)范數(shù)值的情況。的情況。2 2負載才干差負載才干差0V5V+V+VL5VDDDD3k（+5V）RCC211CC

2、R2（+5V）0.7V1.4V3k處置方法：處置方法：將二極管與門或門電路和三極管非門電路組合起來。將二極管與門或門電路和三極管非門電路組合起來。LAB+VDD3k（+5V）RCC21+VALT123RRbCCC（+5V）CBAL三、三、DTL與非門電路與非門電路任務原理：任務原理： 1當當A、B、C全接為高電平全接為高電平5V時，二極管時，二極管D1D3都截止，而都截止，而D4、D5和和T導通，且導通，且T為飽和導通，為飽和導通， VL=0.3V，即輸出低電平。，即輸出低電平。2A、B、C中只需有一個為低電平中只需有一個為低電平0.3V時，那么時，那么VP1V，從而使，從而使D4、D5和和T

3、都截止，都截止，VL=VCC=5V，即輸出高電平。，即輸出高電平。所以該電路滿足與非邏輯關系，即：所以該電路滿足與非邏輯關系，即：ABCL+VDDD123DD1R23CC（+5V）R1RcT45P3k1k4.7k2.2 TTL2.2 TTL邏輯門電路邏輯門電路一、TTL與非門的根本構造及任務原理1TTL與非門的根本構造BAC+VRPCC（+5V）PPPNNNN+V13（+5V）CCABCTb1R1+VV123123D12313CC（+5V）R130ABCTTTRT4kRb11243c2c4Re2oVVc2e2輸入級中間級輸出級1.6k1k2 2TTLTTL與非門的邏輯關系與非門的邏輯關系1 1

4、輸入全為高電平輸入全為高電平3.6V3.6V時。時。 T2 T2、T3T3導通，導通，VB1=0.7VB1=0.73=2.13=2.1V V ，由于由于T3T3飽和導通，輸出電壓為：飽和導通，輸出電壓為：VO=VCES30.3VVO=VCES30.3V這時這時T2T2也飽和導通，也飽和導通，故有故有VC2=VE2+ VCE2=1VVC2=VE2+ VCE2=1V。使使T4T4和二極管和二極管D D都截止。都截止。實現(xiàn)了與非門的邏輯功能之一：實現(xiàn)了與非門的邏輯功能之一：輸入全為高電平常，輸入全為高電平常，輸出為低電平。輸出為低電平。+VV3.6（+5V）CCRACBTT

5、TRT1KRb11243c2c4e2Ro2.1V1.4V0.7V1V0.3V倒置狀態(tài)飽和飽和截止截止4k1.6k130CBAL該發(fā)射結(jié)導通，該發(fā)射結(jié)導通，VB1=1VVB1=1V。所以。所以T2T2、T3T3都截止。由于都截止。由于T2T2截止，流過截止，流過RC2RC2的的電流較小，可以忽略，所以電流較小，可以忽略，所以VB4VCC=5V VB4VCC=5V ，使，使T4T4和和D D導通，那么有：導通，那么有： VOVCC-VBE4-VD=5-0.7-0.7=3.6 VOVCC-VBE4-VD=5-0.7-0.7=3.6V V實現(xiàn)了與非門的邏輯功能的另一方面：實現(xiàn)了與非門的邏輯功能的另一方

6、面：輸入有低電平常，輸出為高電平。輸入有低電平常，輸出為高電平。綜合上述兩種情況，綜合上述兩種情況，該電路滿足與非的該電路滿足與非的邏輯功能，即：邏輯功能，即：+VV0.3V3.6Ro1301c2c43BACCT2RCRRT4b1TT4ke21V5V3.6V飽和截止截止導通導通4.3V1.6k1k2 2輸入有低電平輸入有低電平0.3V 0.3V 時。時。二、二、TTL與非門的開關速度與非門的開關速度1TTL與非門提高任務速度的原理與非門提高任務速度的原理1采用多發(fā)射極三極管加快了存儲電荷的散失過程。采用多發(fā)射極三極管加快了存儲電荷的散失過程。+V0.3V3.6VV12

7、313123R1c23BACCT2RCRTb1Te21V1.4V0.7ViB1iB1o4k1.6k1k 2 2采用了推拉式輸出級，輸出阻抗比較小，可迅速給負載電容充放電。采用了推拉式輸出級，輸出阻抗比較小，可迅速給負載電容充放電。+VV+VV123123D123123D（+5V）CCc4o截止T3T4導通導通R充電CLc4CC（+5V）o導通3T4T截止截止R放電CL（a）（b）2PHLPLHpdttt2 2TTLTTL與非門傳輸延遲時間與非門傳輸延遲時間tpdtpd導通延遲時間導通延遲時間tPHLtPHL從輸入波形上升沿的中點到輸出波形下降沿從輸入波形上升沿的中點到輸出波形下降沿的中點所閱歷

8、的時間。的中點所閱歷的時間。截止延遲時間截止延遲時間tPLHtPLH從輸入波形下降沿的中點到輸出波形上升沿從輸入波形下降沿的中點到輸出波形上升沿的中點所閱歷的時間。的中點所閱歷的時間。與非門的傳輸延遲時間與非門的傳輸延遲時間tpdtpd是是tPHLtPHL和和tPLHtPLH的平均值。即的平均值。即 普通普通TTLTTL與非門傳輸延遲時間與非門傳輸延遲時間tpdtpd的值為幾納秒十幾個納秒。的值為幾納秒十幾個納秒。三、三、TTL與非門的電壓傳輸特性及抗干擾才干與非門的電壓傳輸特性及抗干擾才干1電壓傳輸特性曲線：電壓傳輸特性曲線：Vo=fVi1 1輸出高電平電壓輸出高電平電壓VOHVOH在正邏輯

9、體制中代表邏輯在正邏輯體制中代表邏輯“1 1的輸出電壓。的輸出電壓。VOHVOH的實際值為的實際值為3.6V3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值，產(chǎn)品規(guī)定輸出高電壓的最小值VOHVOHminmin=2.4V=2.4V。2 2輸出低電平電壓輸出低電平電壓VOLVOL在正邏輯體制中代表邏輯在正邏輯體制中代表邏輯“0 0的輸出電壓。的輸出電壓。VOLVOL的實際值為的實際值為0.3V0.3V，產(chǎn)品規(guī)定輸出低電壓的最大值，產(chǎn)品規(guī)定輸出低電壓的最大值VOLVOLmaxmax=0.4V=0.4V。3 3關門電平電壓關門電平電壓VOFFVOFF是指輸出電壓下降到是指輸出電壓下降到VOHVOHminmin時對

10、應的輸時對應的輸入電壓。即輸入低電壓的最大值。在產(chǎn)品手冊中常稱為輸入低電平電壓，入電壓。即輸入低電壓的最大值。在產(chǎn)品手冊中常稱為輸入低電平電壓，用用VILVILmaxmax表示。產(chǎn)品規(guī)定表示。產(chǎn)品規(guī)定VILVILmaxmax=0.8V=0.8V。4 4開門電平電壓開門電平電壓VONVON是指輸出電壓下降到是指輸出電壓下降到VOLVOLmaxmax時對應的輸入時對應的輸入電壓。即輸入高電壓的最小值。在產(chǎn)品手冊中常稱為輸入高電平電壓，電壓。即輸入高電壓的最小值。在產(chǎn)品手冊中常稱為輸入高電平電壓，用用VIHVIHminmin表示。產(chǎn)品規(guī)定表示。產(chǎn)品規(guī)定VIHVIHminmin=2V=2V。5 5閾值

11、電壓閾值電壓VthVth電壓傳輸特性的過渡區(qū)所對應的輸入電壓，即決議電壓傳輸特性的過渡區(qū)所對應的輸入電壓，即決議電路截止和導通的分界限，也是決議輸出高、低電壓的分界限。電路截止和導通的分界限，也是決議輸出高、低電壓的分界限。 近似地：近似地：VthVOFFVONVthVOFFVON 即即ViViVthVth，與非門關門，輸出高電平；，與非門關門，輸出高電平； Vi ViVthVth，與非門開門，輸出低電平。，與非門開門，輸出低電平。 Vth Vth又常被籠統(tǒng)化地稱為門檻電壓。又常被籠統(tǒng)化地稱為門檻電壓。VthVth的值為的值為1.3V1.3V1.1.V V。2幾個重要參數(shù)幾個重要參數(shù)低電平噪聲

12、容限低電平噪聲容限 VNL VNLVOFF-VOLVOFF-VOLmaxmax0.8V-0.4V0.8V-0.4V0.4V0.4V高電平噪聲容限高電平噪聲容限 VNH VNHVOHVOHminmin-VON-VON2.4V-2.0V2.4V-2.0V0.4V0.4VTTL門電路的輸出上下電平不是一個值，而是一個范圍。同樣，它的門電路的輸出上下電平不是一個值，而是一個范圍。同樣，它的輸入上下電平也有一個范圍，即它的輸入信號允許一定的容差，稱為輸入上下電平也有一個范圍，即它的輸入信號允許一定的容差，稱為噪聲容限。噪聲容限。3 3抗干擾才干抗干擾才干(mA)14151b1BCCILRVVI四、四、T

13、TL與非門的帶負載才干與非門的帶負載才干1 1輸入低電平電流輸入低電平電流IILIIL與輸入高電平電流與輸入高電平電流IIHIIH1 1輸入低電平電流輸入低電平電流IILIIL是指當門電路的輸入端接是指當門電路的輸入端接低電平常，從門電路輸入端流出的電流。低電平常，從門電路輸入端流出的電流?？梢运愠觯嚎梢运愠觯寒a(chǎn)品規(guī)定產(chǎn)品規(guī)定IILIIL1.6mA1.6mA。&oV&G0G1G2Gn0.3V+V13b1B1TR1iCC4K1VILI2 2輸入高電平電流輸入高電平電流IIHIIH是指當門電路的輸入端接高是指當門電路的輸入端接高電平常，流入輸入端的電流。有兩種情況。電平常，流入輸入

14、端的電流。有兩種情況。寄生三極管效應：如圖寄生三極管效應：如圖a a所示。所示。這時這時IIH=PIB1IIH=PIB1，PP為寄生三極為寄生三極管的電流放大系數(shù)。管的電流放大系數(shù)。 由于由于pp和和ii的值都遠小于的值都遠小于1 1，所以所以IIHIIH的數(shù)值比較小，產(chǎn)品規(guī)定：的數(shù)值比較小，產(chǎn)品規(guī)定：IIHIIH40uA40uA。倒置的放大形狀：如圖倒置的放大形狀：如圖b b所所示。這時示。這時IIH=iIB1IIH=iIB1，ii為為倒置放大的電流放大系數(shù)。倒置放大的電流放大系數(shù)。 1灌電流負載灌電流負載ILOLOLIIN2 2帶負載才干帶負載才干當驅(qū)動門輸出低電平常，電流從負載門灌入驅(qū)動

15、門。當驅(qū)動門輸出低電平常，電流從負載門灌入驅(qū)動門。 當負載門的個數(shù)添加，灌電流增大，會使當負載門的個數(shù)添加，灌電流增大，會使T3T3脫離飽和，輸出低電平脫離飽和，輸出低電平升高。因此，把允許灌入輸出端的電流定義為輸出低電平電流升高。因此，把允許灌入輸出端的電流定義為輸出低電平電流IOLIOL，產(chǎn)品規(guī)定產(chǎn)品規(guī)定IOL=16mAIOL=16mA。由此可得出。由此可得出: :NOLNOL稱為輸出低電平常的扇出系數(shù)。稱為輸出低電平常的扇出系數(shù)。+V+V13D12312313截止3飽和CC（+5V）TTR截止4c4RCC4Kb1b14KR輸出低電平IILIILIOLC3I=IHOHOHIIN 2拉電流負

16、載。拉電流負載。 NOH稱為輸出高電平常的稱為輸出高電平常的扇出系數(shù)。扇出系數(shù)。產(chǎn)品規(guī)定產(chǎn)品規(guī)定IOH=0.4mAIOH=0.4mA。由此可得出：。由此可得出： 當驅(qū)動門輸出高電平常，當驅(qū)動門輸出高電平常，電流從驅(qū)動門拉出電流從驅(qū)動門拉出, ,流至流至負載門的輸入端。負載門的輸入端。 拉電流增大時，拉電流增大時，RC4RC4上的上的壓降增大，會使輸出高壓降增大，會使輸出高電平降低。因此，把允電平降低。因此，把允許拉出輸出端的電流定許拉出輸出端的電流定義為輸出高電平電流義為輸出高電平電流IOHIOH。普通普通NOLNOHNOLNOH，常取兩者中的較小值作為門電路的扇出系數(shù)，常取兩者中的較小值作為

17、門電路的扇出系數(shù)，用用NONO表示。表示。+V+V1231312313DRCCR3導通b14K截止T（+5V）b1Tc4R4CC4K導通輸出高電平IIHIIHOHE4=II五、五、TTL與非門舉例與非門舉例740074007400是一種典型的是一種典型的TTLTTL與非門器件，內(nèi)部含有與非門器件，內(nèi)部含有4 4個個2 2輸入端與輸入端與非門，共有非門，共有1414個引腳。引腳陳列圖如以下圖。個引腳。引腳陳列圖如以下圖。六、六、 TTLTTL門電路的其他類型門電路的其他類型1 1非門非門L+V123123D12313ATTT123Re21AL=A(a)(b)Rc2RCCRTc4b142或非門 L

18、+V123123D1312312313AL=A+B(a)(b)CC4TR3TT1AT2AT1BT2BR1BR1AR2R43ABB13與或非門與或非門+VL12312313D13 123123CC4TR3T1AT2AT1BT2BTR1BR1AR24R3AB11A2B2在工程實際中，有時需求將幾個門的輸出端并聯(lián)運用，以實現(xiàn)與邏輯，在工程實際中，有時需求將幾個門的輸出端并聯(lián)運用，以實現(xiàn)與邏輯，稱為線與。普通的稱為線與。普通的TTL門電路不能進展線與。門電路不能進展線與。 為此，專門消費了一種可以進展線與的門電路為此，專門消費了一種可以進展線與的門電路集電極開路門。集電極開路門。4集電極開路門集電極開

19、路門 OC門門+VL12312313CC（+5V）ABTTRT1.6K4K1KRb1123c2Re2ALB&1 1實現(xiàn)線與。實現(xiàn)線與。 電路如右圖所示，邏輯關系為電路如右圖所示，邏輯關系為: :OC門主要有以下幾方面的運用：門主要有以下幾方面的運用：2 2實現(xiàn)電平轉(zhuǎn)換。實現(xiàn)電平轉(zhuǎn)換。如圖示，可使輸出高電平變?yōu)槿鐖D示，可使輸出高電平變?yōu)?0V10V。3 3用做驅(qū)動器。用做驅(qū)動器。如圖是用來驅(qū)動發(fā)光二極管的電路。如圖是用來驅(qū)動發(fā)光二極管的電路。+VBA&DC&PRCCLLL12+10V&OV+5V&2701當輸出高電平常，當輸出高電平常， RP不能太大。不能

20、太大。RP為最大值時要保證輸出電壓為為最大值時要保證輸出電壓為VOHmin，由，由OC門進展線與時，外接上拉電阻門進展線與時，外接上拉電阻RP的選擇：的選擇：得：得：+V&RCCPVOHIIHIIHIIHnm&得：得：2當輸出低電平常，當輸出低電平常，RP不能太小。不能太小。RP為最小值時要保證輸出電壓為為最小值時要保證輸出電壓為VOLmax，由由所以：所以： RPRPminminRPRPRPRPmaxmax+V&RPCCOLVIILILIn&m&IOL1 1三態(tài)輸出門的構造及任務原理。三態(tài)輸出門的構造及任務原理。當當EN=0EN=0時，時，G G輸出為

21、輸出為1 1，D1D1截止，相當于一個正常的二輸入端與非門，稱截止，相當于一個正常的二輸入端與非門，稱為正常任務形狀。為正常任務形狀。當當EN=1EN=1時，時，G G輸出為輸出為0 0，T4T4、T3T3都截止。這時從輸出端都截止。這時從輸出端L L看進去，呈現(xiàn)高看進去，呈現(xiàn)高阻，稱為高阻態(tài)，或制止態(tài)。阻，稱為高阻態(tài)，或制止態(tài)。5 5三態(tài)輸出門三態(tài)輸出門+VL123123D123D13ABT1b1R3TR4CCTTc2R2VRc2e2c4pEN11G&ENABL&ENABL三態(tài)門在計算機總線構造中有著廣泛的運用。三態(tài)門在計算機總線構造中有著廣泛的運用。a a組成單向總線，組成

22、單向總線，實現(xiàn)信號的分時單向傳送實現(xiàn)信號的分時單向傳送. .b b組成雙向總線，組成雙向總線，實現(xiàn)信號的分時雙向傳送。實現(xiàn)信號的分時雙向傳送。2 2三態(tài)門的運用三態(tài)門的運用AEN&BAEN&BAEN&BENENEN111222333總線G1G2G3EN1總線DDIO1EN/IDDOGG12EN5 574LS74LS系列系列為低功耗肖特基系為低功耗肖特基系列。列。6 674AS74AS系列系列為先進肖特基系列，為先進肖特基系列，它是它是74S74S系列的后繼產(chǎn)品。系列的后繼產(chǎn)品。7 774ALS74ALS系列系列為先進低為先進低功耗肖特基系列，功耗肖特基系列，是是74LS

23、74LS系列的后繼產(chǎn)品。系列的后繼產(chǎn)品。七、七、TTL集成邏輯門電路系列簡介集成邏輯門電路系列簡介174系列系列為為TTL集成電路的早期產(chǎn)品，屬中速集成電路的早期產(chǎn)品，屬中速TTL器件。器件。274L系列系列為低功耗為低功耗TTL系列，又稱系列，又稱LTTL系列。系列。374H系列系列為高速為高速TTL系列。系列。474S系列系列為肖特基為肖特基TTL系列，進一步提高了速度。如系列，進一步提高了速度。如圖示。圖示。所以輸出為低電平。所以輸出為低電平。一、一、 NMOS門電路門電路1NMOS非門非門2.3 MOS2.3 MOS邏輯門電路邏輯門電路邏輯關系：設兩管的開啟電壓為邏輯關系：設兩管的開啟

24、電壓為VT1=VT2=4VVT1=VT2=4V，且，且gm1gm1gm2 gm2 1 1當輸入當輸入ViVi為高電平為高電平8V8V時，時，T1T1導通，導通，T2T2也導通。由于也導通。由于gm1gm1gm2gm2，所以兩管的導通電阻所以兩管的導通電阻RDS1RDS1RDS2RDS2，輸出電壓為：，輸出電壓為： VVVTTDD21(+12V)ioVVV1DD2T(+12V)TioVVDS2DS1R(100200k)DD(+12V)R(310k)o2 2當輸入當輸入ViVi為低電平為低電平0V0V時，時，T1T1截止，截止，T2T2導通。所以輸出電壓為導通。所以輸出電壓為VOH=VDD-VT=

25、8VVOH=VDD-VT=8V，即輸出為高電平。，即輸出為高電平。所以電路實現(xiàn)了非邏輯。所以電路實現(xiàn)了非邏輯。2 2NMOSNMOS門電路門電路1 1與非門與非門2或非門或非門AL=ABVB1TDD3T(+12V)T2BVL=A+BADD(+12V)3T2TT11 1邏輯關系：邏輯關系：設設VDDVDDVTN+|VTP|VTN+|VTP|，且，且VTN=|VTP|VTN=|VTP|1 1當當Vi=0VVi=0V時，時，TNTN截止，截止，TPTP導通。輸出導通。輸出VOVDDVOVDD。2 2當當Vi=VDDVi=VDD時，時，TNTN導通，導通，TPTP截止，輸出截止，輸出VO0VVO0V。

26、二、二、CMOS非門非門CMOS邏輯門電路是由邏輯門電路是由N溝道溝道MOSFET和和P溝道溝道MOSFET互補而成?；パa而成。VVVVVVDDTPTNDDTPTN(a)(b)iioo1 1當當ViVi2V2V，TNTN截止，截止，TPTP導通，輸出導通，輸出VoVDD=10VVoVDD=10V。2 2當當2V2VViVi5V5V，TNTN任務在飽和區(qū)，任務在飽和區(qū)，TPTP任務在可任務在可 變電阻區(qū)。變電阻區(qū)。 3 3當當Vi=5VVi=5V，兩管都任務在飽和區(qū)，兩管都任務在飽和區(qū)， Vo= Vo=VDD/2VDD/2=5V=5V。4 4當當5V5VViVi8V8V， TP TP任務在飽和區(qū)

27、，任務在飽和區(qū)， TN TN任務在可變電阻區(qū)。任務在可變電阻區(qū)。5 5當當ViVi8V8V，TPTP截止，截止， TN TN導通，輸出導通，輸出Vo=0VVo=0V。 可見：可見： CMOS CMOS門電路的閾值電壓門電路的閾值電壓 Vth=VDD/2 Vth=VDD/22電壓傳輸特性：設電壓傳輸特性：設: VDD=10V， VTN=|VTP|=2V3 3任務速度任務速度由于由于CMOSCMOS非門電路任務時總有一個管子導通，所以當帶電容非門電路任務時總有一個管子導通，所以當帶電容負載時，給電容充電和放電都比較快。負載時，給電容充電和放電都比較快。CMOSCMOS非門的平均傳非門的平均傳輸延遲

28、時間約為輸延遲時間約為10ns10ns。VVVVVVCCDD(a)PTTN導通截止DDPTNT截止導通(b)i=0i=1O=1O=0LL2或非門或非門三、其他的三、其他的CMOSCMOS門電路門電路1 1CMOSCMOS與非門和或非門電路與非門和或非門電路1 1與非門與非門LVABDDTP1TN1TN2P2TLVABP1TDDTN2P2TN1T3帶緩沖級的門電路帶緩沖級的門電路 為了穩(wěn)定輸出上下電平，可在輸入輸出端分別加反為了穩(wěn)定輸出上下電平，可在輸入輸出端分別加反相器作緩沖級。以以下圖所示為帶緩沖級的二輸入相器作緩沖級。以以下圖所示為帶緩沖級的二輸入端與非門電路。端與非門電路。 L=BABA

29、ABLV8T6TT714T3T10T9TDDT2T5TBAXBABABABABAXBAL后級為與或非門，經(jīng)過邏輯變換，可得：后級為與或非門，經(jīng)過邏輯變換，可得：2 2CMOSCMOS異或門電路異或門電路由兩級組成，前級為或非門，輸出為由兩級組成，前級為或非門，輸出為VL=AABDDXB+當當EN=1EN=1時，時，TP2TP2和和TN2TN2同時截止，輸出為高阻形狀。同時截止，輸出為高阻形狀。所以，這是一個低電平有效的三態(tài)門。所以，這是一個低電平有效的三態(tài)門。AL 3 3 CMOSCMOS三態(tài)門三態(tài)門任務原理：任務原理：當當EN=0EN=0時，時，TP2TP2和和TN2TN2同時導通，為正常的

30、非門，輸出同時導通，為正常的非門，輸出LVAENDDP2TP1TTN2N1T11ENAL4 CMOS傳輸門傳輸門任務原理：設兩管的開啟電壓任務原理：設兩管的開啟電壓VTN=|VTP|1當當C接高電平接高電平VDD， 接低電平接低電平0V時，假設時，假設Vi在在0VVDD的范圍變化，至少有一管導通，相當于一閉合開關，的范圍變化，至少有一管導通，相當于一閉合開關，將輸入傳到輸出，即將輸入傳到輸出，即Vo=Vi。2當當C接低電平接低電平0V， 接高電平接高電平VDD，Vi在在0VVDD的的范圍變化時，范圍變化時，TN和和TP都截止，輸出呈高阻形狀，相當于都截止，輸出呈高阻形狀，相當于開關斷開。開關斷

31、開。CCVVCCV0VDDTNTPi/Voo/ViCCTGVi/VoVoV/i1 1CMOSCMOS邏輯門電路的系列邏輯門電路的系列1 1根本的根本的CMOS4000CMOS4000系列。系列。2 2高速的高速的CMOSHCCMOSHC系列。系列。3 3與與TTLTTL兼容的高速兼容的高速CMOSHCTCMOSHCT系列。系列。2 2CMOSCMOS邏輯門電路主要參數(shù)的特點邏輯門電路主要參數(shù)的特點1 1VOHVOHminmin=0.9VDD=0.9VDD； VOL VOLmaxmax=0.01VDD=0.01VDD。所以所以CMOSCMOS門電路的邏輯擺幅即上下電平之差較大。門電路的邏輯擺幅即

32、上下電平之差較大。2 2閾值電壓閾值電壓VthVth約為約為VDD/2VDD/2。3 3CMOSCMOS非門的關門電平非門的關門電平VOFFVOFF為為0.45VDD0.45VDD，開門電平，開門電平VONVON為為0.55VDD0.55VDD。因。因此，其高、低電平噪聲容限均達此，其高、低電平噪聲容限均達0.45VDD0.45VDD。4 4CMOSCMOS電路的功耗很小，普通小于電路的功耗很小，普通小于1 mW/1 mW/門；門；5 5因因CMOSCMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，可達電路有極高的輸入阻抗，故其扇出系數(shù)很大，可達5050。四、四、 CMOSCMOS邏輯門電路的系

33、列及主要參數(shù)邏輯門電路的系列及主要參數(shù)一、一、TTL與與CMOS器件之間的接口問題器件之間的接口問題 兩種不同類型的集成電路相互銜接，驅(qū)動門兩種不同類型的集成電路相互銜接，驅(qū)動門必需求為負載門提供符合要求的上下電平和必需求為負載門提供符合要求的上下電平和足夠的輸入電流，即要滿足以下條件：足夠的輸入電流，即要滿足以下條件： 驅(qū)動門的驅(qū)動門的VOHmin負載門的負載門的VIHmin驅(qū)動門的驅(qū)動門的VOLmax負載門的負載門的VILmax驅(qū)動門的驅(qū)動門的IOHmax負載門的負載門的IIH總總 驅(qū)動門的驅(qū)動門的IOLmax負載門的負載門的IIL總總2.4 2.4 集成邏輯門電路的運用集成邏輯門電路的運用 b b用用TTLTTL門電路驅(qū)動門電路驅(qū)動5V5V低電流繼電器，其中低電流繼電器，其中二極管二極管D D作維護，用以作維護，用以防止過電壓。防止過電壓。二、二、TTL和和CMOS電路帶負載時的接口問題電路帶負載時的接口問題1 1對于電流較小、電平可以匹配對于電流較小、電平可以匹配的負載可以直接驅(qū)動。的負載可以直接驅(qū)動。a a用用TTLTTL門電路驅(qū)動發(fā)光二極管門電路驅(qū)動發(fā)光二極管LEDLED，這時只需在電路中串接一，這時只需在電路中串接一個約幾百個約幾百W W的限流電阻即可。的限流電阻即可。VB&ACC（5V）360LEDV（5V）ABCC&繼電器D 2 2帶大電流負