數(shù)字邏輯設(shè)計PPT課件

1、2021-11-241各種門電路的輸入和輸出，只有高電平和低電平兩種不同的狀態(tài)。高電平和低電平都有一定的范圍。V6 . 3V4 . 2SHUSLUV8 . 0V0高低電平示意圖標準高電平USH常取3.6V；低電平USL常取0.3V。第1頁/共39頁2021-11-242正邏輯體系：用1表示高電平，用0表示低電平。負邏輯體系：用1表示低電平，用0表示高電平。 正負邏輯的規(guī)定 正負邏輯的轉(zhuǎn)換對于同一個門電路，可以采用正邏輯，也可以采用負邏輯。 本書若無特殊說明，一律采用正邏輯體制。 同一個門電路，對正、負邏輯而言，其邏輯功能是不同的。第2頁/共39頁2021-11-243 數(shù)字電路中的晶體二極管、

2、三極管和MOS管工作在開關(guān)狀態(tài)。導通狀態(tài)：相當于開關(guān)閉合截止狀態(tài)：相當于開關(guān)斷開。邏輯變量兩狀態(tài)開關(guān)： 在邏輯代數(shù)中邏輯變量有兩種取值：0和1；電子開關(guān)有兩種狀態(tài)：閉合、斷開。第3頁/共39頁2021-11-244半導體二極管、三極管和MOS管，則是構(gòu)成這種電子開關(guān)的基本開關(guān)元件。 (1) 靜態(tài)特性： 斷開時，開關(guān)兩端的電壓不管多大，等效電阻ROFF = 無窮，電流IOFF = 0。 閉合時，流過其中的電流不管多大，等效電阻RON = 0，電壓UAK = 0。 理想開關(guān)的開關(guān)特性： 第4頁/共39頁2021-11-245客觀世界中，沒有理想開關(guān)。乒乓開關(guān)、繼電器、接觸器等的靜態(tài)特性十分接近理想

3、開關(guān)，但動態(tài)特性很差，無法滿足數(shù)字電路一秒鐘開關(guān)幾百萬次乃至數(shù)千萬次的需要。半導體二極管、三極管和MOS管做為開關(guān)使用時，其靜態(tài)特性不如機械開關(guān)，但動態(tài)特性很好。第5頁/共39頁2021-11-246靜態(tài)特性及開關(guān)等效電路正向?qū)〞rUD(ON)0.7V（硅） 0.3V（鍺）RD幾 幾十相當于開關(guān)閉合 二極管的伏安特性曲線第6頁/共39頁2021-11-247反向截止時反向飽和電流極小反向電阻很大（約幾百k）相當于開關(guān)斷開二極管的伏安特性曲線第7頁/共39頁2021-11-2482. 動態(tài)特性：二極管從截止變?yōu)閷ê蛷膶ㄗ優(yōu)榻刂苟夹枰欢ǖ臅r間。通常后者所需的時間長得多。一般為納秒數(shù)量級。第8

4、頁/共39頁2021-11-2493.2.2 3.2.2 三極管的開關(guān)特性 1. 靜態(tài)特性及開關(guān)等效電路在數(shù)字電路中，三極管作為開關(guān)元件，主要工作在飽和和截止兩種開關(guān)狀態(tài)，放大區(qū)只是極短暫的過渡狀態(tài)。三極管的三種工作狀態(tài)（a）電路 （b）輸出特性曲線第9頁/共39頁2021-11-2410開關(guān)等效電路(1) 截止條件 條件：發(fā)射結(jié)反偏特點：電流約為0 第10頁/共39頁2021-11-2411(2)飽和條件條件：發(fā)射結(jié)正偏，集電結(jié)正偏特點：UBES=0.7V，UCES=0.3V/硅第11頁/共39頁2021-11-2412三極管開關(guān)等效電路飽和時CCCCCESCCCSRVRUVICSBSIIC

5、CCBSRVICCCBSBRVIi三極管的飽和條件：第12頁/共39頁2021-11-24132. 三極管的開關(guān)時間（動態(tài)特性）三極管的開關(guān)時間 開啟時間t tonon 上升時間t tr r延遲時間t td d關(guān)閉時間t toffoff下降時間t tf f存儲時間t ts s第13頁/共39頁2021-11-2414(1) 開啟時間ton 三極管從截止到飽和所需的時間。ton = td +tr td ：延遲時間 tr ：上升時間(2) 關(guān)閉時間toff 三極管從飽和到截止所需的時間。toff = ts +tf ts ：存儲時間（幾個參數(shù)中最長的；飽和越深越長）tf ：下降時間toff ton

6、。開關(guān)時間一般在納秒數(shù)量級。高頻應(yīng)用時需考慮。第14頁/共39頁2021-11-2415一般采用增強型MOS組成開關(guān)電路，并由柵源電壓uGS控制MOS管的截止或?qū)?。截止狀態(tài)導通狀態(tài)NMOS管電路圖第15頁/共39頁2021-11-24163.2.4抗飽和三極管它是在三極管基極和集電極之間并接一個肖特基二極管（簡稱SBD）構(gòu)成的。肖特基二極管的正向壓降小，約為0.4V，容易導通，可分流三極管的一部分基極電流，使三極管工作在淺飽和狀態(tài)，從而大大縮短三極管的開關(guān)時間，提高工作速度。在集成電路中肖特基二極管和三極管制作在一起。 第16頁/共39頁2021-11-2417門電路的概念： 實現(xiàn)基本和常用

7、邏輯運算的電子電路，叫邏輯門電路。實現(xiàn)與運算的叫與門，實現(xiàn)或運算的叫或門，實現(xiàn)非運算的叫非門，也叫做反相器，等等。分立元件門電路和集成門電路: 分立元件門電路：用分立的元件和導線連接起來構(gòu)成的門電路。簡單、經(jīng)濟、功耗低，負載差。 集成門電路：把構(gòu)成門電路的元器件和連線都制作在一塊半導體芯片上，再封裝起來，便構(gòu)成了集成門電路?，F(xiàn)在使用最多的是CMOS和TTL集成門電路。第17頁/共39頁2021-11-24183.3.13.3.1二極管與門電路 電路工作原理A、B為輸入信號 （+5V+5V或0V0V）Y 為輸出信號 VCC+5V+5V電路輸入與輸出電壓的關(guān)系A(chǔ)BY0V0V0V0V0V0V0V0V

8、5V5V0V0V5V5V0V0V0V0V5V5V5V5V5V5V第18頁/共39頁2021-11-2419用邏輯1 1表示高電平（此例為+3.6V+3.6V）用邏輯0 0表示低電平（此例為0.3V）3. 邏輯賦值并規(guī)定高低電平4. 真值表ABY0 00 00 00 01 10 01 10 00 01 11 11 1二極管與門的真值表A、B全1，Y才為1?？梢妼崿F(xiàn)了與邏輯ABY0V0V0V0V0V0V0V0V5V5V0V0V5V5V0V0V0V0V5V5V5V5V5V5V第19頁/共39頁2021-11-2420邏輯符號邏輯表達式Y(jié)A B&ABY第20頁/共39頁2021-11-2421

9、電路工作原理電路輸入與輸出電壓的關(guān)系A(chǔ)、B為輸入信號（+5V或0V）Y為輸出信號 ABY0V0V0V0V5V4.3V5V0V4.3V5V5V4.3V第21頁/共39頁2021-11-24224. 真值表可見實現(xiàn)了或邏輯3. 邏輯賦值并規(guī)定高低電平用邏輯1 1表示高電平（此例為+3.6V+3.6V）用邏輯0 0表示低電平（此例為0.3V）A、B有1，Y就1。二極管或門的真值表ABY000011101111ABY0V0V0V0V5V4.3V5V0V4.3V5V5V4.3V第22頁/共39頁2021-11-2423邏輯符號邏輯表達式FA+ B1YAB第23頁/共39頁2021-11-2424電路工作

10、原理A、為輸入信號 （+3.6V或0.3V）Y為輸出信號 1YAAY0.3V+VCC3.6V0.3V第24頁/共39頁2021-11-24253. 邏輯賦值并規(guī)定高低電平用邏輯1 1表示高電平（此例為+3.6V+3.6V）用邏輯0 0表示低電平（此例為0.3V）4. 真值表三極管非門的真值表可見實現(xiàn)了非邏輯AY AY0.3V+VCC3.6V0.3VAY0110A與Y相反第25頁/共39頁2021-11-2426 1.與非門電路AB1DV2DV3RCRCCVV1R&YYABBAY第26頁/共39頁2021-11-2427二、或非門電路YABBAY1第27頁/共39頁2021-11-242

11、8 第28頁/共39頁2021-11-2429TTL集成邏輯門電路的輸入和輸出結(jié)構(gòu)均采用半導體三極管，所以稱晶體管晶體管邏輯門電路，簡稱TTL電路。TTL電路的基本環(huán)節(jié)是反相器。簡單了解TTL反相器的電路及工作原理，重點掌握其特性曲線和主要參數(shù)（應(yīng)用所需知識）。第29頁/共39頁2021-11-24301R2R4RVVCC5k8 . 2760585Rk43R4701DV2DVABY1B1C1V2V3V4V5V2C輸入級中間級輸出級一、TTLTTL與非門的工作原理1. 電路組成第30頁/共39頁2021-11-2431(1) 輸入級當輸入低電平時， uI=0.3V，發(fā)射結(jié)正向?qū)ǎ?uB1=1.

12、0V當輸入高電平時， uI=3.6V，發(fā)射結(jié)受后級電路的影響將反向截止。 uB1由后級電路決定。第31頁/共39頁2021-11-2432(2) 中間級反相器V2實現(xiàn)非邏輯反相輸出同相輸出向后級提供反相與同相輸出。輸入高電 壓時飽和輸入低電壓時截止第32頁/共39頁2021-11-2433(3) 輸出級（推拉式輸出）V3、V4為復(fù)合管低輸入高輸入飽和截止低輸入高輸入截止導通第33頁/共39頁2021-11-24342. 邏輯功能1.當輸入A、B中有低電平UIL=0.3V時1R2R4RVVCC5k8 . 2760585Rk43R4701DV2DVABY1B1C1V2V3V4V5V2C輸入級中間級

13、輸出級1V第34頁/共39頁2021-11-24351R2R4RVVCC5k8 . 2760585Rk43R4701DV2DVABY1B1C1V2V3V4V5V2C輸入級中間級輸出級1V5VVuuVUuBEBECCH6 . 3)7 . 07 . 0(5)(4300輸出高電平與非門處于關(guān)閉狀態(tài)第35頁/共39頁2021-11-24361R2R4RVVCC5k8 . 2760585Rk43R4701DV2DVABY1B1C1V2V3V4V5V2C輸入級中間級輸出級2.1V1.當輸入A、B都為高電平UIH=3.6V時1V第36頁/共39頁2021-11-24371R2R4RVVCC5k8 . 2760585Rk43R4701DV2DVABY1B1C1V2V3V4V5V2C輸入