內(nèi)存組織原理接口

1、第七章 內(nèi)存組成、原理與接口 1.微機(jī)存儲(chǔ)系統(tǒng)概述 2.半導(dǎo)體結(jié)構(gòu)與原理 3.典型半導(dǎo)體存儲(chǔ)器芯片 4.內(nèi)存組成及其與系統(tǒng)總線的連接 5.pc系列微機(jī)的內(nèi)存組織7.1 微機(jī)存儲(chǔ)系統(tǒng)概述 除采用磁、光原理的輔存外，其它存儲(chǔ)器主要都是采用半導(dǎo)體存儲(chǔ)器 本章介紹采用半導(dǎo)體存儲(chǔ)器及其組成主存的方法cpucache主存（內(nèi)存）主存（內(nèi)存）輔存（外存）輔存（外存）27.1.1 存儲(chǔ)器的分類 按用途分類 內(nèi)部存儲(chǔ)器（內(nèi)存、主存） 外部存儲(chǔ)器（外存、輔存） 按存儲(chǔ)介質(zhì)分類 半導(dǎo)體集成電路存儲(chǔ)器 磁存儲(chǔ)器 光存儲(chǔ)器37.1.2 半導(dǎo)體存儲(chǔ)器的分類與特點(diǎn) 按制造工藝 雙極型：速度快、集成度低、功耗大 mos型：速

2、度慢、集成度高、功耗低 按使用屬性 隨機(jī)存取存儲(chǔ)器ram：可讀可寫、斷電丟失 只讀存儲(chǔ)器rom：正常只讀、斷電不丟失47.1.2 半導(dǎo)體存儲(chǔ)器的分類與特點(diǎn)半導(dǎo)體半導(dǎo)體存儲(chǔ)器存儲(chǔ)器只讀存儲(chǔ)器只讀存儲(chǔ)器 （rom）隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（ram）靜態(tài)靜態(tài)ram（sram）動(dòng)態(tài)動(dòng)態(tài)ram（dram） 非易失非易失ram（nvram）掩膜式掩膜式rom一次性可編程一次性可編程rom（prom） 紫外線擦除可編程紫外線擦除可編程rom（eprom）電擦除可編程電擦除可編程rom（eeprom）5讀寫存儲(chǔ)器ram組成單元速度集成度應(yīng)用sram觸發(fā)器快低小容量系統(tǒng)dram極間電容慢高大容量系統(tǒng)nvra

3、m帶微型電池慢低小容量非易失6只讀存儲(chǔ)器只讀存儲(chǔ)器rom 掩膜掩膜rom：信息制作在芯片中，不可更改信息制作在芯片中，不可更改 prom：允許一次編程，此后不可更改允許一次編程，此后不可更改 eprom：用紫外光擦除，擦除后可編程；并允許用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程用戶多次擦除和編程 eeprom（e2prom）：）：采用加電方法在線進(jìn)行采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫擦除和編程，也可多次擦寫 flash memory（閃存）：能夠快速擦寫的（閃存）：能夠快速擦寫的eeprom，但只能按塊（，但只能按塊（block）擦除）擦除返回本章目錄77.1.3 存儲(chǔ)器

4、的主要性能參數(shù)存儲(chǔ)器的主要性能參數(shù) 存儲(chǔ)容量 對(duì)于m位地址總線、n位數(shù)據(jù)總線的半導(dǎo)體存儲(chǔ)器芯片的存儲(chǔ)容量則為2mn位 存取速度 存取時(shí)間(access time)ta：?jiǎn)?dòng)一次存儲(chǔ)器操作，到完成該操作所經(jīng)歷的時(shí)間 存儲(chǔ)周期(memory cycle)tmc：為連續(xù)進(jìn)行兩次獨(dú)立的存儲(chǔ)器操作之間所需的最小時(shí)間間隔 可靠性 mtbf(mean time between failures)，即平均故障間隔時(shí)間來衡量，mtbf越長(zhǎng)，可靠性越高 性能價(jià)格比返回本章目錄8 存儲(chǔ)體 存儲(chǔ)器芯片的主要部分，用來存儲(chǔ)信息 地址譯碼電路 根據(jù)輸入的地址編碼來選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元 片選和讀寫控制邏輯 選中存儲(chǔ)

5、芯片，控制讀寫操作7.2半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)與原理返回主目錄97.2.1 半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)返回本章目錄地地址址寄寄存存地地址址譯譯碼碼存儲(chǔ)體存儲(chǔ)體控制電路控制電路ab數(shù)數(shù)據(jù)據(jù)寄寄存存讀讀寫寫電電路路dboe we cs10 存儲(chǔ)體返回本章目錄 每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù) 一個(gè)存儲(chǔ)單元提供并行操作的位單元數(shù)稱為存儲(chǔ)器的字長(zhǎng) 存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：芯片的存儲(chǔ)容量2mn 存儲(chǔ)單元數(shù)存儲(chǔ)單元的位數(shù) m：芯片的地址線根數(shù) n：芯片的數(shù)據(jù)線根數(shù) 11(2)片選和讀寫控制邏輯返回本章目錄 片選端cs*或ce* 有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫操

6、作 輸出oe* 控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出 該控制端對(duì)應(yīng)系統(tǒng)的讀控制線 寫we* 控制寫操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中 該控制端對(duì)應(yīng)系統(tǒng)的寫控制線127.2.2 靜態(tài)ram返回本章目錄 sram的基本存儲(chǔ)單元是6管靜態(tài)mos電路 每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位 許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣 sram一般采用“字結(jié)構(gòu)”存儲(chǔ)矩陣： 每個(gè)存儲(chǔ)單元存放多位（4、8、16等） 每個(gè)存儲(chǔ)單元具有一個(gè)地址137.2.2 動(dòng)態(tài)ram返回本章目錄 dram的基本存儲(chǔ)單元是單個(gè)場(chǎng)效應(yīng)管及其極間電容 必須配備“讀出再生放大電路”進(jìn)行刷新 每次同時(shí)對(duì)一行的存儲(chǔ)單元進(jìn)行刷新 每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一

7、位 許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣 dram一般采用“位結(jié)構(gòu)”存儲(chǔ)體： 每個(gè)存儲(chǔ)單元存放一位 需要8個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元 每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址147.2.3 隨機(jī)存取存儲(chǔ)器返回本章目錄 靜態(tài)ram sram 2114 sram 6264動(dòng)態(tài)動(dòng)態(tài)ramdram 4116dram 216415只讀存儲(chǔ)器 eprom eprom 2716 eprom 2764eepromeeprom 2717aeeprom 2864a167.3.1 6管sram存儲(chǔ)單元返回本章目錄字 或 行 選 線字 或 行 選 線abt5t6t1t2t3 t4d*d 寫寫“1”，a點(diǎn)為高電平，點(diǎn)為高電平， b點(diǎn)

8、為點(diǎn)為低電平，使低電平，使t4截止，截止，t3導(dǎo)通。當(dāng)導(dǎo)通。當(dāng)行選信號(hào)消失后，行選信號(hào)消失后，t3和和t4的互鎖的互鎖將保持寫入的狀態(tài)不變，并由電將保持寫入的狀態(tài)不變，并由電源提供其工作電流，只要不斷電，源提供其工作電流，只要不斷電，該狀態(tài)就將一直保持下去。如果該狀態(tài)就將一直保持下去。如果要寫要寫“0”，則有關(guān)狀態(tài)相反，則有關(guān)狀態(tài)相反 當(dāng)選中該單元讀信息時(shí)，若當(dāng)選中該單元讀信息時(shí)，若a點(diǎn)點(diǎn)為高電平，為高電平，b點(diǎn)為低電平，則讀點(diǎn)為低電平，則讀出出“1”，否則讀出，否則讀出“0” 177.3.2 sram芯片2114返回本章目錄 存儲(chǔ)容量為1k4 18個(gè)引腳： 10根地址線a9a0 4根數(shù)據(jù)線i

9、/o4i/o1 片選cs* 讀寫we*123456789181716151413121110vcca7a8a9i/o1i/o2i/o3i/o4we*a6a5a4a3a0a1a2cs*gnd187.3.2 sram 2114的讀周期返回本章目錄 ta讀取時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上 trc讀取周期兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間197.3.2 sram 2114的寫周期返回本章目錄 tw寫入時(shí)間從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間寫信號(hào)有效時(shí)間 twc寫入周期兩次寫入存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間207.3.4 epro

10、m 頂部開有一個(gè)圓形的石英窗口，用于紫外線透過擦除原有信息 一般使用專門的編程器（燒寫器）進(jìn)行編程 編程后，應(yīng)該貼上不透光封條 出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1 編程就是將某些單元寫入信息021eprom芯片2716返回本章目錄 存儲(chǔ)容量為2k8 24個(gè)引腳：11根地址線a10a08根數(shù)據(jù)線do7do0片選/編程ce*/pgm讀寫oe*編程電壓vppvdda8a9vppoe*a10ce*/pgmdo7do6do5do4do3123456789101112242322212019181716151413a7a6a5a4a3a2a1a0do0do1do2vss227.3.4 eprom芯片

11、2764返回本章目錄 存儲(chǔ)容量為8k8 28個(gè)引腳： 13根地址線a12a0 8根數(shù)據(jù)線d7d0 片選ce* 編程pgm* 讀寫oe* 編程電壓vppvppa12a7a6a5a4a3a2a1a0d0d1d2gndvccpgm*nca8a9a11oe*a10ce*d7d6d5d4d312345678910111213142827262524232221201918171615237.3.5 eeprom返回主目錄 用加電方法，進(jìn)行在線（無(wú)需拔下，直接在電路中）擦寫（擦除和編程一次完成） 有字節(jié)擦寫、塊擦寫和整片擦寫方法 并行eeprom：多位同時(shí)進(jìn)行 串行eeprom：只有一位數(shù)據(jù)線24eepr

12、om芯片2817a 存儲(chǔ)容量為2k8 28個(gè)引腳： 11根地址線a10a0 8根數(shù)據(jù)線i/o7i/o0 片選ce* 讀寫oe*、we* 狀態(tài)輸出rdy/busy*nca12a7a6a5a4a3a2a1a0i/o0i/o1i/o2gndvccwe*nca8a9ncoe*a10ce*i/o7i/o6i/o5i/o4i/o312345678910111213142827262524232221201918171615257.4內(nèi)存的組成及其與系統(tǒng)總線連接7.4.1 (1)內(nèi)存組成與接口設(shè)計(jì)的基本工作 (2)內(nèi)存借口設(shè)計(jì)應(yīng)從準(zhǔn)備開始,作好地址,數(shù)據(jù),控制三總線的連接.267.4.2 用譯碼器實(shí)現(xiàn)芯片選

13、擇 若芯片的數(shù)據(jù)線正好8根： 一次可從芯片中訪問到8位數(shù)據(jù) 全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連 若芯片的數(shù)據(jù)線不足8根： 一次不能從一個(gè)芯片中訪問到8位數(shù)據(jù) 利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位 這個(gè)擴(kuò)充方式簡(jiǎn)稱“位擴(kuò)充”277.4.2. 用譯碼器實(shí)現(xiàn)芯片選擇 芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連 尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”287.4.3 實(shí)現(xiàn)芯片選擇的三種方法 1 全譯碼法: 所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址 包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼） 采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一

14、的，不存在地址重復(fù) 譯碼電路可能比較復(fù)雜、連線也較多29全譯碼1c000h1dfffh全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范圍a12a0a19a18a17a16a15a14 a13307.4.3 實(shí)現(xiàn)芯片選擇的三種方法 2 部分譯碼: 只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼 每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址 可簡(jiǎn)化譯碼電路的設(shè)計(jì) 但系統(tǒng)的部分地址空間將被浪費(fèi)31部分譯碼a19 a15a14 a12a11a0一個(gè)可用地址123410101010000001010011全0全1全0全1全0全1全0全120000h20fffh21000h2

15、1fffh22000h22fffh23000h23fffh32線選譯碼 3 線選譯碼 只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組） 雖構(gòu)成簡(jiǎn)單，但地址空間嚴(yán)重浪費(fèi) 必然會(huì)出現(xiàn)地址重復(fù) 一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元 多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用33線選譯碼示例a19 a15a14 a13a12a0一個(gè)可用地址121 00 1全0全1全0全104000h05fffh02000h03fffh347.4.4 dram連接 1 行地址和列地址的傳送 2 ras和cas信號(hào)的產(chǎn)生 3刷新控制357.5 pc系列微機(jī)的內(nèi)存組織 當(dāng)cpu的數(shù)據(jù)寬度大于8位時(shí)，要求內(nèi)存系統(tǒng)能夠?qū)崿F(xiàn)

16、單字節(jié)和多字節(jié)的操作，因此，在pc系列微機(jī)中使用分體結(jié)構(gòu)來組織內(nèi)存系統(tǒng)367.5.1 8086微機(jī)的內(nèi)存分體 8086cpu的16位微機(jī)系統(tǒng)，要求實(shí)現(xiàn)對(duì)內(nèi)存的一次訪存操作既可以處理一個(gè)16位字，也可以只處理一個(gè)字節(jié) 8086系統(tǒng)中1m字節(jié)的內(nèi)存地址空間實(shí)際上分成兩個(gè)512k字節(jié)的存儲(chǔ)體“偶地址存儲(chǔ)體”和“奇地址存儲(chǔ)體” 偶地址存儲(chǔ)體連接8086的低8位數(shù)據(jù)總線d7d0 奇地址存儲(chǔ)體則連接8086的高8位數(shù)據(jù)總線d15d8 地址總線的al9a1與兩個(gè)存儲(chǔ)體中的地址線al8a0連接 最低位地址線a0和8086的“總線高允許” (bhe*)信號(hào)用來選擇存儲(chǔ)體378086系統(tǒng)內(nèi)存的分體結(jié)構(gòu)387.5.1 80386/486微機(jī)內(nèi)存分體d23-d16d15-d8d7-d0譯譯碼碼器器2號(hào)號(hào)體體0號(hào)號(hào)體體d31-d243210dbaba1a03號(hào)號(hào)體體1號(hào)號(hào)體體32位位cpu的內(nèi)存分體的內(nèi)存分體397.5.2 內(nèi)存空間分配 常規(guī)內(nèi)存地址從