第五章存儲器系統(tǒng)

1、廣東技術(shù)師范學(xué)院電子與信息學(xué)院1第5章存儲系統(tǒng)主要內(nèi)容：主要內(nèi)容： 半導(dǎo)體存儲器的分類及其特點(diǎn)半導(dǎo)體存儲器的分類及其特點(diǎn) 半導(dǎo)體存儲芯片的外部特性及其與系統(tǒng)的連接半導(dǎo)體存儲芯片的外部特性及其與系統(tǒng)的連接 存儲器接口設(shè)計(jì)（存儲器擴(kuò)展技術(shù)）存儲器接口設(shè)計(jì)（存儲器擴(kuò)展技術(shù)） 高速緩存高速緩存5.1 概概 述述主要內(nèi)容：主要內(nèi)容： 存儲器系統(tǒng)基本概念存儲器系統(tǒng)基本概念 半導(dǎo)體存儲器的分類及特點(diǎn)半導(dǎo)體存儲器的分類及特點(diǎn) 兩類半導(dǎo)體存儲器的主要區(qū)別兩類半導(dǎo)體存儲器的主要區(qū)別1. 存儲器系統(tǒng)存儲器系統(tǒng) 將兩個或兩個以上速度、容量和價格各不相同將兩個或兩個以上速度、容量和價格各不相同的存儲器用硬件、軟件或軟硬

2、件相結(jié)合的方法的存儲器用硬件、軟件或軟硬件相結(jié)合的方法連接起來連接起來 構(gòu)成存儲系統(tǒng)。構(gòu)成存儲系統(tǒng)。 系統(tǒng)的存儲速度接近最快的存儲器，容量接近系統(tǒng)的存儲速度接近最快的存儲器，容量接近最大的存儲器。最大的存儲器。存儲器系統(tǒng)存儲器系統(tǒng) 在一般計(jì)算機(jī)中主要有兩種存儲系統(tǒng)在一般計(jì)算機(jī)中主要有兩種存儲系統(tǒng) Cache存儲系統(tǒng)存儲系統(tǒng)主存儲器主存儲器高速緩沖存儲器高速緩沖存儲器虛擬存儲系統(tǒng)虛擬存儲系統(tǒng)主存儲器主存儲器磁盤存儲器磁盤存儲器6Cache存儲器系統(tǒng)存儲器系統(tǒng) Cache（高速緩沖存儲器）（高速緩沖存儲器） 速度快，容量小速度快，容量小 主內(nèi)存：主內(nèi)存： 速度慢，容量大速度慢，容量大 Cache存

3、儲系統(tǒng)由硬件系統(tǒng)管理。對程序員存儲系統(tǒng)由硬件系統(tǒng)管理。對程序員是透明的。是透明的。 設(shè)計(jì)目標(biāo)：設(shè)計(jì)目標(biāo)： 提高存取速度提高存取速度CPUCache主存主存虛擬存儲器系統(tǒng)虛擬存儲器系統(tǒng) 虛擬存儲器系統(tǒng)由主內(nèi)存和部分磁盤存儲器虛擬存儲器系統(tǒng)由主內(nèi)存和部分磁盤存儲器購成。購成。 虛擬存儲系統(tǒng)由操作系統(tǒng)管理，對應(yīng)用程序虛擬存儲系統(tǒng)由操作系統(tǒng)管理，對應(yīng)用程序員透明。員透明。 設(shè)計(jì)目標(biāo)：設(shè)計(jì)目標(biāo)： 增加存儲容量增加存儲容量2. 半導(dǎo)體存儲器半導(dǎo)體存儲器 半導(dǎo)體存儲器由能夠表示二進(jìn)制數(shù)半導(dǎo)體存儲器由能夠表示二進(jìn)制數(shù)“0”和和“1”的、具有記憶功能的半導(dǎo)體器件組成。的、具有記憶功能的半導(dǎo)體器件組成。 能存放一

4、位二進(jìn)制數(shù)的半導(dǎo)體器件稱為一個存能存放一位二進(jìn)制數(shù)的半導(dǎo)體器件稱為一個存 儲元。儲元。 若干存儲元構(gòu)成一個存儲單元。若干存儲元構(gòu)成一個存儲單元。93. 半導(dǎo)體存儲器的分類半導(dǎo)體存儲器的分類 內(nèi)存儲器內(nèi)存儲器隨機(jī)存取存儲器（隨機(jī)存取存儲器（RAM）只讀存儲器（只讀存儲器（ROM）隨機(jī)存取存儲器隨機(jī)存取存儲器（RAM） RAM靜態(tài)存儲器（靜態(tài)存儲器（SRAM）動態(tài)存儲器（動態(tài)存儲器（DRAM）只讀存儲器只讀存儲器（ROM） 只讀存儲器只讀存儲器掩模掩模ROM一次性可寫一次性可寫ROMEPROMEEPROM4.半導(dǎo)體存儲器的主要技術(shù)指標(biāo)半導(dǎo)體存儲器的主要技術(shù)指標(biāo) 存儲容量存儲容量 存儲單元個數(shù)存儲單

5、元個數(shù)每單元的二進(jìn)制數(shù)位數(shù)每單元的二進(jìn)制數(shù)位數(shù) 存取時間存取時間實(shí)現(xiàn)一次讀實(shí)現(xiàn)一次讀/ /寫所需要的時間寫所需要的時間 存取周期存取周期連續(xù)啟動兩次獨(dú)立的存儲器操作所需間隔的連續(xù)啟動兩次獨(dú)立的存儲器操作所需間隔的最小時間最小時間 可靠性可靠性 功耗功耗5.2 隨機(jī)存取存儲器隨機(jī)存取存儲器掌握：掌握： SRAM與與DRAM的主要特點(diǎn)的主要特點(diǎn) 幾種常用存儲器芯片及其與系統(tǒng)的連接幾種常用存儲器芯片及其與系統(tǒng)的連接 存儲器擴(kuò)展技術(shù)存儲器擴(kuò)展技術(shù)廣東技術(shù)師范學(xué)院電子與信息學(xué)院14 一、靜態(tài)存儲器一、靜態(tài)存儲器SRAM1. SRAM的特點(diǎn)的特點(diǎn) 存儲元由雙穩(wěn)電路構(gòu)成存儲元由雙穩(wěn)電路構(gòu)成 主要特點(diǎn)：主要特

6、點(diǎn)： 存儲信息穩(wěn)定存儲信息穩(wěn)定 存儲容量低，存取速度快，價格較高存儲容量低，存取速度快，價格較高 SRAM常用作高速緩沖存儲器（常用作高速緩沖存儲器（Cache）162. 典型典型SRAM芯片芯片掌握：掌握： 主要引腳功能主要引腳功能 工作時序工作時序 與系統(tǒng)的連接使用與系統(tǒng)的連接使用廣東技術(shù)師范學(xué)院電子與信息學(xué)院17特點(diǎn)：特點(diǎn)： 用雙穩(wěn)態(tài)觸發(fā)器存儲信息。用雙穩(wěn)態(tài)觸發(fā)器存儲信息。 速度快（速度快（5ns），不需刷新，外圍電路比較簡單，但集成度），不需刷新，外圍電路比較簡單，但集成度低（存儲容量小，約低（存儲容量小，約1Mbit/片），功耗大。片），功耗大。 在在PC機(jī)中，機(jī)中，SRAM被廣泛地

7、用作高速緩沖存儲器被廣泛地用作高速緩沖存儲器Cache。 對容量為對容量為M*N的的SRAM芯片，其地址線數(shù)芯片，其地址線數(shù)=2M；數(shù)據(jù)線數(shù)；數(shù)據(jù)線數(shù)=N。反之，若。反之，若SRAM芯片的地址線數(shù)為芯片的地址線數(shù)為K，則可以推斷其單，則可以推斷其單元數(shù)為元數(shù)為2K個。個。 廣東技術(shù)師范學(xué)院電子與信息學(xué)院AB廣東技術(shù)師范學(xué)院電子與信息學(xué)院典型典型SRAM芯片芯片CMOS RAM芯片芯片6264（8K*8）：）： 主要引腳功能主要引腳功能 工作時序工作時序 與系統(tǒng)的連接使用與系統(tǒng)的連接使用廣東技術(shù)師范學(xué)院電子與信息學(xué)院20SRAM 6264芯片芯片邏輯符號：邏輯符號：6264D7-D0A12-A0

8、OEWECS1CS2廣東技術(shù)師范學(xué)院電子與信息學(xué)院6264外部引線圖外部引線圖:廣東技術(shù)師范學(xué)院電子與信息學(xué)院6264芯片的主要引線芯片的主要引線 地址線：地址線： A0A12 數(shù)據(jù)線：數(shù)據(jù)線： D0 D7 輸出允許信號：輸出允許信號：OE 寫允許信號：寫允許信號： WE 選片信號：選片信號： CS1、CS2廣東技術(shù)師范學(xué)院電子與信息學(xué)院236264的工作過程的工作過程 讀操作讀操作 寫操作寫操作 廣東技術(shù)師范學(xué)院電子與信息學(xué)院寫操作的工作時序?qū)懖僮鞯墓ぷ鲿r序:廣東技術(shù)師范學(xué)院電子與信息學(xué)院讀操作的工作時序讀操作的工作時序:3. 半導(dǎo)體存儲器總線接口原理半導(dǎo)體存儲器總線接口原理 深入理解深入理

9、解 8088總線信號總線信號 主存儲器的編址主存儲器的編址 半導(dǎo)體存儲器與總線的連接方式半導(dǎo)體存儲器與總線的連接方式（1 1）80888088總線信號總線信號8 80 08 88 8總總線線A19-A0A15-A0MEMR、MEMWIOR、IOW 存儲器存儲器輸入輸入/輸出輸出RD、WR（2 2）微機(jī)中的主內(nèi)存微機(jī)中的主內(nèi)存 微機(jī)中的主內(nèi)存可能由多片存儲芯片（存儲微機(jī)中的主內(nèi)存可能由多片存儲芯片（存儲體）構(gòu)成；體）構(gòu)成； 每片存儲器芯片（每個存儲體）上都含若干每片存儲器芯片（每個存儲體）上都含若干存儲單元，每個存儲單元在整個內(nèi)存空間中存儲單元，每個存儲單元在整個內(nèi)存空間中都必須具有惟一的地址。

10、都必須具有惟一的地址。（2 2）微機(jī)中的主內(nèi)存微機(jī)中的主內(nèi)存 微機(jī)中的主內(nèi)存可能由多片存儲芯片（存儲微機(jī)中的主內(nèi)存可能由多片存儲芯片（存儲體）構(gòu)成；體）構(gòu)成； 每片存儲器芯片（每個存儲體）上都含若干每片存儲器芯片（每個存儲體）上都含若干存儲單元，每個存儲單元在整個內(nèi)存空間中存儲單元，每個存儲單元在整個內(nèi)存空間中都必須具有惟一的地址。都必須具有惟一的地址。（3 3）存儲器編址存儲器編址001100001111000001011010低位地低位地址址高位地址高位地址存儲器編址存儲器編址片選地址（高位）片選地址（高位）片內(nèi)地址（低位）片內(nèi)地址（低位）內(nèi)存地址內(nèi)存地址 微型機(jī)中的主存儲器采用高位地址交

11、叉訪問方微型機(jī)中的主存儲器采用高位地址交叉訪問方式式 用高位地址選擇芯片，低位地址選擇芯片內(nèi)的用高位地址選擇芯片，低位地址選擇芯片內(nèi)的單元單元 若芯片容量（單元數(shù)）為若芯片容量（單元數(shù)）為m，則：，則： 低位地址的位數(shù)低位地址的位數(shù)=m2log6264芯片的編址芯片的編址片首片首地址地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 0X X X X X X XX X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1片尾片尾地址地址（4 4）存儲器與系統(tǒng)總線的連接存儲器與系統(tǒng)總線的連接001100001111000001011010CS00

12、譯譯碼碼器器1CS存儲器構(gòu)建原理：存儲器構(gòu)建原理：34高位交叉訪問存儲器的連接原理示意圖：高位交叉訪問存儲器的連接原理示意圖：低位地低位地址用于址用于選擇芯選擇芯片上的片上的單元單元高位地高位地址用于址用于選中芯選中芯片片6264芯片與系統(tǒng)的連接芯片與系統(tǒng)的連接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR譯碼譯碼電路電路高位地高位地址信號址信號D0D7SRAM 62648088總線總線+5V4. 譯碼電路譯碼電路 將輸入的一組高位地址信號通過變換，產(chǎn)將輸入的一組高位地址信號通過變換，產(chǎn) 生一個有效的輸出信號，用于選中某一個生一個有效的輸出信號，用于選中某一個 存儲器芯片，從

13、而確定了該存儲器芯片在存儲器芯片，從而確定了該存儲器芯片在 內(nèi)存中的地址范圍。內(nèi)存中的地址范圍。 將輸入的一組二進(jìn)制編碼變換為一個特定將輸入的一組二進(jìn)制編碼變換為一個特定 的輸出信號。的輸出信號。譯碼方式譯碼方式 全地址譯碼全地址譯碼 部分地址譯碼部分地址譯碼（1 1）全地址譯碼全地址譯碼 特點(diǎn)：特點(diǎn)： 用全部的高位地址信號作為譯碼信號；用全部的高位地址信號作為譯碼信號； 使存儲器芯片的每一個單元都占據(jù)一個唯一使存儲器芯片的每一個單元都占據(jù)一個唯一的內(nèi)存地址。的內(nèi)存地址。全地址譯碼例全地址譯碼例A19A18A17A16A15A14A13& 1CS11SRAM 6264CS2+5V011

14、110006264芯片全地址譯碼例芯片全地址譯碼例片首片首地址地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 01 1 1 1 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片尾片尾地址地址該該6264芯片的地址范圍芯片的地址范圍 = F0000HF1FFFH全地址譯碼例全地址譯碼例 若已知某若已知某SRAM 6264芯片在內(nèi)存中的地址為：芯片在內(nèi)存中的地址為： 3E000H3FFFFH 試畫出將該芯片連接到系統(tǒng)的譯碼電路。試畫出將該芯片連接到系統(tǒng)的譯碼電路。全地址譯碼例全地址譯碼例 設(shè)計(jì)步驟：設(shè)計(jì)步驟： 寫出地址范圍

15、的二進(jìn)制表示；寫出地址范圍的二進(jìn)制表示； 確定各高位地址狀態(tài)；確定各高位地址狀態(tài)； 設(shè)計(jì)譯碼器。設(shè)計(jì)譯碼器。片首片首地址地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 10 0 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1片尾片尾地址地址全地址譯碼例全地址譯碼例A19A18A17A16A15A14A13& 1CS1高位地址：高位地址：0011111SRAM 6264CS2+5V00111110廣東技術(shù)師范學(xué)院電子與信息學(xué)院廣東技術(shù)師范學(xué)院電子與信息學(xué)院廣東技術(shù)師范學(xué)院電子與信息學(xué)院4647（2 2）部

16、分地址譯碼部分地址譯碼 特點(diǎn)：特點(diǎn)： 用部分高位地址信號（而不是全部）作為譯碼信用部分高位地址信號（而不是全部）作為譯碼信號；號； 使被選中存儲器芯片占有幾組不同的地址范圍。使被選中存儲器芯片占有幾組不同的地址范圍。 若全部高位地址信號的位數(shù)為若全部高位地址信號的位數(shù)為m，譯碼信號的位，譯碼信號的位數(shù)為數(shù)為i，則所選存儲器芯片占有的地址范圍數(shù)為：，則所選存儲器芯片占有的地址范圍數(shù)為： 對含對含n個存儲芯片（存儲體）的存儲器，若采用個存儲芯片（存儲體）的存儲器，若采用部分地址譯碼，則高位地址的位數(shù)至少應(yīng)滿足：部分地址譯碼，則高位地址的位數(shù)至少應(yīng)滿足： 高位地址的位數(shù)高位地址的位數(shù)n2log2im

17、 廣東技術(shù)師范學(xué)院電子與信息學(xué)院部分地址譯碼例部分地址譯碼例兩組地址：兩組地址： F0000H F1FFFH B0000H B1FFFHA19A17A16A15A14A13& 16264CS1111000高位地址：高位地址： 1110001011000，1111000廣東技術(shù)師范學(xué)院電子與信息學(xué)院廣東技術(shù)師范學(xué)院電子與信息學(xué)院廣東技術(shù)師范學(xué)院電子與信息學(xué)院廣東技術(shù)師范學(xué)院電子與信息學(xué)院廣東技術(shù)師范學(xué)院電子與信息學(xué)院廣東技術(shù)師范學(xué)院電子與信息學(xué)院應(yīng)用舉例應(yīng)用舉例 將將SRAM 6264芯片與系統(tǒng)連接，使其地址范圍為：芯片與系統(tǒng)連接，使其地址范圍為：38000H39FFFH和和78000H

18、79FFFH。 選擇使用選擇使用74LS138譯碼器構(gòu)成譯碼電路譯碼器構(gòu)成譯碼電路 Y0# G1 Y1#G2A Y2#G2B Y3#Y4#A Y5#B Y6#C Y7#片選信號輸出譯碼允許信號地址信號（接到不同的存儲體上）74LS138邏輯圖：廣東技術(shù)師范學(xué)院電子與信息學(xué)院5674LS138的真值表：（注意：輸出低電平有效）可以看出，當(dāng)譯碼允許信號有效時，Yi是輸入A、B、C的函數(shù)，即 Y=f(A,B,C)1 11 11 11 11 11 11 11 1X X X X X X 其其 他他 值值01 11 11 11 11 11 11 11 1 1 1 1 1 1 0 01 0 01 101 1

19、1 11 11 11 11 11 1 0 1 1 0 1 0 01 0 01 11 101 11 11 11 11 11 0 1 1 0 1 1 0 01 0 01 11 11 101 11 11 11 11 0 0 1 0 0 1 0 01 0 01 11 11 11 101 11 11 10 1 1 0 1 1 1 0 01 0 01 11 11 11 11 101 11 10 1 0 0 1 0 1 0 01 0 01 11 11 11 11 11 101 10 0 1 0 0 1 1 0 01 0 01 11 11 11 11 11 11 100 0 0 0 0 0 1 0 01 0

20、0Y7Y7Y6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0C B AC B AG G1 1 G G2A2A G G2B2B廣東技術(shù)師范學(xué)院電子與信息學(xué)院應(yīng)用舉例應(yīng)用舉例(續(xù)續(xù)):D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7G1G2AG2BCBA&A19A14A13A17A16A15+5VY0下圖中A18不參與譯碼，故6264的地址范圍為：62645. SRAM存儲器接口設(shè)計(jì)例存儲器接口設(shè)計(jì)例 將將SRAM 6264芯片與系統(tǒng)連接，使其地芯片與系統(tǒng)連接，使其地址范圍為：址范圍為：38000H39FFFH。 使用使用74LS138譯碼器構(gòu)成譯碼電路。譯碼

21、器構(gòu)成譯碼電路。存儲器接口設(shè)計(jì)例存儲器接口設(shè)計(jì)例 由題知地址范圍：由題知地址范圍： 0 0 1 1 1 0 0 0 0 0 0 1 1 1 0 0 1 1高位地址高位地址A19A12A0應(yīng)用舉例應(yīng)用舉例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13 A17 A16A15VCCY0二、動態(tài)隨機(jī)存儲器二、動態(tài)隨機(jī)存儲器DRAM1. DRAM的特點(diǎn)的特點(diǎn) 存儲元主要由電容構(gòu)成；存儲元主要由電容構(gòu)成； 主要特點(diǎn)：主要特點(diǎn)： 存儲信息不穩(wěn)定，需要存儲信息不穩(wěn)定，需要定時刷新。定時刷新。 存儲容量高，存取速度較低，價格便宜。

22、存儲容量高，存取速度較低，價格便宜。 DRAM芯片主要用作主內(nèi)存。芯片主要用作主內(nèi)存。63一、一、DRAM的基本存儲單元的基本存儲單元DRAM 基本存儲單元基本存儲單元組成組成 由由T與電容與電容Cs組成，信息存儲在組成，信息存儲在Cs上。上。當(dāng)當(dāng)X=1，T導(dǎo)通，電容導(dǎo)通，電容Cs與數(shù)據(jù)線與數(shù)據(jù)線D連通。連通。 寫入時，外部數(shù)據(jù)驅(qū)動寫入時，外部數(shù)據(jù)驅(qū)動D，并由，并由D對電容對電容Cs充電或放電，改變其存儲的信息。充電或放電，改變其存儲的信息。 讀出時，讀出時，Cs經(jīng)經(jīng)D對數(shù)據(jù)線上的寄生電容對數(shù)據(jù)線上的寄生電容Cd充電或放電，從而改變寄生電容充電或放電，從而改變寄生電容Cd上的上的電壓，讀出所存

23、儲的信息。因每次輸出都電壓，讀出所存儲的信息。因每次輸出都會使會使Cs上原有的電荷泄放，存儲的內(nèi)容就上原有的電荷泄放，存儲的內(nèi)容就會被破壞，會被破壞，所以讀出是破壞性的。所以讀出是破壞性的。為此，為此，每次讀出后都需要進(jìn)行再生（重新寫入）每次讀出后都需要進(jìn)行再生（重新寫入）以恢復(fù)以恢復(fù)Cs上的信息。上的信息。 因?yàn)橐驗(yàn)镃sCd，讀出時引起的數(shù)據(jù)線上的讀出時引起的數(shù)據(jù)線上的電壓變化很小，再加上噪聲的影響，需經(jīng)過靈電壓變化很小，再加上噪聲的影響，需經(jīng)過靈敏度很高的讀出放大器放大和整形后才能輸出敏度很高的讀出放大器放大和整形后才能輸出TCS Cd（寄寄生生 電電容容）字字選選線線XD（數(shù)數(shù)據(jù)據(jù)線線）

24、64 由于基本單元電路簡單，使由于基本單元電路簡單，使DRAM的集成度的集成度（集成基本存儲單元數(shù)）很高，但（集成基本存儲單元數(shù)）很高，但DRAM的附屬電路的附屬電路 較復(fù)雜。（需讀出放大器，整形，刷新等電路）較復(fù)雜。（需讀出放大器，整形，刷新等電路） 為什么為什么DRAM要不斷地刷新？要不斷地刷新？ 由于由于DRAM是靠電容是靠電容Cs存儲信息的，存儲信息的，Cs有電荷時為邏輯有電荷時為邏輯“1”，沒有電荷時為邏輯沒有電荷時為邏輯“0”。但由于任何電容都存在漏電，因此當(dāng)電。但由于任何電容都存在漏電，因此當(dāng)電容容Cs存有電荷時，過一段時間由于電容的放電會導(dǎo)致電荷流失，存有電荷時，過一段時間由于

25、電容的放電會導(dǎo)致電荷流失，信息也會丟失，解決的辦法是刷新，即每隔一定時間（大約信息也會丟失，解決的辦法是刷新，即每隔一定時間（大約14ms）就要刷新一次，使原來處于邏輯）就要刷新一次，使原來處于邏輯“1”的電容的電荷又得的電容的電荷又得到補(bǔ)充，而原來處于電平到補(bǔ)充，而原來處于電平“0”的電容仍保持的電容仍保持“0”。2. 典型典型DRAM芯片芯片2164A 2164A：64K1bit 采用行地址和列地址來確定一個單元；采用行地址和列地址來確定一個單元； 行列地址分時傳送，行列地址分時傳送， 共用一組地址信號線；共用一組地址信號線； 地址信號線的數(shù)量僅地址信號線的數(shù)量僅 為同等容量為同等容量SR

26、AM芯芯 片的一半。片的一半。主要引線主要引線 行地址選通信號。用于鎖存行地址；行地址選通信號。用于鎖存行地址； 列地址選通信號。列地址選通信號。 地址總線上先送上行地址，后送上列地址，它們地址總線上先送上行地址，后送上列地址，它們 分別在分別在#RAS和和#CAS有效期間被鎖存在鎖存器中。有效期間被鎖存在鎖存器中。 DIN： 數(shù)據(jù)輸入數(shù)據(jù)輸入 DOUT：數(shù)據(jù)輸出數(shù)據(jù)輸出WE=0WE=1n WE：寫允許信號寫允許信號RAS：CAS：數(shù)據(jù)寫入數(shù)據(jù)寫入數(shù)據(jù)讀出數(shù)據(jù)讀出67 由于由于DRAM的容量較大，又不希望有太多的引腳，的容量較大，又不希望有太多的引腳， 所以大多數(shù)所以大多數(shù)DRAM芯片都采用分

27、時復(fù)用方式傳輸?shù)刂?，將地芯片都采用分時復(fù)用方式傳輸?shù)刂罚瑢⒌刂贩譃樾械刂泛土械刂穬刹糠址謺r在地址線上傳送。址分為行地址和列地址兩部分分時在地址線上傳送。 對本芯片用對本芯片用A0A7先傳送低先傳送低8位地址，位地址， 再傳送高再傳送高8位地址位地址A8A15。RAS和和CAS分別為行、列地址選分別為行、列地址選通信號。通信號。 工作原理工作原理 數(shù)據(jù)讀出數(shù)據(jù)讀出 數(shù)據(jù)寫入數(shù)據(jù)寫入 刷新刷新 將存放于每位中的信息讀出再照原樣寫入原單將存放于每位中的信息讀出再照原樣寫入原單元的過程元的過程工作時序工作時序69二、二、DRAM的引腳信號與讀寫操作的引腳信號與讀寫操作地址線RASCASWEDiDo行地

28、址列地址行地址列地址寫數(shù)據(jù)讀數(shù)據(jù)圖5.12 DRAM操作時序 下圖為下圖為DRAM的讀寫操作時序，首先在地址線上出現(xiàn)有效的行地址，的讀寫操作時序，首先在地址線上出現(xiàn)有效的行地址，然后然后RAS有效。經(jīng)過一段時間之后，行地址被撤銷，改送列地址，有效。經(jīng)過一段時間之后，行地址被撤銷，改送列地址，CAS有效。當(dāng)行、列地址都被鎖存到內(nèi)部的行、列地址鎖存器之后，即可根有效。當(dāng)行、列地址都被鎖存到內(nèi)部的行、列地址鎖存器之后，即可根據(jù)據(jù)WE信號進(jìn)行讀寫操作。信號進(jìn)行讀寫操作。3. 2164A在系統(tǒng)中的連接在系統(tǒng)中的連接與系統(tǒng)連接圖與系統(tǒng)連接圖存儲體存儲體2164A在系統(tǒng)中的連接在系統(tǒng)中的連接 DRAM 21

29、64A與系統(tǒng)連接的幾點(diǎn)說明：與系統(tǒng)連接的幾點(diǎn)說明： 芯片上的每個單元中只存放芯片上的每個單元中只存放1位二進(jìn)制碼，每字節(jié)數(shù)據(jù)分別存位二進(jìn)制碼，每字節(jié)數(shù)據(jù)分別存放在放在8片芯片中；片芯片中； 系統(tǒng)的每一次訪存操作需同時訪問系統(tǒng)的每一次訪存操作需同時訪問8片片2164A芯片，該芯片，該8片芯片片芯片必須具有完全相同的地址；必須具有完全相同的地址； 芯片的地址選擇是按行、列分時傳送，由系統(tǒng)的低芯片的地址選擇是按行、列分時傳送，由系統(tǒng)的低8位送出行位送出行地址，高地址，高8位送出列地址。位送出列地址。 結(jié)論：結(jié)論： 每每8片片2164A構(gòu)成一個存儲體（單獨(dú)一片則無意義）；構(gòu)成一個存儲體（單獨(dú)一片則無意

30、義）； 每個存儲體內(nèi)的所有芯片具有相同的地址（片內(nèi)地址），應(yīng)每個存儲體內(nèi)的所有芯片具有相同的地址（片內(nèi)地址），應(yīng)同時被選中，僅有數(shù)據(jù)信號由各片分別引出。同時被選中，僅有數(shù)據(jù)信號由各片分別引出。廣東技術(shù)師范學(xué)院電子與信息學(xué)院722164A在系統(tǒng)中的連接在系統(tǒng)中的連接 4、PC機(jī)的機(jī)的DRAM存儲器存儲器1、PC機(jī)中機(jī)中DRAM的演變的演變 PC機(jī)的機(jī)的DRAM存儲器從早期的存儲器從早期的4MB、16MB、32MB、64MB到目前的到目前的128MB、256MB、512MB和和1GB、2GB等。等。 從早期的異步從早期的異步DRAM到后來的同步到后來的同步DRAM（SDRAM）。）。 從早期的從早

31、期的30線、線、72線到后來的線到后來的168線（雙邊接觸）和線（雙邊接觸）和184線線 內(nèi)存條。改進(jìn)的其目的都是為了提高訪存速度和存儲容量。內(nèi)存條。改進(jìn)的其目的都是為了提高訪存速度和存儲容量。2、SDRAM DIMM接口信號接口信號 168線雙邊接觸內(nèi)存模塊（線雙邊接觸內(nèi)存模塊（DIMM:Dual Inline Memry Module）插槽，每側(cè)）插槽，每側(cè)84腳，電壓腳，電壓3.3V，時鐘頻率有，時鐘頻率有66MHz,100MHz，133MHz等。等。SDRAM 168線有緩沖型、非緩沖型。線有緩沖型、非緩沖型。 緩沖型：在模塊內(nèi)除了時鐘、數(shù)據(jù)線外的所有輸入信號進(jìn)緩沖型：在模塊內(nèi)除了時鐘

32、、數(shù)據(jù)線外的所有輸入信號進(jìn)行緩沖，以便驅(qū)動更多的芯片。行緩沖，以便驅(qū)動更多的芯片。 非緩沖型：取消了模塊內(nèi)的緩沖器，提高了存取速度。非緩沖型：取消了模塊內(nèi)的緩沖器，提高了存取速度。 168線接口信號分為線接口信號分為6組：組： 地址線地址線 A0A13 數(shù)據(jù)線數(shù)據(jù)線 DQ0DQ63; CB0CB15 為糾錯碼（為糾錯碼（ECC）的校驗(yàn)比特。）的校驗(yàn)比特。 控制信號線控制信號線 S0S3 片選信號；片選信號； RAS、CAS 行、列地址選通行、列地址選通 WE 寫允許；寫允許； CK0CK3 時鐘信號；時鐘信號； CKE0CKE1 時鐘使能信號線。時鐘使能信號線。 串行存在探測（串行存在探測（S

33、PD）信號（）信號（SPD為一專用小芯片）為一專用小芯片） SPD在在DIMM模塊上集成了一個模塊上集成了一個256字節(jié)的串行字節(jié)的串行E2PROM 芯片，用于存儲每個模塊的各種參數(shù)，包括芯片，用于存儲每個模塊的各種參數(shù)，包括SDRAM的存取的存取速度、容量、電壓、行、列地址寬度等。系統(tǒng)開機(jī)時，速度、容量、電壓、行、列地址寬度等。系統(tǒng)開機(jī)時，PC的的ROM BIOS將自動讀取將自動讀取SPD中記錄的信息，并根據(jù)此參中記錄的信息，并根據(jù)此參數(shù)配置數(shù)配置DRAM控制器，以便達(dá)到最佳工作狀態(tài)?？刂破?，以便達(dá)到最佳工作狀態(tài)。 SA0SA2 SPD地址輸入線地址輸入線 SCL SPD時鐘輸入時鐘輸入 S

34、DA SPD串行數(shù)據(jù)輸入串行數(shù)據(jù)輸入/輸出輸出 電源電源 VDD為電源電壓（為電源電壓（17條）條） VSS為信號地（為信號地（18條）條） 空的信號線（空的信號線（NC:未用）（未用）（9條）條）信息工程學(xué)院信息論教研室內(nèi)存條的變遷內(nèi)存條的變遷1G和和2G的內(nèi)存條的內(nèi)存條三、存儲器擴(kuò)展技術(shù)三、存儲器擴(kuò)展技術(shù)（內(nèi)存儲器設(shè)計(jì)）（內(nèi)存儲器設(shè)計(jì)）廣東技術(shù)師范學(xué)院電子與信息學(xué)院79位擴(kuò)展位擴(kuò)展擴(kuò)展每個存儲單元的位數(shù)擴(kuò)展每個存儲單元的位數(shù)字?jǐn)U展字?jǐn)U展擴(kuò)展存儲單元的個數(shù)擴(kuò)展存儲單元的個數(shù)字位擴(kuò)展字位擴(kuò)展二者的綜合二者的綜合用多片存儲芯片構(gòu)成一個需要的內(nèi)存空間，用多片存儲芯片構(gòu)成一個需要的內(nèi)存空間，它們在整

35、個內(nèi)存中占據(jù)不同的地址范圍，任它們在整個內(nèi)存中占據(jù)不同的地址范圍，任一時刻僅有一片（或一組）被選中。一時刻僅有一片（或一組）被選中。1. 存儲器擴(kuò)展存儲器擴(kuò)展n用多片存儲芯片構(gòu)成一個需要的內(nèi)存空間；用多片存儲芯片構(gòu)成一個需要的內(nèi)存空間；n各存儲器芯片在整個內(nèi)存中占據(jù)不同的地址范各存儲器芯片在整個內(nèi)存中占據(jù)不同的地址范圍；圍；n任一時刻僅有一片（或一組）被選中。任一時刻僅有一片（或一組）被選中。n存儲器芯片的存儲容量等于：存儲器芯片的存儲容量等于： 單元數(shù)單元數(shù)每單元的位數(shù)每單元的位數(shù)字節(jié)數(shù)字節(jié)數(shù)字長字長擴(kuò)擴(kuò)展展單單元元擴(kuò)擴(kuò)展展字字長長位擴(kuò)展位擴(kuò)展 構(gòu)成內(nèi)存的存儲器芯片的字長小于內(nèi)存單元構(gòu)成內(nèi)存

36、的存儲器芯片的字長小于內(nèi)存單元 的字長時的字長時需進(jìn)行位擴(kuò)展。需進(jìn)行位擴(kuò)展。 位擴(kuò)展：位擴(kuò)展： 每單元字長的擴(kuò)展。每單元字長的擴(kuò)展。位擴(kuò)展例位擴(kuò)展例 用用8片片2164A芯片構(gòu)成芯片構(gòu)成64KB存儲器。存儲器。LS158A0A7A8A152164A2164A2164ADBABD0D1D70000HFFFFH.位擴(kuò)展方法：位擴(kuò)展方法： 將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分 別引出。別引出。 位擴(kuò)展特點(diǎn)：位擴(kuò)展特點(diǎn)： 存儲器的單元數(shù)不變，位數(shù)增加。存儲器的單元數(shù)不變，位數(shù)增加。字?jǐn)U展字?jǐn)U展 地址空間的擴(kuò)展地址空間的擴(kuò)展 芯片每個單元中的字長滿足，但單元數(shù)不滿足。

37、芯片每個單元中的字長滿足，但單元數(shù)不滿足。 擴(kuò)展原則：擴(kuò)展原則： 每個芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)。每個芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)。 每個芯片必須有不同的地址范圍。每個芯片必須有不同的地址范圍。芯片的片選端必須分別引出芯片的片選端必須分別引出A0A10DBABD0D7A0A10R/WCS2K8D0D7A0A102K8D0D7D0D7A0A10CS譯譯碼碼器器Y0Y1高高位位地地址址R/W字?jǐn)U展示意圖字?jǐn)U展示意圖:字?jǐn)U展例字?jǐn)U展例 用兩片用兩片64K8位的位的SRAM芯片構(gòu)成容量為芯片構(gòu)成容量為128KB的存儲器的存儲器 兩芯片的地址范圍分別為：兩芯片的地址范圍分別為： 20000H2

38、FFFFH 30000H3FFFFH 字?jǐn)U展例字?jǐn)U展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：高位地址：n 芯片芯片1： 0 0 1 0n 芯片芯片2： 0 0 1 1A19A18A17A16芯片芯片1芯片芯片2字位擴(kuò)展字位擴(kuò)展 設(shè)計(jì)過程：設(shè)計(jì)過程： 根據(jù)內(nèi)存容量及芯片容量確定所需存儲芯片數(shù)；根據(jù)內(nèi)存容量及芯片容量確定所需存儲芯片數(shù)； 進(jìn)行位擴(kuò)展以滿足字長要求；進(jìn)行位擴(kuò)展以滿足字長要求； 進(jìn)行字?jǐn)U展以滿足容量要求。進(jìn)行字?jǐn)U展以滿足容量要求。 若已有存儲芯片的容量為若已有存儲芯片的容量為L LK K，要構(gòu)成容量為要構(gòu)成容量為M M

39、N N的存的存儲器，需要的芯片數(shù)為：儲器，需要的芯片數(shù)為： （M / L） （N / K）廣東技術(shù)師范學(xué)院電子與信息學(xué)院89字?jǐn)U展例字?jǐn)U展例例：例：用用16K*4的芯片構(gòu)成的芯片構(gòu)成64K*8的存儲體的存儲體 廣東技術(shù)師范學(xué)院電子與信息學(xué)院908088系統(tǒng)中存儲器的連接使用方法系統(tǒng)中存儲器的連接使用方法 存儲器與存儲器與8088系統(tǒng)總線的連接的要點(diǎn)是：系統(tǒng)總線的連接的要點(diǎn)是： 存儲器的地址范圍？存儲器的地址范圍？ 根據(jù)要求的地址范圍可確定用哪幾根地址線進(jìn)行片根據(jù)要求的地址范圍可確定用哪幾根地址線進(jìn)行片選，哪幾根地址線做片內(nèi)尋址以及如何進(jìn)行片選譯選，哪幾根地址線做片內(nèi)尋址以及如何進(jìn)行片選譯碼。碼

40、。 系統(tǒng)總線上與存儲器有關(guān)的信號線有哪些？系統(tǒng)總線上與存儲器有關(guān)的信號線有哪些？ 熟悉與存儲器有關(guān)的總線信號和存儲芯片引腳的功熟悉與存儲器有關(guān)的總線信號和存儲芯片引腳的功能。能。 譯碼電路的構(gòu)成（譯碼器的連接方法）譯碼電路的構(gòu)成（譯碼器的連接方法） 系統(tǒng)地址空間一般比存儲芯片的容量大（即總線中系統(tǒng)地址空間一般比存儲芯片的容量大（即總線中的地址線數(shù)多于存儲芯片的地址線數(shù)），物理內(nèi)存的地址線數(shù)多于存儲芯片的地址線數(shù)），物理內(nèi)存實(shí)際只占用系統(tǒng)地址空間的一小塊區(qū)域。把物理內(nèi)實(shí)際只占用系統(tǒng)地址空間的一小塊區(qū)域。把物理內(nèi)存分配到系統(tǒng)地址空間的哪一塊區(qū)域，取決于如何存分配到系統(tǒng)地址空間的哪一塊區(qū)域，取決于如

41、何進(jìn)行地址譯碼。進(jìn)行地址譯碼。廣東技術(shù)師范學(xué)院電子與信息學(xué)院91 8088系統(tǒng)中存儲器連接涉及到的總線信號包括：系統(tǒng)中存儲器連接涉及到的總線信號包括： 地址線地址線A19-A0 數(shù)據(jù)線數(shù)據(jù)線D7-D0 存儲器讀信號存儲器讀信號MEMR# 存儲器寫信號存儲器寫信號MEMW# 需要考慮的存儲芯片引腳需要考慮的存儲芯片引腳 地址線地址線An-1-A0：接地址總線的：接地址總線的An-1-A0 數(shù)據(jù)線數(shù)據(jù)線D7-D0：接數(shù)據(jù)總線的：接數(shù)據(jù)總線的D7-D0 片選信號片選信號CS#(CE#) (可能有多根可能有多根)：接地址譯碼器的片選輸：接地址譯碼器的片選輸出出 輸出允許輸出允許OE#(有時也稱為讀出允

42、許有時也稱為讀出允許) ：接：接MEMR# 寫入允許寫入允許WE#：接：接MEMW#廣東技術(shù)師范學(xué)院電子與信息學(xué)院925.3 只讀存儲器（ROM）掩模掩模ROM一次性可寫一次性可寫ROM可讀寫可讀寫ROM分分 類類EPROM（紫外線擦除）紫外線擦除）EEPROM（電擦除）電擦除）廣東技術(shù)師范學(xué)院電子與信息學(xué)院93一、一、EPROM特點(diǎn)：特點(diǎn)： 可多次編程寫入；可多次編程寫入； 掉電后內(nèi)容不丟失；掉電后內(nèi)容不丟失； 內(nèi)容的擦除需用紫外線擦除器。內(nèi)容的擦除需用紫外線擦除器。廣東技術(shù)師范學(xué)院電子與信息學(xué)院94EPROM 2764 8K8bit芯片，其引腳與芯片，其引腳與SRAM 6264完全兼容完全

43、兼容 地址信號：地址信號：A0 A12 數(shù)據(jù)信號：數(shù)據(jù)信號：D0 D7 輸出信號：輸出信號：OE 片選信號：片選信號：CE 編程脈沖輸入：編程脈沖輸入：PGM廣東技術(shù)師范學(xué)院電子與信息學(xué)院2764的工作方式的工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入編程寫入擦除擦除標(biāo)準(zhǔn)編程方式標(biāo)準(zhǔn)編程方式快速編程方式快速編程方式編程寫入的特點(diǎn)：編程寫入的特點(diǎn)：每出現(xiàn)一個編程負(fù)脈沖就寫入一個字節(jié)數(shù)據(jù)每出現(xiàn)一個編程負(fù)脈沖就寫入一個字節(jié)數(shù)據(jù)工作方式工作方式廣東技術(shù)師范學(xué)院電子與信息學(xué)院96二、二、EEPROM（ E2PROM ）特點(diǎn)：特點(diǎn)： 可在線編程寫入；可在線編程寫入； 掉電后內(nèi)容不丟失；掉電后內(nèi)容不丟失； 電可擦除。電

44、可擦除。廣東技術(shù)師范學(xué)院電子與信息學(xué)院97典型典型E2PROM芯片芯片98C64A 8K8bit芯片芯片 13根地址線（根地址線（A0 A12） 8位數(shù)據(jù)線（位數(shù)據(jù)線（D0 D7） 輸出允許信號（輸出允許信號（OE） 寫允許信號（寫允許信號（WE） 選片信號（選片信號（CE） 狀態(tài)輸出端（狀態(tài)輸出端（READY/BUSY）廣東技術(shù)師范學(xué)院電子與信息學(xué)院工作方式工作方式 數(shù)據(jù)讀出數(shù)據(jù)讀出 編程寫入編程寫入 擦除擦除字節(jié)寫入：每一次字節(jié)寫入：每一次BUSY正脈沖寫正脈沖寫 入一個字節(jié)入一個字節(jié)自動頁寫入：每一次自動頁寫入：每一次BUSY正脈寫正脈寫 入一頁（入一頁（1 32字節(jié)）字節(jié)）字節(jié)擦除：一

45、次擦除一個字節(jié)字節(jié)擦除：一次擦除一個字節(jié)片擦除：一次擦除整片片擦除：一次擦除整片廣東技術(shù)師范學(xué)院電子與信息學(xué)院 3. EEPROM的應(yīng)用的應(yīng)用例例55 將一片將一片98C64A接到總線上，使其地址接到總線上，使其地址范圍在范圍在 3E000H 3FFFFH之間。并編寫程序?qū)⒅g。并編寫程序?qū)⑿酒乃写鎯卧獙懭胄酒乃写鎯卧獙懭?6H. 解：解： 電路連接如圖電路連接如圖531所示，所示，READU/BUSY端的狀態(tài)通過一個接口電路送到端的狀態(tài)通過一個接口電路送到CPU數(shù)據(jù)總線的數(shù)據(jù)總線的D0,CPU讀入該狀態(tài)以判斷一個寫周期是否結(jié)束。讀入該狀態(tài)以判斷一個寫周期是否結(jié)束。READU/BU

46、SY狀態(tài)狀態(tài) 接口地址為接口地址為02EOH. 廣東技術(shù)師范學(xué)院電子與信息學(xué)院100 廣東技術(shù)師范學(xué)院電子與信息學(xué)院 下面分別用延時等待的方式和查詢下面分別用延時等待的方式和查詢READY/BUSY端狀態(tài)的方式向芯片的所有單元寫入端狀態(tài)的方式向芯片的所有單元寫入66H.程序程序1：用延時等待的方式。：用延時等待的方式。START: MOV AX,3E00 MOV DS,AX ;段地址送（段地址送（DS) MOV SI,0000H MOV CX,2000HAGAIN: MOV AL,66H MOV SI,AL CALL TDELAY20MS INC SI LOOP AGAIN HLT;第一個單元

47、的偏移地址送（第一個單元的偏移地址送（SI);芯片的存儲單元個數(shù)送（芯片的存儲單元個數(shù)送（CX);寫入一個字節(jié)寫入一個字節(jié);通用延時子程序，延時通用延時子程序，延時20ms;下一個存儲單元地址下一個存儲單元地址;若未寫完則再寫下一個字節(jié)若未寫完則再寫下一個字節(jié)廣東技術(shù)師范學(xué)院電子與信息學(xué)院程序程序2：用查詢：用查詢READY/BUSY端狀態(tài)的方式。端狀態(tài)的方式。START:MOV AX,3E00H MOV DS,AX MOV SI,0000H MOV CX,2000H MOV BL,66HAGAIN:MOV DX,02E0H WAIT: IN AL,DX TEST AL,01H JZ WAIT

48、 MOV SI,BL INC SI LOOP AGAIN HLT;段地址送（段地址送（DS);第一個單元的偏移地址送（第一個單元的偏移地址送（SI);芯片的存儲單元個數(shù)送（芯片的存儲單元個數(shù)送（CX);要寫入的數(shù)據(jù)送（要寫入的數(shù)據(jù)送（BL);READY/BUSY狀態(tài)接口地址送（狀態(tài)接口地址送（DX);從接口讀入從接口讀入READY/BUSY端的狀態(tài)端的狀態(tài);可以寫入嗎？可以寫入嗎？;若為低電平（表示忙）則等待若為低電平（表示忙）則等待;否則，寫入一個字節(jié)否則，寫入一個字節(jié);下一個存儲單元地址下一個存儲單元地址;若未寫完則再寫一個字節(jié)若未寫完則再寫一個字節(jié)廣東技術(shù)師范學(xué)院電子與信息學(xué)院E2PRO

49、M的應(yīng)用的應(yīng)用 可通過編寫程序?qū)崿F(xiàn)對芯片的讀寫，但可通過編寫程序?qū)崿F(xiàn)對芯片的讀寫，但 每寫入一個字節(jié)都需判斷每寫入一個字節(jié)都需判斷READY/BUSY 端的狀態(tài)，僅當(dāng)該端為高電平時才可寫端的狀態(tài)，僅當(dāng)該端為高電平時才可寫 入下一個字節(jié)。入下一個字節(jié)。104四、閃速存儲器（四、閃速存儲器（FLASH） 閃速存儲器也稱為快閃存儲器或閃存，是一種電閃速存儲器也稱為快閃存儲器或閃存，是一種電可擦除的非易失性只讀存儲器。其特點(diǎn)是：可擦除的非易失性只讀存儲器。其特點(diǎn)是： 1、按區(qū)塊或頁面組織；除了可進(jìn)行整個芯片的擦除、按區(qū)塊或頁面組織；除了可進(jìn)行整個芯片的擦除 和編程外，還可按字節(jié)、區(qū)快或頁面進(jìn)行擦除與和

50、編程外，還可按字節(jié)、區(qū)快或頁面進(jìn)行擦除與 編程。編程。 2、可進(jìn)行快速頁面寫入：、可進(jìn)行快速頁面寫入：CPU將頁面數(shù)據(jù)按芯片存將頁面數(shù)據(jù)按芯片存 取速度（一般幾十到取速度（一般幾十到200ns）寫入頁緩存，再在內(nèi)）寫入頁緩存，再在內(nèi) 部邏輯控制下，將整頁數(shù)據(jù)寫入相應(yīng)頁面，大大部邏輯控制下，將整頁數(shù)據(jù)寫入相應(yīng)頁面，大大 提高了編程速度。提高了編程速度。 1053、具有內(nèi)部編程控制邏輯：寫入時，由內(nèi)部邏輯控、具有內(nèi)部編程控制邏輯：寫入時，由內(nèi)部邏輯控制操作，制操作，CPU可做其他工作。（可做其他工作。（CPU通過讀出校通過讀出校驗(yàn)或狀態(tài)查詢獲知編程是否結(jié)束）驗(yàn)或狀態(tài)查詢獲知編程是否結(jié)束）4、具有在

51、線系統(tǒng)編程能力：擦除與寫入無需取下。、具有在線系統(tǒng)編程能力：擦除與寫入無需取下。5、具有軟件和硬件保護(hù)能力：可防止有用數(shù)據(jù)被破、具有軟件和硬件保護(hù)能力：可防止有用數(shù)據(jù)被破壞。壞。 106（一）閃存的內(nèi)部組織（一）閃存的內(nèi)部組織 1、 閃存區(qū)別于其他閃存區(qū)別于其他SRAM的最大特點(diǎn)是：的最大特點(diǎn)是： 內(nèi)部設(shè)有命令寄存器和狀態(tài)寄存器，因而可通過軟件內(nèi)部設(shè)有命令寄存器和狀態(tài)寄存器，因而可通過軟件 靈活控制。靈活控制。 采用命令方式可使閃存進(jìn)入各種不同工作狀態(tài)。如整采用命令方式可使閃存進(jìn)入各種不同工作狀態(tài)。如整 片擦除，頁面擦除，整片編程，分頁編程，字節(jié)編程，片擦除，頁面擦除，整片編程，分頁編程，字節(jié)

52、編程， 進(jìn)入保護(hù)方式，讀識別碼等。進(jìn)入保護(hù)方式，讀識別碼等。 閃存內(nèi)部可自行產(chǎn)生編程電壓閃存內(nèi)部可自行產(chǎn)生編程電壓VPP。在工作狀態(tài)下，。在工作狀態(tài)下， 在系統(tǒng)中就可實(shí)現(xiàn)編程操作。在系統(tǒng)中就可實(shí)現(xiàn)編程操作。 部分型號內(nèi)部具有狀態(tài)機(jī)和編程計(jì)時器，編程寫入可部分型號內(nèi)部具有狀態(tài)機(jī)和編程計(jì)時器，編程寫入可 在其內(nèi)部控制下自動完成。在其內(nèi)部控制下自動完成。 107 2、閃存的組織結(jié)構(gòu)、閃存的組織結(jié)構(gòu) 按頁面組織和按區(qū)塊組織按頁面組織和按區(qū)塊組織（1）按頁面組織：內(nèi)部有頁緩存，存儲體按頁面組織，頁緩）按頁面組織：內(nèi)部有頁緩存，存儲體按頁面組織，頁緩 存大小和存儲體的頁大小一致，可以把頁緩存內(nèi)容同時存大小

53、和存儲體的頁大小一致，可以把頁緩存內(nèi)容同時 編程寫入相應(yīng)的頁內(nèi)單元，提高了編程速度。編程寫入相應(yīng)的頁內(nèi)單元，提高了編程速度。（2）按區(qū)塊組織：按區(qū)塊組織的閃存，提供字節(jié)、區(qū)塊和芯）按區(qū)塊組織：按區(qū)塊組織的閃存，提供字節(jié)、區(qū)塊和芯 片擦除能力，編程速度較快，編程靈活性優(yōu)于頁面方式。片擦除能力，編程速度較快，編程靈活性優(yōu)于頁面方式。 108 （二）閃存芯片舉例（二）閃存芯片舉例 SST公司公司28EE0202Mb頁面式閃存，頁面式閃存，256k 8位。位。 內(nèi)部組織為內(nèi)部組織為2048頁，每頁頁，每頁128個字節(jié)。個字節(jié)。 頁面寫周期為頁面寫周期為5ms，平均寫入時間為，平均寫入時間為 39ns/

54、字節(jié)。讀出時間為字節(jié)。讀出時間為120150ns，重寫次數(shù)超過重寫次數(shù)超過10萬次，數(shù)據(jù)保持時間萬次，數(shù)據(jù)保持時間大于大于100年。年。 對外信號：對外信號：32條引腳。條引腳。 A7A17 ：11條行地址，決定頁位置；條行地址，決定頁位置； A0A6: 6條列地址，決定頁內(nèi)地址。條列地址，決定頁內(nèi)地址。 工作方式參閱教材。工作方式參閱教材。A7A17A0A6CEWEOED0D7 SST28EE020 FLASH256k 8109 （三）閃存的應(yīng)用（三）閃存的應(yīng)用 閃存像閃存像RAM 一樣可在線寫入數(shù)據(jù)，又具有一樣可在線寫入數(shù)據(jù)，又具有ROM的的 非易失性，因而可以取代全部的非易失性，因而可以

55、取代全部的UV-EPRAM和大和大 部分的部分的EEPROM。 監(jiān)控程序、引導(dǎo)程序或監(jiān)控程序、引導(dǎo)程序或BIOSBIOS等基本不變或不經(jīng)常改變的等基本不變或不經(jīng)常改變的 程序。程序。 閃存條、閃存卡（閃存條、閃存卡（Flash card，U盤盤），數(shù)字相機(jī)，個人數(shù)），數(shù)字相機(jī)，個人數(shù)字助理（字助理（PDN),MP3PDN),MP3播放器，筆記本等輔存。即將取代軟盤播放器，筆記本等輔存。即將取代軟盤存儲器和硬磁盤。（因其無機(jī)械運(yùn)動，存取速度快，體積存儲器和硬磁盤。（因其無機(jī)械運(yùn)動，存取速度快，體積小，可靠性高等優(yōu)點(diǎn)）小，可靠性高等優(yōu)點(diǎn)） 廣東技術(shù)師范學(xué)院電子與信息學(xué)院5.4 高速緩存（Cache

56、)了解：了解： Cache的基本概念；的基本概念； 基本工作原理；基本工作原理； 命中率；命中率； Cache的分級體系結(jié)構(gòu)的分級體系結(jié)構(gòu)廣東技術(shù)師范學(xué)院電子與信息學(xué)院1）為什么需要高速緩存？ CPU工作速度與內(nèi)存工作速度不匹配 例如，例如，800MHz的的PIII CPU的一條指令執(zhí)行時間約為的一條指令執(zhí)行時間約為1.25ns，而，而133MHz的的SDRAM存取時間為存取時間為7.5ns，即，即83%的時間的時間CPU都處于等待狀態(tài)，運(yùn)行效率極低。都處于等待狀態(tài)，運(yùn)行效率極低。 解決：解決： CPU插入等待周期插入等待周期降低了運(yùn)行速度；降低了運(yùn)行速度； 采用高速采用高速RAM成本太高；成

57、本太高； 在在CPU和和RAM之間插入高速緩存之間插入高速緩存成本上升不多、成本上升不多、但速度可大幅度提高。但速度可大幅度提高。廣東技術(shù)師范學(xué)院電子與信息學(xué)院2）工作原理 基于程序執(zhí)行的兩個特征：基于程序執(zhí)行的兩個特征： 程序訪問的局部性：過程、循環(huán)、子程序。程序訪問的局部性：過程、循環(huán)、子程序。 數(shù)據(jù)存取的局部性：數(shù)據(jù)相對集中存儲。數(shù)據(jù)存取的局部性：數(shù)據(jù)相對集中存儲。 存儲器的訪問相對集中的特點(diǎn)使得我們可以把頻存儲器的訪問相對集中的特點(diǎn)使得我們可以把頻繁訪問的指令、數(shù)據(jù)存放在速度非常高（與繁訪問的指令、數(shù)據(jù)存放在速度非常高（與CPU速度相當(dāng)）的速度相當(dāng)）的SRAM高速緩存高速緩存CACHE

58、中。需中。需要時就可以快速地取出。要時就可以快速地取出。廣東技術(shù)師范學(xué)院電子與信息學(xué)院DBCPUCache控制部件CacheRAMAB送主存地址檢索(用主存地址作為關(guān)鍵字,查找CAM)前提：每次訪問的主存地址都保留在CAM內(nèi)。CAMContent Access Memory命中則發(fā)出讀 Cache命令, 從Cache取數(shù)據(jù)不命中則發(fā)出讀RAM命令, 從RAM取數(shù)據(jù)Cache的工作原理圖示的工作原理圖示廣東技術(shù)師范學(xué)院電子與信息學(xué)院 取指令、數(shù)據(jù)時先到取指令、數(shù)據(jù)時先到CACHE中查找：中查找： 找到（稱為命中）找到（稱為命中）直接取出使用；直接取出使用； 沒找到?jīng)]找到到到RAM中取，并同時存放

59、到中取，并同時存放到CACHE中，中，以備下次使用。以備下次使用。 只要命中率相當(dāng)高，就可以大大提高只要命中率相當(dāng)高，就可以大大提高CPU的運(yùn)行的運(yùn)行效率，減少等待?，F(xiàn)代計(jì)算機(jī)中效率，減少等待。現(xiàn)代計(jì)算機(jī)中CACHE的命中的命中率都在率都在90%以上。以上。 命中率影響系統(tǒng)的平均存取速度命中率影響系統(tǒng)的平均存取速度 系統(tǒng)的平均存取速度系統(tǒng)的平均存取速度 Cache存取速度存取速度命中率命中率+RAM存取速度存取速度不命中率不命中率廣東技術(shù)師范學(xué)院電子與信息學(xué)院例如：例如：RAM的存取時間為的存取時間為8ns，CACHE的存取時間的存取時間為為1ns，CACHE的命中率為的命中率為90%。則存儲

60、器整體。則存儲器整體訪問時間由沒有訪問時間由沒有CACHE的的8ns減少為：減少為：1ns90% + 8ns10% = 1.7ns 速度提高了近速度提高了近4倍。倍。 在一定的范圍內(nèi)，在一定的范圍內(nèi)，Cache越大，命中率就越高，越大，命中率就越高，但相應(yīng)成本也相應(yīng)提高但相應(yīng)成本也相應(yīng)提高 Cache與內(nèi)存的空間比一般為與內(nèi)存的空間比一般為1 128廣東技術(shù)師范學(xué)院電子與信息學(xué)院*Cache系統(tǒng)有三個需要解決的主要問題：系統(tǒng)有三個需要解決的主要問題：主存主存Cache地址變換地址變換解決：解決：把Cache與主存都分成大小相同的頁（若主存容量為若主存容量為2n，Cache容容量為量為2m，頁的大小為，頁的大小為2p（即頁內(nèi)地址有（即頁內(nèi)