北郵模擬CMOS集成電路設計實驗報告

1、題目: 模擬CMOS集成電路設計 姓 名 學 院 專 業(yè) 班 級 學 號 班內(nèi)序號 實驗一:共源級放大器性能分析1、 實驗目的1、掌握synopsys軟件啟動和電路原理圖（schematic）設計輸入方法；2、掌握使用synopsys電路仿真軟件custom designer對原理圖進行電路特性仿真；3、輸入共源級放大器電路并對其進行DC、AC分析，繪制曲線；4、深入理解共源級放大器的工作原理以及mos管參數(shù)的改變對放大器性能的影響二、實驗要求1、啟動synopsys，建立庫及Cellview文件。2、輸入共源級放大器電路圖。3、設置仿真環(huán)境。4、仿真并查看仿真結果，繪制曲線。三、實驗結果1、

2、電路圖2、仿真圖4、 實驗結果分析器件參數(shù)： NMOS管的寬長比為10，柵源之間所接電容1pF，Rd=10K。實驗結果：輸入交流電源電壓為1V，所得增益為12dB。由仿真結果有：gm=496u，R=10k，所以增益Av=496*10/1000=4.96=13.91 dB實驗二:差分放大器設計一、實驗目的1.掌握差分放大器的設計方法；2.掌握差分放大器的調(diào)試與性能指標的測試方法。二、實驗要求1.確定放大電路；2.確定靜態(tài)工作點Q；3.確定電路其他參數(shù)。4.電壓放大倍數(shù)大于20dB，盡量增大GBW，設計差分放大器；5.對所設計電路進行設計、調(diào)試；6.對電路性能指標進行測試仿真，并對測量結果進行驗算

3、和誤差分析。三、實驗結果(表中數(shù)據(jù)單位dB) ，R單位：kW/LR 101530507010K9.6dB10.4dB11.4dB11.9dB12.2dB20K15.6dB16.4dB17.3dB17.9dB18.2dB30K19dB19.8dB20.8dB21.3dB21.6dB改變W/L和柵極電阻，可以看到，R一定時，隨著W/L增加，增益增加，W/L一定時，隨著R的增加，增益也增加。但從仿真特性曲線我們可以知道，這會限制帶寬的特性，W/L增大時，帶寬會下降。為保證帶寬， 選取W/L=30，R=30K的情況下的數(shù)值，保證了帶寬，可以符合系統(tǒng)的功能特性，實驗結果見下圖。1.電路圖2.幅頻特性曲線

4、實驗三：電流源負載差分放大器設計一、實驗目的1.掌握電流源負載差分放大器的設計方法；2.掌握差分放大器的調(diào)試與性能指標的測試方法。二、實驗要求1.設計差分放大器，電壓放大倍數(shù)大于30dB；2.對所設計的電路進行設計、調(diào)試；3.對電路性能指標進行測試仿真，并對測量結果進行驗算和誤差分析。三、實驗原理 電流鏡負載的差分對傳統(tǒng)運算放大器的輸入級一般都采用電流鏡負載的差分對。如上圖所示。NMOS器件M1和M2作為差分對管，P溝道器件M4，M5組成電流源負載。電流0I 提供差分放大器的工作電流。如果M4和M5相匹配，那么M1電流的大小就決定了M4電流的大小。這個電流將鏡像到M5。如果VGS1=

5、VGS2，則Ml和M2的電流相同。這樣由M5通過M2的電流將等于是IOUT為零時M2所需要的電流。如果VGS1>VGS2，由于I0=ID1+ID2，ID1相對ID2要增加。ID1的增加意味著ID4和ID5也增大。但是，當VGS1變的比VGS2大時，ID2應小。因此要使電路平衡，IOUT必須為正。輸出電流IOUT等于差分對管的差值，其最大值為I0。這樣就使差分放大器的差分輸出信號轉(zhuǎn)換成單端輸出信號。反之如果VGS1<VGS2，將變成負。假設M1和M2差分對總工作在飽和狀態(tài)，則可推導出其大信號特性。描述大信號性能的相應關系如下：式(7-1)中，VID表示差分輸入電壓。上面假設了M1&#

6、160;和M2 相匹配。將式(7-1)代入(7-2)中得到一個二次方程，可得出解。上圖是歸一化的M1 的漏電流與歸一化差分輸入電壓的關系曲線，也即是CMOS差分放大器的大信號轉(zhuǎn)移特性曲線。該放大器的小信號特性參數(shù)等效跨導從圖2可以看出，在平衡條件下，M2和M5的輸出電阻分別為：于是該放大器的電壓增益為：四，實驗結果（表中數(shù)據(jù)單位：dB）W/L（N）W/L（P）5060701002039.46dB32.3dB28.8dB22.7dB4026.98dB37.91dB38.52dB37.17dB7038.19dB37.65dB37.35dB32.82dB選擇nmos(w/L)=7

7、0,pmos(w/L)=70數(shù)據(jù)作為結果：由結果曲線可知，此放大器的使用頻率范圍需要嚴格控制，當f增大到一定值時，增益下降速率很快。1.電路圖2.幅頻特性曲線五、實驗分析本次實驗是在實驗二的基礎上進行修改調(diào)試的，電壓增益為37.35dB，電壓的理論增益公式為電源電壓的設計需要合適的范圍，既不能太小，也不能太大。過小會使得場效應管不能進入到飽和區(qū)，過大會使得此放大器的輸出擺幅過小，我們的電路設計中選擇電源電壓為3V，可以滿足實驗要求。實驗六：兩級運算放大器設計一、實驗目的熟悉軟件的使用，了解Candwnce軟件的設計過程。掌握電流鏡的相關知識和技術，設計集成電路實現(xiàn)所給要求。2、 實驗要求 單級

8、放大器輸出對管產(chǎn)生的小信號電流直接流過輸出電阻，因此單級電路的增益被抑制在輸出對管的跨導與輸出阻抗的乘積。在單級放大器中，增益是與輸出擺幅相矛盾的。要想得到大的增益我們可以采用共源共柵結果來極大的提高出阻抗的值，但是共源共柵中堆疊的MOS管不可避免的減少了輸入電壓的范圍。因為多一層管子至少增加一個對管子的過驅(qū)動電壓。這樣在共源共柵結構的增益與輸出電壓矛盾。為了緩解這種矛盾引入兩級運放，在兩級運放中將這兩個點在不同級實現(xiàn)。如本設計中的兩級運放，大的增益靠第一級與第二級級聯(lián)而組成，而大的輸出電壓范圍靠第二級的共源放大器來獲得。 設計一個COMS兩級放大電路，滿足以下指標：AV=5000V/V（74

9、dB） VDD=2.5V VSS=-2.5VGB=5MHz CL=10pf SR>10V/us VOUT范圍=±2V ICMR=-12V Pdiss<=2mW相位裕度:60°3、 實驗內(nèi)容確定電路的拓撲結構： 圖中有多個電流鏡結構，M5,M8組成電流鏡，流過M1的電流與流過M2電流ID1,2=ID3,4=1/2*ID5，同時M3，M4組成電流鏡結構，如果M3和M4管對稱，那么相同的結構使得在x，y兩點的電壓在Vin的共模輸入范圍內(nèi)不隨著Vin的變化而變化，為第二極放大器提供了恒定的電壓和電流。如圖所示，Cc為引入的米勒補償電容。利用表1、表2中的參數(shù)計算得到第一

10、級差分放大器的電壓增益為：第二極共源放大器的電壓增益為所以二級放大器的總的電壓增益為相位裕量有要求60°的相位裕量，假設RHP零點高于10GB以上所以 即 由于要求的相位裕量，所以可得到=2.2pF因此由補償電容最小值2.2pF，為了獲得足夠的相位裕量我們可以選定Cc=3pF考慮共模輸入范圍：在最大輸入情況下，考慮M1處在飽和區(qū)，有 （4）在最小輸入情況下，考慮M5處在飽和區(qū)，有 （5）而電路的一些基本指標有 （6）GB是單位增益帶寬P1是3DB帶寬GB= （7） （8） （9）CMR: 正的CMR (10) 負的CMR (12)由電路的壓擺率得到=(3*10-12)()10*106

11、)=30A(為了一定的裕度，我們?nèi)　?則可以得到，下面用ICMR的要求計算(W/L)311/1所以有=11/1由，GB=5MHz，我們可以得到即可以得到 用負ICMR公式計算由式（12）我們可以得到下式如果的值小于100mv，可能要求相當大的，如果小于0，則ICMR的設計要求則可能太過苛刻，因此，我們可以減小或者增大來解決這個問題，我們?yōu)榱肆粢欢ǖ挠喽任覀兊扔?1.1V為下限值進行計算則可以得到的進而推出即有為了得到60°的相位裕量，的值近似起碼是輸入級跨導的10倍（allen書p.211例6.2-1），我們設，為了達到第一級電流鏡負載（M3和M4）的正確鏡像，要求，圖中x，y點電位

12、相同我們可以得到進而由我們可以得到直流電流同樣由電流鏡原理，我們可以得到四、實驗原理電路結構: 最基本的 COMS 二級密勒補償運算跨導放大器的結構如圖所示。主要包括四部分：第一級輸入級放大電路、第二級放大電路、偏置電路和相位補償電路。 兩級運放電路圖相位補償: 電路有至少四個極點和兩個零點，假定 z2、p3、p4 以及其它寄生極點都遠大于 GBW，若不考慮零點z1，僅考慮第二極點p2，那么這是一個典型的兩極點決定的系統(tǒng)。為保證系統(tǒng)穩(wěn)定，通常要求有 63°左右的相位裕度，即保持頻率階躍響應的最大平坦度以及較短的時間響應。 但在考慮 z1之后， 這個右半平面 （RHP） 的零點在相位域

13、上相當于左半平面 （LHP）的極點，所以相位裕度會得到惡化。同時如果為了將兩個極點分離程度增大，則補償電容Cc 就要增大，這也會使得零點減小，進一步犧牲相位裕度，如圖所示。 極點分裂與Cc變化五、實驗結果1.電路圖2.幅頻特性曲線六、實驗分析在本次設計中采用了密勒補償，但在包含密勒補償?shù)碾娐分袝a(chǎn)生一個離原點很近的零點，位于 這是由于Cc+CGD6形成從輸入到輸出的回路。這個零點大大降低了電路的穩(wěn)定性。本次設計中我們增加一個與補償電容串聯(lián)的電阻，從而改善零點的頻率，引入的電阻為RZ，零點的頻率可表示為 ，將此零點移到左半平面來消除第一非主極點，滿足的條件為選定合適的CL與CC，在程序中讀出gm

14、6的值，就可以計算出RZ的值。但是電阻過大會帶來更大的熱噪聲，還會使時間常數(shù)更大，而電路的GB隨CC的增大而減小，這里就涉及到電阻RZ電容CC 和gm6的折衷。經(jīng)過反復嘗試，我們找到了一組比較合適的數(shù)據(jù)，其中CC=3p ，RZ=60k，GB和電路的穩(wěn)定性均比較好的達到了實驗要求。實驗總結實驗中出現(xiàn)的問題在此次實驗中遇到了很多問題，但經(jīng)過學習和請教都得到了解決。首先是mos管參數(shù)名不正確，nmos4初始名字與仿真庫不同，導致仿真報錯。后來改為N后解決解決了問題。還有就是元件參數(shù)設置不合理，在實驗六中一直出現(xiàn)error后來發(fā)現(xiàn)是一個vdc的值設置的不對，在同學的幫助下成功解決了這個問題。實驗心得體會第一次實驗初步掌握了Synopsys軟件的設計和仿真過程，學會了基本操作、解決了一些常見的問題。根據(jù)給定的原理圖，我們根據(jù)原理圖畫好電路，自行仿真得出實驗要求的參數(shù)，并順利的完成了實驗。第二次試驗和最后一次的實驗都是需要在給定電路圖的基礎上自行設計電路元件的參數(shù)，雖然加大了難度，但我