數(shù)字邏輯第6章

1、 第 六 章時 序 邏 輯 電 路 教學(xué)內(nèi)容6.1 概述6.2 時序邏輯電路的分析方法6.3 若干常用的時序邏輯電路6.4 時序邏輯電路的設(shè)計方法 教學(xué)要求教學(xué)要求 一一. .重點掌握的內(nèi)容：重點掌握的內(nèi)容：（1）時序邏輯電路的概念及電路結(jié)構(gòu)特點；（2）同步時序電路的一般分析方法；（3）同步計數(shù)器的一般分析方法；（4）會用置零法和置數(shù)法構(gòu)成任意進(jìn)制計數(shù)器。二二. .一般掌握的內(nèi)容：一般掌握的內(nèi)容：（1）同步、異步的概念，電路現(xiàn)態(tài)、次態(tài)、有效狀態(tài)、無效狀態(tài)、有效循環(huán)、無效循環(huán)、自啟動的概念，寄存的概念；（2）同步時序邏輯電路設(shè)計方法。6.1 概述概述 一、組合電路與時序電路的區(qū)別一、組合電路與時

2、序電路的區(qū)別1. 組合電路：組合電路：電路的輸出只與電路的輸入有關(guān)，電路的輸出只與電路的輸入有關(guān)，與電路的與電路的前一時刻前一時刻的狀態(tài)無關(guān)。的狀態(tài)無關(guān)。2. 時序電路：時序電路：電路在某一給定時刻的輸出電路在某一給定時刻的輸出取決于該時刻電路的輸入取決于該時刻電路的輸入還取決于還取決于前一時刻電路的狀態(tài)前一時刻電路的狀態(tài)由觸發(fā)器保存由觸發(fā)器保存時序電路：時序電路： 組合電路組合電路+觸發(fā)器觸發(fā)器電路的狀態(tài)與電路的狀態(tài)與時間時間順序有關(guān)順序有關(guān)組合電路存儲電路X1XpY1YmQ1QtW1Wr輸入輸出 時序電路在任何時刻的穩(wěn)定輸出，時序電路在任何時刻的穩(wěn)定輸出，不僅不僅與與該時刻的輸入信號有關(guān)，

3、而且該時刻的輸入信號有關(guān)，而且還與電路原來的還與電路原來的狀態(tài)狀態(tài)有關(guān)。有關(guān)。構(gòu)成構(gòu)成時序邏輯電路時序邏輯電路的基本單元是的基本單元是觸發(fā)器觸發(fā)器。 二、時序邏輯電路的分類：二、時序邏輯電路的分類：按按動動作作特特點點可可分分為為同步時序邏輯電路同步時序邏輯電路異步時序邏輯電路異步時序邏輯電路所有觸發(fā)器狀態(tài)的變化都是在所有觸發(fā)器狀態(tài)的變化都是在同一時鐘信號同一時鐘信號操作下操作下同時同時發(fā)生。發(fā)生。觸發(fā)器狀態(tài)的變化觸發(fā)器狀態(tài)的變化不是同時不是同時發(fā)生。發(fā)生。按按輸輸出出特特點點可可分分為為米利型時序邏輯電路米利型時序邏輯電路穆爾型時序邏輯電路穆爾型時序邏輯電路輸出不僅取決于存儲電路的狀態(tài)，而且

4、還輸出不僅取決于存儲電路的狀態(tài)，而且還決定于電路當(dāng)前的輸入。決定于電路當(dāng)前的輸入。輸出僅決定于存儲電路的狀態(tài)，與電路輸出僅決定于存儲電路的狀態(tài)，與電路當(dāng)前的輸入無關(guān)。當(dāng)前的輸入無關(guān)。三、時序邏輯電路的功能描述方法三、時序邏輯電路的功能描述方法邏輯方程組邏輯方程組狀態(tài)表狀態(tài)表卡諾圖卡諾圖狀態(tài)圖狀態(tài)圖時序圖時序圖邏輯圖邏輯圖 特性方程：描述觸發(fā)器邏輯功能的邏輯表達(dá)式。特性方程：描述觸發(fā)器邏輯功能的邏輯表達(dá)式。驅(qū)動方程驅(qū)動方程：（激勵方程）觸發(fā)器輸入信號的邏輯：（激勵方程）觸發(fā)器輸入信號的邏輯 表達(dá)式。表達(dá)式。時鐘方程時鐘方程：控制時鐘：控制時鐘CLK的邏輯表達(dá)式。的邏輯表達(dá)式。狀態(tài)方程狀態(tài)方程：（

5、次態(tài)方程）次態(tài)輸出的邏輯表達(dá)式。：（次態(tài)方程）次態(tài)輸出的邏輯表達(dá)式。 驅(qū)動方程代入特性方程得狀態(tài)方程。驅(qū)動方程代入特性方程得狀態(tài)方程。輸出方程輸出方程：輸出變量的邏輯表達(dá)式。：輸出變量的邏輯表達(dá)式。1. 邏輯方程組邏輯方程組2. 狀態(tài)表狀態(tài)表反映輸出Z、次態(tài)Q*與輸入X、現(xiàn)態(tài)Q之間關(guān)系的表格。3. 狀態(tài)圖狀態(tài)圖反映時序電路狀態(tài)轉(zhuǎn)換規(guī)律，及相應(yīng)輸入、輸出取值關(guān)系的圖形。箭尾：現(xiàn)態(tài)箭頭：次態(tài)標(biāo)注：輸入輸出4. 時序圖時序圖 時序圖又叫時序圖又叫工作波形圖工作波形圖，它用波形的形式形，它用波形的形式形象地表達(dá)了輸入信號、輸出信號、電路的狀態(tài)等象地表達(dá)了輸入信號、輸出信號、電路的狀態(tài)等的取值在時間上的

6、對應(yīng)關(guān)系。的取值在時間上的對應(yīng)關(guān)系。 這四種方法從不同側(cè)面突出了時序電路邏這四種方法從不同側(cè)面突出了時序電路邏輯功能的特點，它們在本質(zhì)上是相同的，可以輯功能的特點，它們在本質(zhì)上是相同的，可以互相轉(zhuǎn)換。互相轉(zhuǎn)換。電路圖電路圖時鐘方程、時鐘方程、驅(qū)動方程和驅(qū)動方程和輸出方程輸出方程狀態(tài)方程狀態(tài)方程狀態(tài)圖、狀態(tài)圖、狀態(tài)表狀態(tài)表時序圖時序圖15時序電路的分析步驟：時序電路的分析步驟：46.2 時序邏輯電路的分析方法時序邏輯電路的分析方法2將驅(qū)動方程代入特性方程判斷電路邏判斷電路邏輯功能輯功能,檢查檢查自啟動自啟動3計算有效狀態(tài)：有效狀態(tài)：在時序電路中，凡是被利用了的狀態(tài)。有效循環(huán)：有效循環(huán)：有效狀態(tài)構(gòu)

7、成的循環(huán)。無效狀態(tài)：無效狀態(tài)：在時序電路中，凡是沒有被利用的狀態(tài)。無效循環(huán)：無效循環(huán)：無效狀態(tài)若形成循環(huán)，則稱為無效循環(huán)。自啟動：自啟動：在CLK作用下，無效狀態(tài)能自動地進(jìn)入到有效循環(huán)中，則稱電路能自啟動，否則稱不能自啟動。例1解解: 寫方程組寫方程組21312321)(QQJQJQQJ233121)(1QKQQKK 驅(qū)動方程同步時序電路，時鐘方程省去。輸出方程32QQY求狀態(tài)方程求狀態(tài)方程將驅(qū)動方程代入JK觸發(fā)器的特性方程 中得電路的狀態(tài)方程:QKQJQ* 323213333*3231212222*21321111*1)(QQQQQQKQJQQQQQQQKQJQQQQQKQJQ計算、列狀態(tài)轉(zhuǎn)

8、換表計算、列狀態(tài)轉(zhuǎn)換表 32321*323121*2132*1)(QQQQQQQQQQQQQQQQ 32321*323121*2132*1)(QQQQQQQQQQQQQQQQ畫狀態(tài)轉(zhuǎn)換圖畫狀態(tài)轉(zhuǎn)換圖000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y作時序圖作時序圖 說明電路功能說明電路功能這是一個同步七進(jìn)制加法計數(shù)器，能自啟動。000001001011001011011000例2解:寫方程式驅(qū)動方程21211QQADQD代入D觸發(fā)器的特性方程，得到電路的狀態(tài)方程212*211*1QQADQQDQ輸出方程21212121)()(QQAQQAQQAQQ

9、AY 求狀態(tài)方程求狀態(tài)方程輸入 現(xiàn) 態(tài) 次 態(tài)輸出12 QQ*1*2QQAY0 001 010 110 00001 01 1110 11 11 0011 11 000 0111 000 100 010 021*21*1QQAQQQ2121QQAQQAY計算、計算、列狀態(tài)轉(zhuǎn)列狀態(tài)轉(zhuǎn)換表換表212*211*1QQADQQDQ2121QQAQQAY輸入 現(xiàn) 態(tài) 次 態(tài)輸出12 QQ*1*2QQAY0 001 010 110 00001 01 1111 10 11 0011 11 000 0111 000 110 000 0畫狀態(tài)轉(zhuǎn)換圖畫狀態(tài)轉(zhuǎn)換圖電路狀態(tài)電路狀態(tài)轉(zhuǎn)換方向轉(zhuǎn)換方向00011011轉(zhuǎn)換條

10、件轉(zhuǎn)換條件0/0A/YQ2Q10/10/00/01/01/01/11/0作時序圖作時序圖 說明電路功能說明電路功能A=0時是二位二進(jìn)制加法計數(shù)器；A=1時是二位二進(jìn)制減法計數(shù)器。011110011001驅(qū)動方程：驅(qū)動方程：時鐘方程：時鐘方程：CPCP0 0= CP= CP2 2 = CP= CPCPCP1 1 = Q= Q0 0D D0 0 = Q = Qn n2 2 Q Qn n0 0D D1 1 = Q = Qn n1 1D D2 2 = Q = Qn n1 1 Q Qn n0 0驅(qū)動方程：驅(qū)動方程：D D0 0 = Q = Qn n2 2 Q Qn n0 0D D1 1 = Q = Qn

11、 n1 1D D2 2 = Q = Qn n1 1 Q Qn n0 0時鐘方程：時鐘方程：CPCP0 0= CP= CP2 2 = CP= CPCPCP2 2 = Q= Q0 0Qn+1=D Q0n+1= Qn2Qn0（CPCP下降沿有效）下降沿有效） Q1n+1= Qn1（Q Q0 0上升沿有效）上升沿有效） Q2n+1= Qn1Qn0 （CPCP下降沿有效）下降沿有效）計算計算狀態(tài)表狀態(tài)表狀態(tài)方程：狀態(tài)方程：Q0n+1= Qn2 Qn0Q1n+1= Qn1（Q Q0 0上升上升沿）沿）Q2n+1= Qn1 Qn0 現(xiàn)態(tài)現(xiàn)態(tài) 次態(tài)次態(tài) Q Qn n2 2 Q Qn n1 1 Q Qn n0

12、0 Q Q2 2n+1 n+1 Q Q1 1n+1 n+1 Q Q0 0n+1 n+1 CPCP2 2 CPCP1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 1 0 0 0 0 0 0 1 1 0 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 0 0 狀態(tài)表狀態(tài)表時鐘條時鐘條件件CP0計計算算狀態(tài)圖狀態(tài)圖有效循環(huán)有效循環(huán)狀態(tài)方程：狀態(tài)方程：Q0n

13、+1= Qn2 Qn0Q1n+1= Qn1（Q Q0 0上升上升沿）沿）Q2n+1= Qn1 Qn0時序圖時序圖狀態(tài)圖狀態(tài)圖CPCP0 00 00 00 00 01 10 01 11 10 00 00 00 01 10 0用于存放數(shù)據(jù)的器件用于存放數(shù)據(jù)的器件6.3 若干常用的時序邏輯電路若干常用的時序邏輯電路6.3 若干常用的時序邏輯電路若干常用的時序邏輯電路寄存器和移位寄存器寄存器和移位寄存器 一、寄存器一、寄存器 在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為的電路稱為寄存器寄存器。 寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。寄存器是由具有存儲功

14、能的觸發(fā)器組合起來構(gòu)成的。一個觸發(fā)器可以存儲一個觸發(fā)器可以存儲1 1位二進(jìn)制代碼，存放位二進(jìn)制代碼，存放n位位二進(jìn)二進(jìn)制代碼的寄存器，需用制代碼的寄存器，需用n個個觸發(fā)器來構(gòu)成。觸發(fā)器來構(gòu)成。數(shù)據(jù)寄存器數(shù)據(jù)寄存器1. 電路結(jié)構(gòu)（電路結(jié)構(gòu)（N=4）D3D2D1D0：并行數(shù)據(jù)輸入：并行數(shù)據(jù)輸入Q3Q2Q1Q0：并行數(shù)據(jù)輸出：并行數(shù)據(jù)輸出QDRDQDRDQDRDQDRDD3D2D1D0Q3Q2Q1Q0FF3FF2FF1FF0CPRD012301230123)2(;000001DDDDQQQQCPCPQQQQRD時，置數(shù)：當(dāng)時，當(dāng)）清除（復(fù)位）：（2、工作原理、工作原理二、移位寄存器二、移位寄存器單向

15、移位寄存器單向移位寄存器2*31*20*1*0QQQQQQDQi、001 0010011 110110101 經(jīng)過經(jīng)過4個個CLK信號以后，串行輸入的信號以后，串行輸入的4位代碼全部移入寄位代碼全部移入寄存器中，同時在存器中，同時在4個觸發(fā)器輸出端得到并行輸出代碼。個觸發(fā)器輸出端得到并行輸出代碼。 首先將首先將4位數(shù)據(jù)并行置入移位寄存器的位數(shù)據(jù)并行置入移位寄存器的4個觸發(fā)器中，經(jīng)個觸發(fā)器中，經(jīng)過過4個個CP,4位代碼將從串行輸出端依次輸出，實現(xiàn)數(shù)據(jù)的并行位代碼將從串行輸出端依次輸出，實現(xiàn)數(shù)據(jù)的并行串行轉(zhuǎn)換。串行轉(zhuǎn)換。DQRDQ3Q2Q1Q0FF3FF2FF1FF0CPRDDQRDDQRDDQR

16、DDIR;0000010123QQQQRD）復(fù)位：（CPQCPDQCPQCPDQCPQCPDQCPDCPDQnnnnnnIRn101021113212313)2(移位：CPDIRQ3Q2Q1Q010111011110103.工作方式工作方式（1）串入并出）串入并出串并轉(zhuǎn)換（需要串并轉(zhuǎn)換（需要N個個CP周期）周期）（2）串入串出）串入串出延遲線（延遲線（N級級FF延遲延遲N個個CP周期）周期）單向移位寄存器具有以下主要特點：單向移位寄存器具有以下主要特點：（1 1）單向移位寄存器中的數(shù)碼，在）單向移位寄存器中的數(shù)碼，在CLK脈沖操脈沖操 作下，可以依次右移或左移。作下，可以依次右移或左移。（2

17、2）n位單向移位寄存器可以寄存位單向移位寄存器可以寄存n位二進(jìn)制位二進(jìn)制 代碼。代碼。n個個CLK脈沖即可完成串行輸入工作，脈沖即可完成串行輸入工作， 此后可從此后可從Q0Qn-1端獲得并行的端獲得并行的n位二進(jìn)制數(shù)碼，位二進(jìn)制數(shù)碼，再用再用n個個CLK脈沖又可實現(xiàn)串行輸出操作。脈沖又可實現(xiàn)串行輸出操作。（3 3）若串行輸入端狀態(tài)為）若串行輸入端狀態(tài)為0 0，則，則n個個CLK脈沖后，脈沖后， 寄存器便被清零。寄存器便被清零。雙向移位寄存器雙向移位寄存器2片片74LS194A接成接成8位雙向移位寄存器位雙向移位寄存器Q0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RDS1S0C

18、LK74LS194用雙向移位寄存器用雙向移位寄存器74LS194組成組成節(jié)日彩燈節(jié)日彩燈控制電路控制電路+5V+5VS1=0,S0=1右移控制右移控制+5V CLK1秒秒Q=0時時LED亮亮清清0按鍵按鍵1k 二極管二極管發(fā)光發(fā)光LEDQ0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RDS1S0CLK74LS194本節(jié)小結(jié)：本節(jié)小結(jié)： 寄存器是用來存放二進(jìn)制數(shù)據(jù)或代寄存器是用來存放二進(jìn)制數(shù)據(jù)或代碼的電路，是一種基本時序電路。任何碼的電路，是一種基本時序電路。任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來，以便隨時取用。和代碼先寄存起來，

19、以便隨時取用。本節(jié)小結(jié)：本節(jié)小結(jié)： 寄存器分為寄存器分為基本寄存器基本寄存器和和移位寄存器移位寄存器兩大類。基本寄存器的數(shù)據(jù)只能并行輸入、兩大類?；炯拇嫫鞯臄?shù)據(jù)只能并行輸入、并行輸出。移位寄存器中的數(shù)據(jù)可以在移并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)位脈沖作用下依次逐位右移或左移，數(shù)據(jù)可以并行輸入、并行輸出，串行輸入、串可以并行輸入、并行輸出，串行輸入、串行輸出，并行輸入、串行輸出，串行輸入、行輸出，并行輸入、串行輸出，串行輸入、并行輸出。并行輸出。 寄存器的應(yīng)用很廣，特別是移位寄存器，寄存器的應(yīng)用很廣，特別是移位寄存器，不僅可將串行數(shù)碼轉(zhuǎn)換成并行數(shù)碼，或?qū)⒉?/p>

20、不僅可將串行數(shù)碼轉(zhuǎn)換成并行數(shù)碼，或?qū)⒉⑿袛?shù)碼轉(zhuǎn)換成串行數(shù)碼，還可以很方便地構(gòu)行數(shù)碼轉(zhuǎn)換成串行數(shù)碼，還可以很方便地構(gòu)成成移位寄存器型計數(shù)器移位寄存器型計數(shù)器和和順序脈沖發(fā)生器順序脈沖發(fā)生器等等電路。電路。本節(jié)小結(jié)：本節(jié)小結(jié)：計數(shù)器計數(shù)器 在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。路稱為計數(shù)器。分類：分類：按計數(shù)器中觸發(fā)器是否同時翻轉(zhuǎn)按計數(shù)器中觸發(fā)器是否同時翻轉(zhuǎn)同步計數(shù)器同步計數(shù)器異步計數(shù)器異步計數(shù)器按計數(shù)器中的數(shù)字增減按計數(shù)器中的數(shù)字增減加法計數(shù)器加法計數(shù)器減法計數(shù)器減法計數(shù)器可逆計數(shù)器可逆計數(shù)器按計數(shù)器容量按計數(shù)器容量二進(jìn)制計數(shù)器二進(jìn)制計數(shù)器N進(jìn)

21、制計數(shù)器進(jìn)制計數(shù)器十進(jìn)制計數(shù)器十進(jìn)制計數(shù)器計計數(shù)數(shù)器器二進(jìn)制計數(shù)器二進(jìn)制計數(shù)器十進(jìn)制計數(shù)器十進(jìn)制計數(shù)器N進(jìn)制計數(shù)器進(jìn)制計數(shù)器加法計數(shù)器加法計數(shù)器同步計數(shù)器同步計數(shù)器異步計數(shù)器異步計數(shù)器減法計數(shù)器減法計數(shù)器可逆計數(shù)器可逆計數(shù)器加法計數(shù)器加法計數(shù)器減法計數(shù)器減法計數(shù)器可逆計數(shù)器可逆計數(shù)器二進(jìn)制計數(shù)器二進(jìn)制計數(shù)器十進(jìn)制計數(shù)器十進(jìn)制計數(shù)器N進(jìn)制計數(shù)器進(jìn)制計數(shù)器0132110122011001QQQQKJQQKJQKJKJnnnnn位二進(jìn)制同步加法計數(shù)器的電路連接規(guī)律：位二進(jìn)制同步加法計數(shù)器的電路連接規(guī)律：驅(qū)動方程驅(qū)動方程輸出方程輸出方程0121QQQQCnn一、同步計數(shù)器一、同步計數(shù)器279頁圖頁圖6

22、.3.104位二進(jìn)制同步加法計數(shù)器位二進(jìn)制同步加法計數(shù)器 若計數(shù)脈沖頻率為若計數(shù)脈沖頻率為f0，則，則Q0、Q1、Q2、Q3端輸出脈沖的端輸出脈沖的頻率依次為頻率依次為f0的的1/2、1/4、1/8、1/16。因此又稱為分頻器。因此又稱為分頻器。4位集成二進(jìn)制同步加法計數(shù)器位集成二進(jìn)制同步加法計數(shù)器74LS161/163預(yù)置數(shù)控預(yù)置數(shù)控制端制端數(shù)據(jù)輸入端數(shù)據(jù)輸入端異步復(fù)位端工作狀態(tài)工作狀態(tài)控制端控制端進(jìn)位進(jìn)位輸出輸出(a)引腳排列圖4位同步二進(jìn)制計數(shù)器位同步二進(jìn)制計數(shù)器74161功能表功能表74161具有具有異步清零異步清零和和同步置數(shù)同步置數(shù)功能功能.4位同步二進(jìn)制計數(shù)器位同步二進(jìn)制計數(shù)器7

23、4163功能表功能表74163具有具有同步清零同步清零和和同步置數(shù)同步置數(shù)功能功能.0132110122011001QQQQKJQQKJQKJKJnnnn驅(qū)動方程驅(qū)動方程輸出方程輸出方程0121QQQQBnnn位二進(jìn)制同步減法計數(shù)器的連接規(guī)律：位二進(jìn)制同步減法計數(shù)器的連接規(guī)律：284頁圖頁圖6.3.154位集成二進(jìn)制同步可逆計數(shù)器位集成二進(jìn)制同步可逆計數(shù)器74LS191預(yù)置數(shù)控預(yù)置數(shù)控制端制端使能端使能端加減控加減控制端制端串行時鐘輸出串行時鐘輸出4位同步二進(jìn)制可逆計數(shù)器位同步二進(jìn)制可逆計數(shù)器74LS191功能表功能表74LS191具有具有異步置數(shù)異步置數(shù)功能功能.11101110111000

24、1000100雙時鐘加雙時鐘加/減計數(shù)器減計數(shù)器74LS19374LS193具有具有異步清零異步清零和和異步置數(shù)異步置數(shù)功能功能.2 2、同步同步十進(jìn)制計數(shù)器十進(jìn)制計數(shù)器同步十進(jìn)制加法計數(shù)器同步十進(jìn)制加法計數(shù)器:在同步二進(jìn)制加法計數(shù)在同步二進(jìn)制加法計數(shù)器基礎(chǔ)上修改而來器基礎(chǔ)上修改而來. 同步十進(jìn)制加法計數(shù)器同步十進(jìn)制加法計數(shù)器74LS160與與74LS161邏輯圖和功能表均相同邏輯圖和功能表均相同,所不同的是所不同的是74LS160是是十進(jìn)制而十進(jìn)制而74LS161是十六進(jìn)制。是十六進(jìn)制。 同步十進(jìn)制可逆計數(shù)器也有單時鐘和雙時鐘同步十進(jìn)制可逆計數(shù)器也有單時鐘和雙時鐘兩種結(jié)構(gòu)形式。屬于單時鐘的有

25、兩種結(jié)構(gòu)形式。屬于單時鐘的有74LS190等，屬等，屬于雙時鐘的有于雙時鐘的有74LS192等。等。74LS190與與74LS191邏輯圖和功能表均相同；邏輯圖和功能表均相同；74LS192與與74LS193邏輯圖和功能表均相同。邏輯圖和功能表均相同。二、異步計數(shù)器二、異步計數(shù)器1 1、異、異步步二進(jìn)制計數(shù)器二進(jìn)制計數(shù)器3位異步二進(jìn)制加法計數(shù)器100 KJ111 KJ122 KJ觸發(fā)器為觸發(fā)器為下降沿觸發(fā)下降沿觸發(fā)，Q0接接CLK1,Q1接接CLK2。若若上升沿觸發(fā)上升沿觸發(fā)，則應(yīng)，則應(yīng) Q0接接CLK1,Q1接接CLK2。3位異步二進(jìn)制減法計數(shù)器100 KJ111 KJ122 KJ觸發(fā)器為觸

26、發(fā)器為下降沿觸發(fā)下降沿觸發(fā)， 接接CLK1, 接接CLK2。若若上升沿觸發(fā)上升沿觸發(fā)，則應(yīng)，則應(yīng) 接接CLK1, 接接CLK2。0Q1Q0Q1Q2 2、異、異步步十進(jìn)制計數(shù)器十進(jìn)制計數(shù)器異步二五十進(jìn)制計數(shù)器74LS290置0端置9端 若計數(shù)脈沖由若計數(shù)脈沖由CLK0端輸入，輸出由端輸入，輸出由Q0端引端引出，即得到出，即得到二進(jìn)制二進(jìn)制計數(shù)器；若計數(shù)脈沖由計數(shù)器；若計數(shù)脈沖由CLK1端輸入，輸出由端輸入，輸出由Q1Q3引出，即是引出，即是五進(jìn)制五進(jìn)制計數(shù)器；計數(shù)器；若將若將CLK1與與Q0相連相連，同時以，同時以CLK0為輸入端為輸入端，輸，輸出由出由Q0Q3引出，則得到引出，則得到8421碼

27、碼十進(jìn)制十進(jìn)制計數(shù)器。計數(shù)器。74LS290功能表功能表缺點：缺點：（1）工作頻率較低；）工作頻率較低； （2）在電路狀態(tài)譯碼時存在競爭）在電路狀態(tài)譯碼時存在競爭冒險現(xiàn)象。冒險現(xiàn)象。異步計數(shù)器特點異步計數(shù)器特點優(yōu)點：優(yōu)點：結(jié)構(gòu)簡單結(jié)構(gòu)簡單三、任意進(jìn)制計數(shù)器的構(gòu)成方法三、任意進(jìn)制計數(shù)器的構(gòu)成方法 利用現(xiàn)有的利用現(xiàn)有的N N進(jìn)制計數(shù)器構(gòu)成任意進(jìn)制（進(jìn)制計數(shù)器構(gòu)成任意進(jìn)制（M M）計）計數(shù)器時，如果數(shù)器時，如果MNMNMN，則要多片，則要多片N N進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。實現(xiàn)方法實現(xiàn)方法置零法（復(fù)位法）置零法（復(fù)位法）置數(shù)法（置位法）置數(shù)法（置位法）置零法：置零法：適用于有清零輸入端的集成計數(shù)器。原

28、適用于有清零輸入端的集成計數(shù)器。原理是不管輸出處于哪一狀態(tài)，只要在清零輸入端理是不管輸出處于哪一狀態(tài)，只要在清零輸入端加一有效電平電壓，輸出會立即從那個狀態(tài)回到加一有效電平電壓，輸出會立即從那個狀態(tài)回到00000000狀態(tài)，清零信號消失后，計數(shù)器又可以從狀態(tài)，清零信號消失后，計數(shù)器又可以從00000000開始重新計數(shù)。開始重新計數(shù)。 置數(shù)法：置數(shù)法：適用于具有預(yù)置功能的集成計數(shù)器。對適用于具有預(yù)置功能的集成計數(shù)器。對于具有預(yù)置數(shù)功能的計數(shù)器而言，在其計數(shù)過程于具有預(yù)置數(shù)功能的計數(shù)器而言，在其計數(shù)過程中，可以將它輸出的任意一個狀態(tài)通過譯碼，產(chǎn)中，可以將它輸出的任意一個狀態(tài)通過譯碼，產(chǎn)生一個預(yù)置數(shù)

29、控制信號反饋至預(yù)置數(shù)控制端，在生一個預(yù)置數(shù)控制信號反饋至預(yù)置數(shù)控制端，在下一個下一個CLK脈沖作用后，計數(shù)器會把預(yù)置數(shù)輸脈沖作用后，計數(shù)器會把預(yù)置數(shù)輸入端入端D0D1D2D3的狀態(tài)置入輸出端。預(yù)置數(shù)控制的狀態(tài)置入輸出端。預(yù)置數(shù)控制信號消失后，計數(shù)器就從被置入的狀態(tài)開始重新信號消失后，計數(shù)器就從被置入的狀態(tài)開始重新計數(shù)。計數(shù)。例例6.3.2解：解：置零法置零法 74LS160具有異步清零功能Q3Q2Q1Q00000000100100011010001010110)(12QQRD當(dāng)當(dāng)MN時，需用多片時，需用多片N進(jìn)制計數(shù)器組合實現(xiàn)進(jìn)制計數(shù)器組合實現(xiàn)串行進(jìn)位方式、并行進(jìn)位方式、串行進(jìn)位方式、并行進(jìn)位

30、方式、 整體置零方式、整體置數(shù)方式整體置零方式、整體置數(shù)方式 若若M可分解為可分解為M=N1N2(N1、N2均小于均小于N），），可采用連接方式有：可采用連接方式有： 若若M為大于為大于N的素數(shù)，不可分解，則其連接的素數(shù)，不可分解，則其連接方式只有：方式只有： 整體置零方式、整體置數(shù)方式整體置零方式、整體置數(shù)方式串行進(jìn)位方式：串行進(jìn)位方式：以低位片的進(jìn)位信號作為高位片以低位片的進(jìn)位信號作為高位片的時鐘輸入信號。（異步級聯(lián)）的時鐘輸入信號。（異步級聯(lián)）并行進(jìn)位方式：并行進(jìn)位方式：以低位片的進(jìn)位信號作為高位片以低位片的進(jìn)位信號作為高位片的工作狀態(tài)控制信號。（同步級聯(lián)）的工作狀態(tài)控制信號。（同步級聯(lián)

31、）整體置零方式：整體置零方式：首先將兩片首先將兩片N進(jìn)制計數(shù)器按最簡進(jìn)制計數(shù)器按最簡單的方式接成一個大于單的方式接成一個大于M進(jìn)制的計數(shù)器，然后在進(jìn)制的計數(shù)器，然后在計數(shù)器記為計數(shù)器記為M狀態(tài)時使?fàn)顟B(tài)時使RD=0，將兩片計數(shù)器同，將兩片計數(shù)器同時置零。時置零。整體置數(shù)方式：整體置數(shù)方式：首先將兩片首先將兩片N進(jìn)制計數(shù)器按最簡進(jìn)制計數(shù)器按最簡單的方式接成一個大于單的方式接成一個大于M進(jìn)制的計數(shù)器，然后在進(jìn)制的計數(shù)器，然后在某一狀態(tài)下使某一狀態(tài)下使LD=0，將兩片計數(shù)器同時置數(shù)成，將兩片計數(shù)器同時置數(shù)成適當(dāng)?shù)臓顟B(tài)，獲得適當(dāng)?shù)臓顟B(tài)，獲得M進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。例例6.3.3 用兩片同步十進(jìn)制計數(shù)器

32、接成百進(jìn)制計數(shù)器用兩片同步十進(jìn)制計數(shù)器接成百進(jìn)制計數(shù)器.解：解：并行進(jìn)位方式并行進(jìn)位方式CPQ0Q1Q2Q312151617303132ETQ0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161/160Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161/160ETD0D1 D2 D3Q0 Q1 Q2 Q3Q4 Q5 Q6 Q7D4 D5 D6 D7EPCPCLDRD1/16(1/10)1/256(1/100)串行進(jìn)位方式串行進(jìn)位方式例例6.3.4 用兩片用兩片74LS160接成二十九進(jìn)制計數(shù)器接成二十九進(jìn)制計數(shù)器.解：解： 整體置零方式整體置零方

33、式整體置數(shù)方式整體置數(shù)方式例：反饋復(fù)位法用例：反饋復(fù)位法用74161實現(xiàn)實現(xiàn)M=60計數(shù)器計數(shù)器)6()111100()60(1012345210QQQQQQNSM即）反饋復(fù)位代碼（234512QQQQQRD）反饋復(fù)位邏輯（畫邏輯圖)3(Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161D0 D1 D2 D3Q0 Q1 Q2 Q3Q4 Q5 Q6 Q7D4 D5 D6 D7CP1&2021222324252627例：用例：用74160實現(xiàn)實現(xiàn)M=60和和M=24計數(shù)器計數(shù)器Q0 Q1

34、Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74160Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74160D0 D1 D2 D3Q0 Q1 Q2 Q3Q4 Q5 Q6 Q7D4 D5 D6 D7CP1&124810 20 40 80M=60Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74160Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74160D0 D1 D2 D3Q0 Q1 Q2 Q3Q4 Q5 Q6 Q7D4 D5 D6 D7CP1&124810 20 40 80M=24四、移位寄存器型計數(shù)器四

35、、移位寄存器型計數(shù)器環(huán)形計數(shù)器環(huán)形計數(shù)器結(jié)構(gòu)特點結(jié)構(gòu)特點: D0=Q3CLK狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖:構(gòu)成四進(jìn)制計數(shù)器構(gòu)成四進(jìn)制計數(shù)器,不能自啟動不能自啟動.能自啟動的環(huán)形計數(shù)器能自啟動的環(huán)形計數(shù)器:狀態(tài)轉(zhuǎn)換圖：狀態(tài)轉(zhuǎn)換圖： n位移位寄存器構(gòu)成的環(huán)形計數(shù)器只有位移位寄存器構(gòu)成的環(huán)形計數(shù)器只有n個個有效狀態(tài)，有有效狀態(tài)，有2n-n個無效狀態(tài)。個無效狀態(tài)。扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器結(jié)構(gòu)特點結(jié)構(gòu)特點:10nQD狀態(tài)轉(zhuǎn)換圖：狀態(tài)轉(zhuǎn)換圖：能自啟動的扭環(huán)形計數(shù)器能自啟動的扭環(huán)形計數(shù)器:狀態(tài)轉(zhuǎn)換圖：狀態(tài)轉(zhuǎn)換圖： n位移位寄存器構(gòu)成的扭環(huán)形計數(shù)器有位移位寄存器構(gòu)成的扭環(huán)形計數(shù)器有2n個有效狀態(tài)，有個有效狀態(tài)，有2n

36、-2n個無效狀態(tài)。個無效狀態(tài)。6.4 時序邏輯電路的設(shè)計方法時序邏輯電路的設(shè)計方法根據(jù)設(shè)根據(jù)設(shè)計要求計要求畫原始畫原始狀態(tài)圖狀態(tài)圖最簡狀最簡狀態(tài)圖態(tài)圖畫電畫電路圖路圖檢查電路檢查電路能否自啟能否自啟動動12 24 46 6選觸發(fā)器，求時鐘、選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅(qū)動輸出、狀態(tài)、驅(qū)動方程方程5 5狀態(tài)狀態(tài)分配分配3 3化簡化簡設(shè)計步驟設(shè)計步驟:確定輸入、確定輸入、輸出變量及輸出變量及狀態(tài)數(shù)狀態(tài)數(shù)2n-1M2n例例6.4.1 設(shè)計一個帶有進(jìn)位輸出端的十三進(jìn)制計數(shù)器設(shè)計一個帶有進(jìn)位輸出端的十三進(jìn)制計數(shù)器.解：解：該電路不需輸入端該電路不需輸入端,有進(jìn)位輸出用有進(jìn)位輸出用C表示，規(guī)定有進(jìn)表示，

37、規(guī)定有進(jìn)位輸出時位輸出時C=1，無進(jìn)位輸出時，無進(jìn)位輸出時C=0。十三進(jìn)制計數(shù)器十三進(jìn)制計數(shù)器應(yīng)該有十三個有應(yīng)該有十三個有效狀態(tài)，分別用效狀態(tài)，分別用S0、S1、S12表示。表示。畫出其狀態(tài)轉(zhuǎn)換畫出其狀態(tài)轉(zhuǎn)換圖：圖：1建立原始狀態(tài)圖建立原始狀態(tài)圖狀態(tài)轉(zhuǎn)換圖不需化簡。狀態(tài)轉(zhuǎn)換圖不需化簡。因為因為231324，因此取觸發(fā)器因此取觸發(fā)器位數(shù)位數(shù)n=4。對狀。對狀態(tài)進(jìn)行編碼，態(tài)進(jìn)行編碼，得到狀態(tài)轉(zhuǎn)化得到狀態(tài)轉(zhuǎn)化表如下：表如下：狀態(tài)化簡狀態(tài)化簡2 2狀態(tài)分配狀態(tài)分配34選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅(qū)動方程選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅(qū)動方程CQQQQ*0*1*2*3狀態(tài)方程：狀態(tài)方程：01223*3

38、QQQQQQ012023123*2QQQQQQQQQQ0101*1QQQQQ0203*0QQQQQ23QQC 若選用若選用4個個JK觸發(fā)器，需將狀態(tài)方程變觸發(fā)器，需將狀態(tài)方程變換成換成JK觸發(fā)器特性方程的標(biāo)準(zhǔn)形式，即觸發(fā)器特性方程的標(biāo)準(zhǔn)形式，即Q*=JQ+KQ,找出驅(qū)動方程。找出驅(qū)動方程。3230123301223*3)()(QQQQQQQQQQQQQQ201320120313201*2)()()()(QQQQQQQQQQQQQQQQ1010*1QQQQQ00230203*01)(QQQQQQQQQ比較得到觸比較得到觸發(fā)器的驅(qū)動發(fā)器的驅(qū)動方程：方程：230123QKQQQJ)(0132012Q

39、QQKQQJ0101QKQJ1)(0230KQQJ3230123301223*3)()(QQQQQQQQQQQQQQ201320120313201*2)()()()(QQQQQQQQQQQQQQQQ1010*1QQQQQ00230203*01)(QQQQQQQQQ畫電路圖畫電路圖5230123QKQQQJ)(0132012 QQQKQQJ0101QKQJ1)(0230KQQJ 將將0000作為初作為初始狀態(tài)代入狀態(tài)方始狀態(tài)代入狀態(tài)方程計算次態(tài)，畫出程計算次態(tài)，畫出狀態(tài)轉(zhuǎn)換圖，與狀狀態(tài)轉(zhuǎn)換圖，與狀態(tài)轉(zhuǎn)換表對照是否態(tài)轉(zhuǎn)換表對照是否相同。最后檢查是相同。最后檢查是否自啟動。否自啟動。由狀態(tài)轉(zhuǎn)換圖可知該電路能夠自啟動由狀態(tài)轉(zhuǎn)換圖可知該電路能夠自啟動.檢查電路能否自啟動檢查電路能否自啟動6323012*3)(QQQQQQQ2013201*2)()(QQQQQQQQ1010*1QQQQQ023*0)(QQQQ例例6.4.2 解：解： 輸入數(shù)據(jù)作為輸入變量，用輸入數(shù)據(jù)作為輸入變量，用X表示；檢測結(jié)果為表示；檢測結(jié)果為輸出變量，用輸出變量，用Y表示。例如表示。例如: 設(shè)電路沒有輸入設(shè)電路沒有輸入1以前的狀態(tài)為以前的狀態(tài)為S0,輸入輸入一個一個1狀態(tài)為狀態(tài)為S1，連續(xù)，連續(xù)輸入兩個輸入兩個1后的狀態(tài)為后的狀態(tài)為S2，連續(xù)輸入，連續(xù)輸入3個個1以以后的狀態(tài)為后的狀態(tài)為S3。畫狀態(tài)轉(zhuǎn)換圖畫狀態(tài)轉(zhuǎn)換圖輸