pcb走線時(shí)延估算方法

1、信號(hào)在 PCB 走線中傳輸時(shí)延（上 ）來 源 ： 一 博 科 技更 新 時(shí) 間 ： 2014-2-15摘要：信號(hào)在媒質(zhì)中傳播時(shí)，其傳播速度受信號(hào)載體以及周圍媒質(zhì)屬性決定。 在 PCB （ 印 刷 電 路 板 ） 中 信 號(hào) 的 傳 輸 速 度 就 與 板 材 DK （ 介 電 常 數(shù) ） ， 信 號(hào) 模 式 ， 信號(hào)線與信號(hào)線間耦合以及繞線方式等有關(guān)。隨著PCB走線信號(hào)速率越來越高，對(duì) 時(shí)序要求較 高的源同步信號(hào)的 時(shí)序裕量 越來越少 ，因 此在 PCB 設(shè)計(jì)階段準(zhǔn)確知道 P CB走線對(duì)信號(hào)時(shí)延的影響變的尤為重要。本文基于仿真分析DK，串?dāng)_，過孔,蛇形 繞線等因素對(duì)信號(hào)時(shí)延的影響。關(guān)鍵詞：傳輸

2、時(shí)延, 有效介電常數(shù)， 串?dāng)_ DDR 奇偶模式1. 引言信號(hào)要能正常工作都必須滿足一定的時(shí)序要求， 隨著信號(hào)速率升高， 數(shù)字信號(hào) 的發(fā)展經(jīng)歷了從共同步時(shí)鐘到源同步時(shí)鐘以及串行（serdes ）信號(hào)。在當(dāng)今的消費(fèi) 類電子， 通信服務(wù)器等行業(yè)， 源同步和串行信號(hào)占據(jù)了很大的比重。 串行信號(hào)比如 常 見 PCIE ， SAS ， SATA ， QPI ， SFP+ ， XUAI ， 10GBASE-KR 等 信 號(hào) ， 源 同 步 信 號(hào) 比 如 DDR 信 號(hào) 。串行信號(hào)在發(fā)送端將數(shù)據(jù)信號(hào)和時(shí)鐘（CLK）信號(hào)通過編碼方式一起發(fā)送，在 接收端通過時(shí)鐘數(shù)據(jù)恢復(fù)（CDR）得到數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)。由于時(shí)鐘

3、數(shù)據(jù)在同一 個(gè)通道傳播，串行信號(hào)對(duì)和對(duì)之間在PCB上傳輸延時(shí)要求較低，主要依靠鎖相環(huán)（P LL） 和芯片的時(shí)鐘數(shù)據(jù)恢復(fù)功能。源同步時(shí)鐘主要是DDR信號(hào)，在DDR設(shè)計(jì)中，DQ （數(shù)據(jù)）信號(hào)參考DQS （數(shù) 據(jù)選通）信號(hào)，CMD （命令）信號(hào)和CTL （控制）信號(hào)參考CLK （時(shí)鐘）信號(hào)，由 于 DQ 的速率是 CMD&CTL 信號(hào)速率 2 倍， 所以 DQ 信號(hào)和 DQS 信號(hào)之間 的傳輸 延時(shí)要求比 CMD&CTL 和 CLK 之間的要求更高。 目前市場(chǎng)上主流的為 DDR1/ DD R2/ DDR3 。 DDR4 預(yù) 計(jì) 在 2015 年 將 成 為 消 費(fèi) 類 電 子 的 主

4、 要 設(shè) 計(jì) ，隨 著 DDR 信 號(hào) 速率的不斷 提高，在 DDR4 設(shè)計(jì)中特別是 DQ 和 DQS 之間傳輸時(shí)延對(duì)設(shè)計(jì)者提出 更高的挑戰(zhàn)。在 PCB 設(shè) 計(jì) 的 時(shí) 候 為 了 時(shí) 序 的 要 求 需 要 對(duì) 源 同 步 信 號(hào) 做 一 些 等 長 ，一 些 設(shè) 計(jì) 工 程師忽略了這個(gè)信號(hào)等長其實(shí)是一個(gè)時(shí)延等長，或者說是一個(gè)時(shí)間等長'。2. 傳輸時(shí) 延簡(jiǎn) 介Time delay 又 叫 時(shí) 延 (TD) ， 通 常 是 指 電 磁 信 號(hào) 或 者 光 信 號(hào) 通 過 整 個(gè) 傳 輸 介 質(zhì) 所 用 的時(shí)間。在傳輸線上的時(shí)延就是指信號(hào)通過整個(gè)傳輸線所用的時(shí)間。Propagation

5、delay 又 叫 傳 播 延 遲 (PD) ，通 常 是 指 電 磁 信 號(hào) 或 者 光 信 號(hào) 在 單 位 長 度 的傳輸介質(zhì)中傳輸?shù)臅r(shí)間延遲，與“ 傳播速度”成 反比例( 倒數(shù))關(guān) 系，單位為“ P s/inch ” 或 “ s/m ” 。從定義中可以看岀時(shí)延=傳播延遲*傳輸長度(L)其中v 為傳播速度， 單位為 inch/ps 或 m/sc為真空中的光速(3X108 m/s )sr為介電常數(shù)PD 為 傳 播 延 遲 ， 單 位 為 Ps/inch 或 s/mTD為信號(hào)通過長度為L的傳輸線所產(chǎn)生的時(shí)延L 為傳輸線 長度，單 位為 inch 或 m從上面公式可以知道，傳播延遲主要取決于介質(zhì)

6、材料的介電常數(shù)，而傳播時(shí)延取決 于介質(zhì)材料的介電常數(shù)、傳輸線長度和傳輸線橫截面的幾何結(jié)構(gòu)(幾何結(jié)構(gòu)決定電場(chǎng)分布，電場(chǎng)分布決定有效介電常數(shù)）。嚴(yán)格來說，不管是延遲還是時(shí)延都取決于 導(dǎo)體周圍的有效介電常數(shù)。在微帶線中，有效介電常數(shù)受橫截面的幾何結(jié)構(gòu)影響比 較大；而串?dāng)_，其有效介電常數(shù)受奇偶模式的影響較大；不同繞線方式有效介電常 數(shù)受其繞線方式的影響。3. 仿真分析過程3.1微帶線和 帶狀線傳輸時(shí)延PCB中微帶線是指走線只有一個(gè)參考面，如下圖1 ；帶狀線是指走線有2個(gè)參考面，如下圖2.rec帶狀線由于電磁場(chǎng)都被束縛在兩個(gè)參考面之間的板材中，所以走線的有效介電常 數(shù)為板材的介電常數(shù)。se微帶線會(huì)導(dǎo)致部

7、分電磁場(chǎng)暴露在空氣中，空氣的相對(duì)介電常數(shù)約為1.0006 ，板材如 常規(guī)FR4的介電常數(shù)為4.2，那么微帶線的有效介電常數(shù)在1和4.2之間，可以利 用下面的公式計(jì)算微帶線的有效介電常數(shù)【Colli ns,1992】：(£r +1)/2+(汀-1)/2( 1 + 12H/W)-1/2+ F -0.217(£r - 1)T/ VWH3.1F =0.02( er -1)( 1-W/H) 2 (W/H <1)F= 0 (W/H >1)3.其中，£e為有效介電常數(shù)，e為電路板材料的介電常數(shù)，H為導(dǎo)線高于地平面的高度，W為導(dǎo)線寬度，T為導(dǎo)線厚度Surface用|

8、m 邸忌 ，五門rr®翻Zo師 11列熔耳0| W血皿1帀帀(tovTulri*. T«tZRtetact圖4微帶線層疊與時(shí)延古| £4圖5帶狀線層疊和時(shí)延在圖4和圖5的層疊結(jié)構(gòu)下，1000mil的走線 時(shí)延差=179.729ps-147.954ps=31.775ps，可以看出這個(gè)差距是非常大的在做源同步的DDR同組等長時(shí)候只考慮物理等長會(huì)帶來很嚴(yán)重的'時(shí)間不等長3.2走線和過孔傳輸時(shí)延在PCB設(shè)計(jì)時(shí)候，經(jīng)常會(huì)遇到走線換層，走線換層必須借助于過孔。但長度相等的過孔和走線之間的時(shí)延并不相等。過孔的時(shí)延可以用式3.3表示TD_via=VLC3.3其中TD_vi

9、a 表示信號(hào)經(jīng)過過孔的時(shí)延，L表示過孔的寄生電感，C表示過孔的 寄生電容。從式3.3可以看出寄生電容和寄生電感都會(huì)導(dǎo)致過孔的傳輸時(shí)延變大。 而不同過孔結(jié)構(gòu)寄生參數(shù)也會(huì)發(fā)生改變。下面通過仿真分析過孔時(shí)延和傳輸線時(shí)延時(shí)間的偏差Vra Chargetormttcs奇主電容(KOO13? OhmsResonant FroquonevOHOl.GOl MHzVu tnipedance57.42 Ohrns竊主電越1OInternal Pad20milsRef Pkirn? opttningmBsVia Height62 'misVsb Plating Th-idknOSS1Vi Hole Dia

10、meterPower DissipationWnttsStep ResponseConductor Gross sectton34-5575 Sq.inilsVia Current2.01*18 Amps圖6過孔結(jié)構(gòu)及寄生參數(shù)如圖6所示過孔結(jié)構(gòu)時(shí)延可以根據(jù)式3.3計(jì)算岀：TD_via= VLC=sqr ( 0.4021pf*1326.2pH) =23.1ps式 3.4由式3.4可以看岀，結(jié)構(gòu)如圖6所示過孔的傳輸時(shí)延為23.1ps。而對(duì)于普通FR4板材的微帶線，1.6mm 走線傳輸時(shí)延約為11ps ,對(duì)于帶狀線約為12.5ps。通過計(jì)算可以看岀相同長度的走線和過孔之間的時(shí)延相差是非常大的。因此對(duì)

11、設(shè)計(jì)工 程師來講設(shè)計(jì)的時(shí)候盡量做到以下兩點(diǎn):1）需要做等長的信號(hào)要盡量走同層，換層時(shí)需要注意總的長度要保持相等并且 每層走線都需要等長。2）需要等長的信號(hào)走相同走線層可以保持過孔的時(shí)延一致,從而消除過孔時(shí)延 不一致帶來的影響。信號(hào)在PCB走線中傳輸時(shí)延 （下）來源：一博科技 更新時(shí)間：2014-2-193.3 串?dāng)_對(duì)信號(hào)時(shí)延的影響。PCB板上線與線的間距很近，走線上的信號(hào)可以通過空間耦合到其相鄰的一些傳輸線上去，這個(gè)過程就叫串?dāng)_。串?dāng)_不僅可以影響到受害線上的電壓幅值，同時(shí) 還會(huì)影響到受害線上信號(hào)的傳輸時(shí)延圖7串?dāng)_拓?fù)鋱D如圖7串?dāng)_拓?fù)鋱D所示,假設(shè)有3根相互耦合的傳輸線，中間的一根線（圖8中D1）

12、為受害線，兩邊的線（圖8中D0&D2）為攻擊線。仿真中所加的激勵(lì)源為圖8所示，分為三種情況：1，假設(shè)兩邊的攻擊線中沒有信號(hào)，即不存在串?dāng)_，此種情況作為參考基準(zhǔn)線（R efere nee ）；2 ,假設(shè)攻擊線和受害線切換狀態(tài)一致，此種情況為偶模(Even Mode )3，假設(shè)攻擊線和受害線切換狀態(tài)相反，此種情況為奇模(Odd Mode )Even ModeReference廠DO1D1I D2Odd ModeIDO圖8串?dāng)_仿真中激勵(lì)奇偶模式空間電磁場(chǎng)分布(如圖9&圖10所示)不同，從而導(dǎo)致了傳輸線周圍 的有效介質(zhì)電常數(shù)不同，有效介電常數(shù)的不同最終帶來了在不同激勵(lì)源的情況下信 號(hào)傳

13、播速度不同。圖10 偶模電磁圖9奇模電磁場(chǎng)分布場(chǎng)分布仿真結(jié)果如下圖11所示，其中藍(lán)色為第一種激勵(lì)所對(duì)應(yīng)的參考基準(zhǔn)線，其周圍沒有其它信號(hào)線的影響；紅色線為第二種激勵(lì)所對(duì)應(yīng)的接收端波形；綠色為第三中 情況所對(duì)應(yīng)的接收端波形。綠色波形最早到達(dá)接收端，而紅色的波形最后到達(dá)接收端，是由于奇模的傳輸速度比偶模塊 Il Mil4=圖11串?dāng)_仿真結(jié)果從上面的仿真結(jié)果可以看出信號(hào)線周圍的攻擊線會(huì)對(duì)信號(hào)線的傳輸時(shí)延到來影 響，如果設(shè)計(jì)處理不當(dāng)，導(dǎo)致傳輸時(shí)延偏差較大最終會(huì)導(dǎo)致系統(tǒng)工作不穩(wěn)定。在設(shè) 計(jì)的時(shí)候要盡量減小這種影響，可以從以下幾點(diǎn)考慮：1，拉大線間距。線間距越大，相鄰走線間的影響就越小，走線間距盡量滿足3

14、W原則。2，使耦合長度盡量短。相鄰傳輸線平行走線長度越長串?dāng)_越大，走線時(shí)候盡量 減小相鄰線平行走線長度；對(duì)于相鄰層走線盡量采用相鄰層垂直走線。3，走線盡量走在帶狀線。微帶線的串?dāng)_相對(duì)帶狀線較大，帶狀線走線可以減小串?dāng)_的影響4,保持完整回流平面，避免跨分割，走線和參考面盡量緊耦合。3.4繞線方式對(duì)信號(hào)時(shí)延的影響在PCB設(shè)計(jì)時(shí)候，有些設(shè)計(jì)人員為了滿足等長要求會(huì)對(duì)走線進(jìn)行繞線，很少有 設(shè)計(jì)人員會(huì)考慮到不恰當(dāng)?shù)睦@線也會(huì)影響傳輸線時(shí)延。為了驗(yàn)證繞線對(duì)傳輸線時(shí)延 的影響，我們公司信號(hào)完整性團(tuán)隊(duì)（SI組）設(shè)計(jì)岀測(cè)試板進(jìn)行實(shí)測(cè)。如下圖12所 示，蛇形繞線和參考直線走在相同的走線層，兩者線寬線間距以及物理長度完

15、全相 同，蛇形繞線的局部放大圖如下圖13所示。陀形繞線* *'%-圖12蛇形繞線和參考走線圖13 蛇形繞線局部放大圖實(shí)測(cè)結(jié)果如下圖13所示，其中紅色線為參考走線，藍(lán)色的線為蛇形繞線的走線，從結(jié)果可以看出，蛇形繞線的信號(hào)傳輸速度會(huì)比直線參考線的速度要快，兩者相差 了 13.89ps。這是由于蛇形繞線靠的太近，平行的耦合長度太長，信號(hào)在蛇形繞線上的自耦合導(dǎo)致信號(hào)傳播速度較快。F Mh.d 汕11TI> |_drll b*圖13實(shí)測(cè)結(jié)果通過3D電磁場(chǎng)仿真軟件也可以看出這種蛇形繞線和直線間傳輸速度不同，如下 圖14所示：兩種不同的繞線是物理等長的，可以看岀下面一種繞線方式由于繞線 靠的較

16、緊，而且平行耦合長度也長，可以看出下面一種繞線方式信號(hào)傳輸?shù)臅?huì)快一 占八、圖14仿真結(jié)果從上面的仿真測(cè)試可以看岀，不同繞線方式對(duì)信號(hào)時(shí)延影響還是比較大的，為了 減小由于繞線帶來的時(shí)延的影響，可以考慮以下幾點(diǎn)：1，在PCB設(shè)計(jì)時(shí)候盡量減少不必要的繞線，比如串行信號(hào)差分對(duì)和差分對(duì)之間 沒有必要做等長。2，增大繞線間間距，盡量滿足單根繞線間距大于5H （ H為線到最近參考面的 距離），差分繞線大于3H （ H為線到最近參考面的距離）。3，減小繞線間平行走線長度。4.小結(jié)在PCB設(shè)計(jì)時(shí)候要將等長的設(shè)計(jì)觀念逐步向等時(shí)設(shè)計(jì)轉(zhuǎn)變，在對(duì)時(shí)序或者等長 要求高的設(shè)計(jì)尤其需要注意串?dāng)_，繞線方式，不同層走線，過孔時(shí)延

17、等方面對(duì)時(shí)序 的影響。豐富的SI （信號(hào)完整性）知識(shí)和正確的仿真方法可以幫助設(shè)計(jì)去評(píng)估PCB 板上的傳輸時(shí)延，從而提高設(shè)計(jì)的質(zhì)量 我們?cè)谠O(shè)計(jì) PCB 板的時(shí)候經(jīng)常會(huì)考慮信號(hào)線等長，如果等長做的不好，各個(gè)信號(hào)之間就會(huì) 有延時(shí)，可能會(huì)造成數(shù)據(jù)采樣錯(cuò)誤等問題。那么 PCB 上的延時(shí)應(yīng)該怎么計(jì)算？我們經(jīng)常聽 到的 PCB 表層走線比 PCB 內(nèi)層走線的速度快為什么？首先要明確的一個(gè)問題是 PCB 上信號(hào)速度不是電子的運(yùn)動(dòng)速度。信號(hào)在 PCB 信號(hào)線 里是以電波的形式向前傳播。 那么信號(hào)速度等于光速么？答案也是否定的。 信號(hào)速度還與不 同材料的介電常數(shù)相關(guān)。具體計(jì)算公式是 V=C/Er 0.5 ，其中 Er 是信號(hào)線周圍材料的相對(duì) 介電常數(shù)。如果信號(hào)線暴露在空氣中那么信號(hào)的傳輸速度就等于C,但是在PCB上，傳輸速度明顯小于 C。舉例， 我們常見的 PCB 材料 Fr4 的介電常數(shù)在 4.2-4.5 左右，為了計(jì)算方便我們?nèi)?4。 帶入公式可以算出，F(xiàn)r4材料制作的PCB板上面信號(hào)的傳輸速度是光速的二分之一。光速大約等于 12inch/ns, 計(jì)算得出 Fr4