數(shù)字電子技術(shù)基礎(chǔ)試題選擇

1、二、選擇題： (選擇一個(gè)正確的答案填入括號(hào)內(nèi)，每題 3 分，共 30 分 )1.設(shè)圖 1 中所有觸發(fā)器的初始狀態(tài)皆為 0，找出圖中觸發(fā)器在時(shí)鐘信號(hào)作用下,輸出電壓波形恒為 0 的是：（C ）圖。圖 12.下列幾種 TTL 電路中，輸出端可實(shí)現(xiàn)線與功能的電路是（D ）。A、或非門 B、與非門C、異或門 D、OC 門3.對(duì) CMOS 與非門電路，其多余輸入端正確的處理方法是（D ）

2、。A、通過大電阻接地（>1.5K） B、懸空C、通過小電阻接地（<1K） D、通過電阻接 V CC4.圖 2 所示電路為由 555 定時(shí)器構(gòu)成的（A ）。A、施密特觸發(fā)器 B、多諧振蕩器C、單穩(wěn)態(tài)觸發(fā)器 D、T 觸發(fā)器5.請(qǐng)判斷以下哪個(gè)電路不是時(shí)序邏輯電路（C ）。圖2A、計(jì)數(shù)器 B、寄存器C、譯碼器 D、觸發(fā)器6下列幾種 A/D 轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（A ）。A、并行 A/D 

3、轉(zhuǎn)換器 B、計(jì)數(shù)型 A/D 轉(zhuǎn)換器C、逐次漸進(jìn)型 A/D 轉(zhuǎn)換器 D、雙積分 A/D 轉(zhuǎn)換器7某電路的輸入波形 u I 和輸出波形 u O 如圖 3 所示，則該電路為（C ）。圖3A、施密特觸發(fā)器 B、反相器C、單穩(wěn)態(tài)觸發(fā)器 D、JK 觸發(fā)器8要將方波脈沖的周期擴(kuò)展 10 倍，可采用（C ）。A、10 級(jí)施密特觸發(fā)器 B、10 位二進(jìn)制計(jì)

4、數(shù)器C、十進(jìn)制計(jì)數(shù)器 D、10 位 D/A 轉(zhuǎn)換器9、已知邏輯函數(shù)A、B、C、與其相等的函數(shù)為（D ）。D、10、一個(gè)數(shù)據(jù)選擇器的地址輸入端有 3 個(gè)時(shí)，最多可以有（C ）個(gè)數(shù)據(jù)信號(hào)輸出。A、4 B、6 C、8 D、161、 在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為：（D ）A、m 1 與 m 3 B、m 4 與 m 6C、m 5 與 m

5、60;13 D、m 2 與 m 82、 L=AB+C 的對(duì)偶式為：（B ）A 、 A+BC ； B 、（ A+B ） C ； C 、 A+B+C ； D 、 ABC ；3、半加器和的輸出端與輸入端的邏輯關(guān)系是 （D ）A、 與非 B、或非 C、 與或非 D、異或4、 T

6、TL 集成電路 74LS138 是 / 線譯碼器，譯碼器為輸出低電平有效，若輸入為 A 2A 1 A 0 =101 時(shí)，輸出：為（B ）。5、屬于組合邏輯電路的部件是（A ）。A、編碼器 B、寄存器 C、觸發(fā)器 D、計(jì)數(shù)器6存儲(chǔ)容量為 8K×8 位的 ROM 存儲(chǔ)器，其地址線為（C ）條。A、8 B、12 C、13 D、14C 

7、）V。A、1.28 B、1.54 C、1.45 D、1.568、T 觸發(fā)器中，當(dāng) T=1 時(shí)，觸發(fā)器實(shí)現(xiàn)（C ）功能。A、置 1 B、置 0 C、計(jì)數(shù) D、保持9、指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（C ）。A、JK 觸發(fā)器 B、3/8 線譯碼器C、移位寄存器 D、十進(jìn)制計(jì)數(shù)器10、只能按地址讀出信息，而不能寫入信息的存儲(chǔ)器為（B ）。A、 RAM B、ROM C、&#

8、160;PROM D、EPROM1以下式子中不正確的是（ C ）a1?AAbAA=Ac A + B = A + Bd1A12已知 Y = AB + B + AB 下列結(jié)果中正確的是（C）aYAbYBcYABd Y = A + B3TTL 反相器輸入為低電平時(shí)其靜態(tài)輸入電流為（ C ）a3mAb5mAc1mAd7mA4下列說法不正確的是（&

9、#160;C ）a集電極開路的門稱為 OC 門b三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平）cOC 門輸出端直接連接可以實(shí)現(xiàn)正邏輯的線或運(yùn)算d 利用三態(tài)門電路可實(shí)現(xiàn)雙向傳輸5以下錯(cuò)誤的是（ B ）a數(shù)字比較器可以比較數(shù)字大小b實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加的電路叫全加器c實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)和來自低位的進(jìn)位相加的電路叫全加器d編碼器可分為普通全加器和優(yōu)先編碼器6下列描述不正確的是（ A ）a觸發(fā)器具有兩種狀態(tài)，當(dāng) Q=1 時(shí)觸發(fā)器處于 1 態(tài)b時(shí)序電路必然存在

10、狀態(tài)循環(huán)c異步時(shí)序電路的響應(yīng)速度要比同步時(shí)序電路的響應(yīng)速度慢d邊沿觸發(fā)器具有前沿觸發(fā)和后沿觸發(fā)兩種方式，能有效克服同步觸發(fā)器的空翻現(xiàn)象7電路如下圖（圖中為下降沿 Jk 觸發(fā)器），觸發(fā)器當(dāng)前狀態(tài) Q3 Q2 Q1 為“011”，請(qǐng)問時(shí)鐘作用下，觸發(fā)器下一狀態(tài)為（ B ）a“110”b“100”c“010”d“000”8、下列描述不正確的是（ A ）a時(shí)序邏輯電路某一時(shí)刻的電路狀態(tài)取決于電路進(jìn)入該時(shí)刻前所處的狀態(tài)。b寄存器只能存儲(chǔ)小量數(shù)據(jù)，存儲(chǔ)器可存儲(chǔ)大量數(shù)據(jù)。c主從 JK 觸發(fā)

11、器主觸發(fā)器具有一次翻轉(zhuǎn)性d上面描述至少有一個(gè)不正確9下列描述不正確的是（B ）aEEPROM 具有數(shù)據(jù)長期保存的功能且比 EPROM 使用方便b集成二十進(jìn)制計(jì)數(shù)器和集成二進(jìn)制計(jì)數(shù)器均可方便擴(kuò)展。c將移位寄存器首尾相連可構(gòu)成環(huán)形計(jì)數(shù)器d上面描述至少有一個(gè)不正確1將代碼 8421 轉(zhuǎn)換為二進(jìn)制數(shù)（B）。A、（01000011）2B、（01010011）2C、（）2D、（）22函數(shù) F = A B + AB 的對(duì)偶式為（A）。A、（ A + 

12、B )  ( A + B)B、 A + B  A + B ；C、 A + B  A + BD、 ( A + B)( A + B)3有符號(hào)位二進(jìn)制數(shù)的原碼為（11101），則對(duì)應(yīng)的十進(jìn)制為（C）。A、-29B、+29C、-13D、+134邏輯函數(shù) Y = AC + ABD

13、 + BCD ( E + F ) 的最簡(jiǎn)的與或式（B）。A、AC+BD；B、 AC + ABDC、AC+BD、A+BD5邏輯函數(shù)的 F= AB + AB + BC 的標(biāo)準(zhǔn)與或式為（A）。A、C、å (2,3,4,5,7)       B、 å (1,2,3,4,6)å (0,1,

14、2,3,5)        D、 å (3,4,5,6,7)6邏輯函數(shù) Y（A，B，C）=å (0,2,4,5) 的最簡(jiǎn)與或非式為（A  ）。A、 AC + ABB、 AB + A CC、 AC + ABD、 AB + A C + B C7邏輯函數(shù) 

15、Y（A，B，C，D）= å (1,2,4,5,6,9) 其約束條件為 AB+AC=0 則最簡(jiǎn)與或式為（A）。A、 BC + CD + C DB、 BC + CD + AC D ；C、 AC D + CD + C DD、 AB + BD + AC8下圖為 TTL 邏輯門，

16、其輸出 Y 為（A）。A、0B、 1C、 A + BD、 A  B9下圖為 OD 門組成的線與電路其輸出 Y 為（A）。A、1B、0C、 BD、 A  B10下圖中觸發(fā)器的次態(tài)方程 Qn+1 為（A）。A、AB、0C、QnD、 Qn111RS 觸發(fā)器要求狀態(tài)由 0  其輸入信號(hào)為（ A ）。A、RS=01B、RS=×1C、RS=

17、×0D、RS=1012電源電壓為+12V 的 555 定時(shí)器、組成施密特觸發(fā)器，控制端開路，則該觸發(fā)器的回差電壓T 為（ A ）。A、4VB、6VC、8VD、12V13為了將三角波換為同頻率的矩形波，應(yīng)選用（ B ）。A、施密特觸發(fā)器B、單穩(wěn)態(tài)觸發(fā)器C、多諧振器D、計(jì)數(shù)器1. 十進(jìn)制數(shù) 85 轉(zhuǎn)換為二進(jìn)制數(shù)為（D）A1001011B1010011C1100101D10101012. 二進(jìn)制數(shù) 11011 轉(zhuǎn)換為十進(jìn)制數(shù)為（B）A32B27C64D

18、1284. 8421BCD 碼 110011001 表示十進(jìn)制為（ A）A33.2B51.0125C63.2D51.25在下列一組數(shù)中，與 (111001) 相等的數(shù)是（ C）2A (34)16B（65）8     C (57)106下列數(shù)碼均代表十進(jìn)制數(shù) 6，其中按余 3 碼編碼的是(C)A0110；B 1100；C10017 “異或”邏輯與以下哪種邏輯是非的關(guān)系(C)A“與”邏輯B“或”邏輯C

19、 “同或”邏輯8 F = bc + b c 與 F = bc + b c 兩函數(shù)的關(guān)系為(C)12A 相同B對(duì)偶C反函數(shù)9. n 個(gè)變量，有多少個(gè)最小項(xiàng)(A)A2nB2n               Cn10. 利用三極管的截止?fàn)顟B(tài)和什么狀態(tài)實(shí)現(xiàn)開關(guān)電路的斷開

20、和接通（ C）A放大狀態(tài)B擊穿狀態(tài)C飽和狀態(tài)D 導(dǎo)通狀態(tài)11. TTL 門電路是采用以下什么設(shè)計(jì)的門電路（A）A雙極型三極管B單極型 MOS 管C二極管D三態(tài)門14.邏輯電路的分析任務(wù)是（ D）A給定功能，通過一定的步驟設(shè)計(jì)出電路B研究電路的可靠性C研究電路如何提高速度D給定電路，通過一定的步驟說明電路的功能15.組合邏輯電路不含有（ A ）A記憶能力的器件B門電路和觸發(fā)器C門電路D運(yùn)算器16. 常用的一種 3-8 線譯碼器是（B）A74148B74138C7448D7415

21、117.74138 是（B）A時(shí)序邏輯器件B組合邏輯器件C定時(shí)器件D整形器件18.共陽型七段數(shù)碼管各段點(diǎn)亮需要(C)A高電平B接電源C低電平D接公共端19. 由門電路組成的全加器是 (B)A時(shí)序邏輯器件B組合邏輯器件C脈沖邏輯器件D以上答案都不正確20. TTL 門電路的工作電源一般是（ B）A25 vB+5VC3V18V22.輸入 100Hz 脈沖信號(hào)，要獲得 10HZ 的輸出脈沖信號(hào)需要用多少進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)（ B ）A100 進(jìn)制B10 進(jìn)制

22、C 50 進(jìn)制D5 進(jìn)制23.時(shí)序邏輯電路設(shè)計(jì)的任務(wù)是（ A）A給定功能，通過一定的步驟設(shè)計(jì)出時(shí)序電路B研究電路的可靠性C研究電路如何提高速度D給定電路，通過一定的步驟說明電路的功能24.計(jì)數(shù)器是（ A）A時(shí)序邏輯器件B組合邏輯器件C定時(shí)器件D整形器件25.以下何種電路具有記憶能力（C）A門電路B組合邏輯電路C時(shí)序邏輯電路D多諧振蕩電路26.時(shí)序邏輯電路一般可以分兩類，即（ C）A組合邏輯電路和時(shí)序邏輯電路B門電路和觸發(fā)器C同步型和異步型D模擬電路和數(shù)字電路28時(shí)序邏輯電路通常由門電路和（ A）組成。A存儲(chǔ)電路B寄存器C譯碼

23、器29.利用定時(shí)器 555 可以設(shè)計(jì)實(shí)現(xiàn)（ B ）A全加器B多諧振蕩器C寄存器D譯碼器1、8421BCD 碼 01101001.01110001 轉(zhuǎn)換為十進(jìn)制數(shù)是：（C）A：78.16B：24.25C：69.71D：54.562、最簡(jiǎn)與或式的標(biāo)準(zhǔn)是：（C）A：表達(dá)式中乘積項(xiàng)最多，且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最多B：表達(dá)式中乘積項(xiàng)最少，且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最多C：表達(dá)式中乘積項(xiàng)最少，且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最少D：表達(dá)式中乘積項(xiàng)最多，且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最多3、用邏輯函數(shù)卡諾圖化簡(jiǎn)中，四個(gè)相鄰項(xiàng)可合并為一項(xiàng),它能：（B）ABCFC

24、：消去  3  個(gè)表現(xiàn)形式不同的變量，保留相同變量   0B：消去 2 個(gè)表現(xiàn)形式不同的變量，保留相同變量D：消去 4 個(gè)表現(xiàn)形式不同的變量，保留相同變量    0A：消去 1 個(gè)表現(xiàn)形式不同的變量，保留相同變量0000011101表 14 、已知真值表如表1 所示，則其邏輯表達(dá)式為：0110（A）1001A：ABC1010B：AB + BC1100C：AB +

25、60;BC1111D：ABC（A+B+C）5、函數(shù) F(A，B，C)=AB+BC+AC 的最小項(xiàng)表達(dá)式為：（B）A：F(A,B,C)=m（0，2，4）B：F(A,B,C)=m（3，5，6，7）C：F(A,B,C)=m（0，2，3，4）D：F(A,B,C)=m（2，4，6，7）6、欲將一個(gè)移位寄存器中的二進(jìn)制數(shù)乘以（32）10 需要（C）個(gè)移位脈沖。A：32B： 10C：5D： 67、已知 74LS138 譯碼器的輸入三個(gè)使能端（E1=1，E2A=E2B=0）時(shí)，地址碼A2A1A0=011，則輸出 Y7 Y

26、0 是：（C）A：8、要實(shí)現(xiàn) Qn+1 = Qn ，JK 觸發(fā)器的 J、K 取值應(yīng)是：（D）A：J=0，K=0B：J=0，K=1C：J=1，K=0D：J=1，K=19、能夠?qū)崿F(xiàn)線與功能的是：（B）A： TTL 與非門B：集電極開路門C：三態(tài)邏輯門D： CMOS邏輯門10、個(gè)四位串行數(shù)據(jù)，輸入四位移位寄存器，時(shí)鐘脈沖頻率為 1kHz，經(jīng)過（B）可轉(zhuǎn)換為 4 位并行數(shù)據(jù)輸出。A：8msB：4msC：8sD：4s11 、 表 2&#

27、160;所 列 真 值 表 的 邏 輯 功 能 所 表 示 的 邏 輯 器 件 是 ：（C）A：譯碼器                         

28、0;     輸入I7   I6   I5   I4   I3   I2   I1   I0   Y2   Y1   Y0表 2B：選擇器 1 × × × &#

29、215; × × ×  1  1  1輸出結(jié)果是：（   A）                    0 0 0 0 0 1   ×  &#

30、215; 0 1 0C：優(yōu)先編碼器01 × × × × × ×110D：比較器001 × × × × ×1010001 × × × ×1000  000×11   ×  ×

31、;0112、 圖 1 所示為 2 個(gè) 4 位二進(jìn)制數(shù)相加的串接全加器邏輯電路圖，運(yùn)算后的 C4S4S3S2S10000001 ×001A：1100000000001000B：11001C：10111D：10101圖 1A(747.2)16B(1E7.2) 16C(3D7.1) 16D(F31.2) 162和邏輯式 AC + BC + AB 相等的式子是(A)AAC+BB BCCBD

32、60;A + BC332 位輸入的二進(jìn)制編碼器，其輸出端有(D)位。A. 256B. 128C. 4D. 54n 位觸發(fā)器構(gòu)成的扭環(huán)形計(jì)數(shù)器,其無關(guān)狀態(tài)數(shù)為個(gè)(B)A2n-nB2n-2nC2nD2n-154 個(gè)邊沿 JK 觸發(fā)器,可以存儲(chǔ)(A)位二進(jìn)制數(shù)A 4B8C166三極管作為開關(guān)時(shí)工作區(qū)域是(D)A飽和區(qū)+放大區(qū)B擊穿區(qū)+截止區(qū)C放大區(qū)+擊穿區(qū)D飽和區(qū)+截止區(qū)7.下列各種電路結(jié)構(gòu)的觸發(fā)器中哪種能構(gòu)成移位寄存器（ C）A基本 RS 觸發(fā)器B同

33、步 RS 觸發(fā)器C主從結(jié)構(gòu)觸發(fā)器8施密特觸發(fā)器常用于對(duì)脈沖波形的（ C）A定時(shí)B計(jì)數(shù)C整形（1.在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為： D ）Am1 與 m3Bm4 與 m6Cm5 與 m13Dm2 與 m82L=AB+C 的對(duì)偶式為：（ B ）A . A+BCB . (A+B)CC . A+B+CD. ABC3屬于組合邏輯電路的部件是（ A

34、0;）。A編碼器B寄存器C觸發(fā)器D計(jì)數(shù)器4T 觸發(fā)器中，當(dāng) T=1 時(shí)，觸發(fā)器實(shí)現(xiàn)（ C ）功能。A置 1B置 0C計(jì)數(shù)D保持5指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（ C ）。AJK 觸發(fā)器B3/8 線譯碼器C移位寄存器D十進(jìn)制計(jì)數(shù)器6某電路的輸入波形 uI 和輸出波形 uO 下圖所示，則該電路為（ C ）。A施密特觸發(fā)器B反相器C單穩(wěn)態(tài)觸發(fā)器DJK 觸發(fā)器7. 三極管作為開關(guān)時(shí)工作區(qū)域是(

35、D)A飽和區(qū)+放大區(qū)B擊穿區(qū)+截止區(qū)C放大區(qū)+擊穿區(qū)D飽和區(qū)+截止區(qū)8已知邏輯函數(shù)A.B.與其相等的函數(shù)為（ D ）。C.             D.9.一個(gè)數(shù)據(jù)選擇器的地址輸入端有 3 個(gè)時(shí)，最多可以有（ C ）個(gè)數(shù)據(jù)信號(hào)輸出。A4B6C8D1610.用觸發(fā)器設(shè)計(jì)一個(gè) 24 進(jìn)制的計(jì)數(shù)器，至少需要( D )個(gè)觸發(fā)器。A3B4C6D51下列電路中不屬于時(shí)序電路的是&

36、#160;C。A同步計(jì)數(shù)器B異步計(jì)數(shù)器C組合邏輯電路D數(shù)據(jù)寄存器2CT74LS290 計(jì)數(shù)器的計(jì)數(shù)工作方式有C種。A1B2C3D433 線8 線譯碼器有A。A3 條輸入線，8 條輸出線B8 條輸入線，3 條輸出線C2 條輸入線，8 條輸出線D3 條輸入線，4 條輸出線4一個(gè)五位的二進(jìn)制加法計(jì)數(shù)器，初始狀態(tài)為 00000，問經(jīng)過 201 個(gè)輸入脈沖后，此計(jì)數(shù)器的狀態(tài)為D。A00111B00101C01000D010015若將一 TTL 異

37、或門輸入端 A、B 當(dāng)作反相器使用，則 A、B 端的連接方式為A。AA 或 B 中有一個(gè)接 1BA 或 B 中有一個(gè)接 0CA 和 B 并聯(lián)使用D不能實(shí)現(xiàn)6.下列各種電路結(jié)構(gòu)的觸發(fā)器中哪種能構(gòu)成移位寄存器（ C）A基本 RS 觸發(fā)器B同步 RS 觸C主從結(jié)構(gòu)觸發(fā)器DSR 鎖存器7邏輯函數(shù) F(A,B,C) = AB+B C+AC'的最小項(xiàng)標(biāo)

38、準(zhǔn)式為（ D ）。AF(A,B,C)=m(0,2,4)BF(A,B,C)=m(1,5,6,7)CF(A,B,C)=m (0,2,3,4)DF(A,B,C)=m(3,4,6,7)8設(shè)計(jì)一個(gè)把十進(jìn)制轉(zhuǎn)換成二進(jìn)制的編碼器，則輸入端數(shù) M 和輸出端數(shù) N 分別為（ C ）AM=N=10BM=10，N=2CM=10，N=4DM=10，N=39數(shù) 字 電 路 中 的 工 作 信 號(hào) 為(B)。A直 流

39、0;信 號(hào)B脈 沖 信 號(hào)C隨 時(shí) 間 連 續(xù) 變 化 的 電 信 號(hào)10 L=AB+C 的對(duì)偶式為：（ A ）AA+BCB.(A+B)CC. A+B+CDABC1數(shù)字電路中的工作信號(hào)為（B）。A隨時(shí)間連續(xù)變化的電信號(hào)B脈沖信號(hào)C直流信號(hào)2邏輯符號(hào)如圖一所示，當(dāng)輸入 A =" 0"，輸入 B 為方波時(shí)，則輸出 F 應(yīng)為

40、（C）。A“1”B“0”C方波3邏輯圖和輸入 A，B 的波形如圖二所示，分析"0"AB1F      AB=1FAB1t圖一在 t1 時(shí)刻輸出 F 為（A）。圖二A“1”B“0”C任意4圖三邏輯電路為（A）。A與非門B與門C或D或非門門5邏輯電路如圖三 圖四所示，輸入 A0，B1，C1，則輸出 F1分別為（D）。圖四和  F2A F = 0,F = 0

41、60;B F = 0,F = 1C F = 1,F = 11212126 F = AB+BC+CA 的“與非”邏輯式為（B）。D F = 1,F = 01 2A F = A B + B C + C AB F = AB BCCAC F =&#

42、160;AB + BC + CA7邏輯電路如圖五所示，其邏輯功能相當(dāng)于一個(gè)（ C）。A“與”非門B“導(dǎo)或”門C“與或非”門A&B 11      F圖五C&D8與二進(jìn)制數(shù)相應(yīng)的十進(jìn)制數(shù)為（ C）。A110B)210C1709時(shí)序邏輯電路中一定是含（A）A觸發(fā)器B組合邏輯電路C移位寄存器D譯碼器10用 n 個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，可得到最大計(jì)數(shù)長度是（ D）AnB2nC2nD2n-11已知某電路的真值表如下表所示，則該電路的邏輯表達(dá)式為（ C）。A Y = CB Y = ABCC Y = AB + CD Y = BC ¢ + CABCYABC