EDA時(shí)鐘設(shè)計(jì)資料

1、課程設(shè)計(jì)任務(wù)書（2012 -2013第三學(xué)期）設(shè)計(jì)題目：EDA與數(shù)字系統(tǒng)課程設(shè)計(jì)學(xué)院名稱：電氣與自動(dòng)化工程學(xué)院專業(yè)（班級(jí)）：姓名（學(xué)號(hào)）：起訖日期指導(dǎo)教師：系（教研室）負(fù)責(zé)人：下發(fā)任務(wù)書日期2013年7月1日多功能數(shù)字鐘設(shè)計(jì)摘要：利用MAX+PLUS II軟件采用模塊化設(shè)計(jì)方法設(shè)計(jì)一 個(gè)數(shù)字鐘。通過原理圖輸入進(jìn)行設(shè)計(jì)，取代VHDL語言設(shè)計(jì)。 軟件仿真調(diào)試成功后編譯下載至可編程實(shí)驗(yàn)系統(tǒng)SmaitSOPC屮 進(jìn)行硬件測試。實(shí)現(xiàn)并充分領(lǐng)略硬件設(shè)計(jì)軟件化的精髓。關(guān)鍵字：軟件；數(shù)字鐘；模塊化;VHDL; MAX+PLUS II;Abstract:Using the MAX+PLUS II softwar

2、e design a digital bell with the blocking method.The design takes theoiy drawing instead of VHDL language. After emluating and debuging successfiilly,translate and edit the code.Then,download the result to the programmable SmailSOPC system and test it in liardware.Realizing the soul of designing har

3、dware by softwareKey words: software; digital bell; blocking method; VHDL;MAX+PLUS II;目錄一、練習(xí)實(shí)驗(yàn)3二、設(shè)計(jì)內(nèi)容介紹7三、設(shè)計(jì)要求7四、方案論證（整體電路設(shè)計(jì)原理）9五、外圍子模塊路115. 1顯示電路115.2清零電路125.3校分電路125.4校時(shí)電路125. 5整點(diǎn)報(bào)時(shí)電路135.6鬧鐘定時(shí)電路135.7鬧鐘報(bào)時(shí)電路1358鬧鐘關(guān)閉原理電路135. 9電路總圖14六、實(shí)驗(yàn)中遇到問題及解決方法14七、實(shí)驗(yàn)心得15八、參考文獻(xiàn)15九、合肥工業(yè)大學(xué)課程設(shè)計(jì)任務(wù)書16十、課程設(shè)計(jì)審閱/答辯成績?cè)u(píng)定書17實(shí)驗(yàn)

4、一、使用與門電路實(shí)驗(yàn)二、3-8譯碼器實(shí)驗(yàn)三、用74161實(shí)現(xiàn)十進(jìn)制加法計(jì)數(shù)器實(shí)驗(yàn)四、六十進(jìn)制加法計(jì)數(shù)器實(shí)驗(yàn)五、例1-4-1設(shè)計(jì)一個(gè)電路，使八個(gè)數(shù)碼管依次顯示0、R£SETCLKE、Fo1、 2、 3、 4、MS111S4S5S6S7S8 V V M V V36LDI4 ABQACOBDQCEMTQDEKPRCOCLRNCLK74161g-sGO7448AOA8OBCOCDODLTNOERBIHOFBhOG RBONLDHBQACQBDQCENTQDEKPRCOCLRNCLK實(shí)驗(yàn)六、1-4-2設(shè)計(jì)一個(gè)電路。使兩個(gè)數(shù)碼管顯示P12 的十二進(jìn)制計(jì)數(shù)，兩個(gè)數(shù)碼管顯示059的六十進(jìn)制計(jì) 數(shù)。C

5、OUUTIRS£LO sa?SE12LOWABQACoeDQCEKTQDEM>RCOCLRNCMC741617448ABX/rtcr 'OGRBOHBCOTO 7SEOOA8X8;X000=00二、設(shè)計(jì)內(nèi)容設(shè)計(jì)一個(gè)多功能數(shù)字鐘，可以完成00:00:00到23:59:59的計(jì)時(shí)功能，并在控制電 路的作用下具有清零、快速校時(shí)、快速校分、整點(diǎn)報(bào)時(shí)等功能。我們?cè)O(shè)計(jì)的電路在具有基本功能的基礎(chǔ)上，增加了卞列功能：整點(diǎn)報(bào)時(shí)、鬧鐘設(shè)置、鬧鐘音 響。三、設(shè)計(jì)要求3.0基本要求1、能進(jìn)行正常的時(shí)、分、秒計(jì)時(shí)功能；2、分別由六個(gè)數(shù)碼管顯示時(shí)分秒的計(jì)時(shí)；3、K1是系統(tǒng)的校分開關(guān)（Kl=0正常工

6、作，Kl=l時(shí)可以快速校分）；4、K2是系統(tǒng)的校時(shí)開關(guān)（K2=0正常工作，K2=l時(shí)可以快速校時(shí)）；5、K3是系統(tǒng)的時(shí)鐘與定時(shí)的切換開關(guān)（Kl=0時(shí)鐘正常工作，Kl=l定時(shí)）：6、K4是系統(tǒng)的小時(shí)定時(shí)開關(guān)（K4=0不定時(shí)，K4=l對(duì)小時(shí)定時(shí)）；7、K5是系統(tǒng)的分鐘定時(shí)開關(guān)（K5=0不定時(shí)，K5=l對(duì)分鐘定時(shí)）；8、K6是系統(tǒng)的控制鬧鈴開關(guān)（K6=0不定鬧鐘，K6=l定鬧鐘）；9、K9K10是系統(tǒng)的3-8譯碼開關(guān)（正常工作時(shí)K9=K10=0）：10、RESET是系統(tǒng)的清零開關(guān)（RESET=0系統(tǒng)對(duì)時(shí)、分快速清零，RESET= 1系統(tǒng)正 常工作）；11、CLKD是系統(tǒng)掃描頻率；12、CLK1是系統(tǒng)

7、計(jì)數(shù)頻率；3.1提高部分要求1、使時(shí)鐘具有整點(diǎn)報(bào)時(shí)功能（當(dāng)時(shí)鐘計(jì)到59559-時(shí)開始報(bào)時(shí)，時(shí)報(bào)時(shí)頻率為lKHz）；2、鬧表設(shè)定功能；整體電路設(shè)計(jì)原理顯示器譯碼電路校分電路/計(jì)校時(shí)電路/時(shí)清零電路/電/路切換電路數(shù)字時(shí)鐘是常見的一種計(jì)數(shù)裝置，數(shù)字時(shí)鐘以1Hz的頻率工作。該設(shè)計(jì)完成數(shù)字時(shí)鐘 運(yùn)行和顯示為產(chǎn)生秒位，設(shè)計(jì)一個(gè)模60計(jì)數(shù)器，對(duì)1HZ的脈沖進(jìn)行秒計(jì)數(shù)，產(chǎn)生秒位：為 產(chǎn)生分位，通過秒位的進(jìn)位產(chǎn)生分計(jì)數(shù)脈沖，分位也由模60計(jì)數(shù)器構(gòu)成；為產(chǎn)生時(shí)位，用 一個(gè)模24計(jì)數(shù)器對(duì)分位的進(jìn)位脈沖進(jìn)行計(jì)數(shù)。整個(gè)數(shù)字計(jì)時(shí)器的計(jì)數(shù)部分共包括六位：時(shí) 十位、時(shí)個(gè)位、分十位、分個(gè)位、秒十位和秒個(gè)位。顯示功能是通過數(shù)選

8、器、譯碼器、碼轉(zhuǎn)換器和7段顯示管實(shí)現(xiàn)的。因?yàn)閷?shí)驗(yàn)中只用一個(gè) 譯碼顯示單元，7個(gè)7段碼（4個(gè)用于顯示時(shí)分），所以通過2片4選一 74153和一個(gè)7448 顯示譯碼器配合，根據(jù)計(jì)數(shù)器的信號(hào)進(jìn)行數(shù)碼管的動(dòng)態(tài)顯示。顯示功能是通過數(shù)選器、譯碼器、碼轉(zhuǎn)換器和7段顯示管實(shí)現(xiàn)的。因?yàn)閷?shí)驗(yàn)中只用一個(gè) 譯碼顯示單元，7個(gè)7段碼（4個(gè)用于顯示時(shí)分），所以通過2片4選一 74153和一個(gè)7448 顯示譯碼器配合，根據(jù)計(jì)數(shù)器的信號(hào)進(jìn)行數(shù)碼管的動(dòng)態(tài)顯示。校分校時(shí)功能由防抖動(dòng)開關(guān)、邏輯門電路實(shí)現(xiàn)。其基本原理是通過邏輯門電路控制分計(jì) 數(shù)器的計(jì)數(shù)脈沖，當(dāng)校分校時(shí)開關(guān)斷開時(shí)，計(jì)數(shù)脈沖由低位計(jì)數(shù)器提供；當(dāng)按下校分校時(shí)開 通時(shí)，既可

9、以手動(dòng)觸發(fā)出發(fā)式開關(guān)給進(jìn)位脈沖，也可以有恒定的1Hz脈沖提供恒定的進(jìn)位 信號(hào)，計(jì)數(shù)器在此脈沖驅(qū)動(dòng)卞可快速計(jì)數(shù)。為實(shí)現(xiàn)可靠調(diào)時(shí)，采用防抖動(dòng)開關(guān)（由D觸發(fā) 器實(shí)現(xiàn)）克服開關(guān)接通或斷開過程中產(chǎn)生的一串脈沖式振動(dòng)。整點(diǎn)報(bào)時(shí)功能可以通過組合邏輯電路實(shí)現(xiàn)。當(dāng)計(jì)數(shù)器的各位呈現(xiàn)特定的電平時(shí)，可以選 通特定的與門和或門，將指定的頻率信號(hào)送入蜂鳴器中，實(shí)現(xiàn)在規(guī)定的時(shí)刻以指定頻率發(fā)音 報(bào)時(shí)。鬧鐘設(shè)定功能。鬧鐘只設(shè)定時(shí)和分，基本模塊與正常計(jì)時(shí)電路里的校時(shí)校分電路相同。 本實(shí)驗(yàn)中為節(jié)省按鍵，鬧鐘時(shí)間調(diào)節(jié)鍵復(fù)用正常調(diào)時(shí)的校時(shí)校分開關(guān)，為使設(shè)定鬧鈴與正常 計(jì)時(shí)中調(diào)節(jié)時(shí)間按鍵互不影響，額外用一個(gè)鬧鐘使能鍵，按下該鍵后進(jìn)入鬧鐘

10、設(shè)定界面，此 時(shí)校時(shí)校分開關(guān)用于調(diào)節(jié)鬧鐘時(shí)間，對(duì)正常計(jì)時(shí)沒有影響，且此時(shí)7段顯示碼顯示的是鬧鐘 時(shí)間；恢復(fù)使能鍵后校分校時(shí)鍵用于對(duì)數(shù)字鐘進(jìn)行時(shí)間調(diào)節(jié)，對(duì)設(shè)定的鬧鐘時(shí)間沒有影響。鬧鐘報(bào)時(shí)功能。在計(jì)時(shí)電路走到設(shè)定的時(shí)間時(shí)鬧鈴報(bào)時(shí)功能會(huì)被啟動(dòng)，通過與音樂產(chǎn)生 電路進(jìn)行邏輯組合，使得在達(dá)到鬧鈴時(shí)，發(fā)出音樂聲。鬧鈴關(guān)閉功能?？紤]到實(shí)際情況，希望鬧鈴聲可以被關(guān)閉，同時(shí)在關(guān)閉鬧鈴鍵恢復(fù)后， 鬧鈴不再響，但是在下一次鬧鈴時(shí)間來臨時(shí)鬧鈴可以繼續(xù)工作。實(shí)驗(yàn)中實(shí)現(xiàn)此功能的需要一 個(gè)觸發(fā)器來實(shí)現(xiàn)。四、方案論證（整體電路設(shè)計(jì)原理）時(shí)鐘能夠產(chǎn)生時(shí)間前進(jìn)是對(duì)秒脈沖計(jì)數(shù)產(chǎn)生形成的，為了形成時(shí)分秒，需要對(duì)秒進(jìn)位信號(hào)進(jìn) 行計(jì)數(shù)從

11、而產(chǎn)生分，對(duì)分進(jìn)位信號(hào)進(jìn)行計(jì)數(shù)產(chǎn)生時(shí)信號(hào)。秒和分均為60進(jìn)制，時(shí)為24進(jìn)制, 所以需要有模60和模24計(jì)數(shù)器。計(jì)時(shí)電路示意如下模60計(jì)數(shù)器由兩個(gè)74160構(gòu)成,考慮用74160而不用74161的原因是74160為8421 BCD 方式計(jì)數(shù)，將計(jì)數(shù)信號(hào)送進(jìn)7448后可以直接驅(qū)動(dòng)數(shù)碼管顯示，而不像74161還要經(jīng)過碼轉(zhuǎn) 換處理。另外，因?yàn)轱@示秒和分時(shí)都要顯示十位和個(gè)位，所以兩個(gè)計(jì)數(shù)器構(gòu)成模60的時(shí)候 要考慮到分別顯示的問題，即讓一個(gè)用于作為十位，一個(gè)作為個(gè)位。電路圖如卞：60計(jì)數(shù)器電路圖圖中，前一個(gè)74160為個(gè)位，后一個(gè)為十位，每當(dāng)個(gè)位計(jì)數(shù)到1001時(shí)，RCO由1變?yōu)?0,將十位的CLK置位，十

12、位的74160計(jì)1,當(dāng)十位的計(jì)數(shù)到5(0101),個(gè)位的計(jì)數(shù)到9(1001) 時(shí)，正好是60,此時(shí)置位兩個(gè)計(jì)數(shù)器，重新由0開始，這樣就完成了模60計(jì)數(shù)。74160置 位端3LED低電平有效，因此將59時(shí)個(gè)位的HQ0.Q3,十位的Q4.Q6與非之后送給LED。在 059之間時(shí)，LED=1,無效：59時(shí)，LED=0,計(jì)數(shù)器將被置位為0. Z&0JRESETRCO-CLKQ r 7 ：QE3- - 035.模60封裝成模塊如卜圖:RESET：清零輸入，低電平有效；CLK：計(jì)數(shù)脈沖輸入：RCO：進(jìn)位輸出端，進(jìn)位輸出為0,正常輸出時(shí)狀態(tài)為1模24計(jì)數(shù)器原理同模60,個(gè)位為3,十位為2時(shí)置位為0,

13、即將個(gè)位的QI, Q0和十 位的Q2經(jīng)與非門接入國。電路圖如下:圖19模24計(jì)數(shù)器電路圖0模24模塊圖如F:RESET Q 3 . OJCL.KX Q 7 £：!RESET：清零輸入，低電平有效；CLK：計(jì)數(shù)脈沖輸入：五、外圍子模塊電路5. 1顯示電路顯示電路主要由數(shù)據(jù)選擇器74151、譯碼器74138、計(jì)數(shù)器、顯示譯碼器7447和數(shù)碼顯 示管組成計(jì)數(shù)器74161設(shè)計(jì)為模8的循環(huán)計(jì)數(shù)器，其輸出既作為4片74151的控 制端，乂作為3-8譯碼器74138的控制端。當(dāng)計(jì)數(shù)器計(jì)數(shù)到某一個(gè)數(shù)值時(shí)，四 片74151同時(shí)選取對(duì)應(yīng)位的輸入組成計(jì)時(shí)器某一位的BCD編碼，接入顯示譯碼器 7447,與此

14、同時(shí)根據(jù)計(jì)數(shù)器的數(shù)值，74138譯碼器也通過數(shù)碼管的使能端選擇對(duì) 應(yīng)位有效，從而在實(shí)驗(yàn)箱上顯現(xiàn)數(shù)據(jù)。掃描的頻率為lKHz,因?yàn)槿搜鄣囊曈X停留,會(huì)感覺七個(gè)數(shù)碼管同時(shí)顯示。LC4(ABzcC£c-tirr8tKPCLRhCLKssgs5. 2清零電路清零電路是把時(shí)間歸零，且無論什么時(shí)候操作，電路都將歸零，此電路通過對(duì)清零開關(guān)K2操作實(shí)現(xiàn)。把清零開關(guān)的狀態(tài)信號(hào)消顫之后經(jīng)非門后送入時(shí)分秒計(jì)數(shù)器的的清零端（低電平有效）。兇=00=1,電路正常工作;兇=1耳=0,各計(jì)數(shù)器被清零。丁 z24 ;:QA3QI1泌_1RESETQ C3： O*! 0A7.4|rCL. KJ.Q C T* - 4aL-

15、lRESET5. 3校分電路校分電路用開關(guān)K1操作實(shí)現(xiàn)的。KI=O,正常工作：KI=1時(shí)，電路由脈沖信號(hào)校分。RESETCLKCEAND2：K1Ww IVCCfiCO3a：iQC74CLC3.O5.4校時(shí)電路校分電路用開關(guān)K2操作實(shí)現(xiàn)的。K2=0,正常工作；K2=l時(shí)，電路由脈沖信號(hào)校時(shí)。RESETyy ：VCC RESET Q 3 0CLKX Q7.aQA3.OQA74ccAND2：K2 VCG5. 5整點(diǎn)報(bào)時(shí)電路當(dāng)計(jì)時(shí)到59' 59”時(shí),發(fā)出一聲較高的蜂鳴聲（lkhz）o需要在某時(shí)刻報(bào)時(shí), 就在時(shí)刻輸出信號(hào)1作為觸發(fā)信號(hào)，選通報(bào)時(shí)脈沖信號(hào)進(jìn)行報(bào)時(shí)。5.6鬧鐘定時(shí)電路鬧鐘設(shè)定時(shí)，需要

16、外部信號(hào)輸入，讓數(shù)字鐘進(jìn)入鬧鐘界面，且要保證在設(shè)定鬧鈴時(shí)數(shù)字 鐘能夠正常工作。本電路在設(shè)計(jì)中讓按鍵具有復(fù)用功能，即用校時(shí)校分開關(guān)來設(shè)定鬧鐘時(shí)間 的時(shí)位和分位，這就要求在設(shè)定鬧鈴和數(shù)字鐘的校時(shí)校分功能互不影響。本實(shí)驗(yàn)用K3鍵作 為鬧鐘設(shè)定使能鍵。K3=0時(shí)，正常計(jì)時(shí)；K3=l進(jìn)入鬧鐘設(shè)定狀態(tài)。設(shè)定鬧鈴時(shí)間電路和 計(jì)時(shí)電路中的校時(shí)校分的原理基本一致，不同之處在于，在鬧鈴設(shè)定完畢返回時(shí)間顯示狀態(tài) 時(shí)獲其他任何沒有重新設(shè)定鬧鈴狀態(tài)時(shí)，鬧鐘時(shí)間都不會(huì)改變。另外，在鬧鐘設(shè)定中，分位5. 7鬧鐘報(bào)時(shí)電路將鬧鈴設(shè)定的時(shí)間和數(shù)字鐘的當(dāng)前時(shí)間不斷通過與門比較，當(dāng)二者時(shí)和分完全相等時(shí), 將輸出鬧鈴啟動(dòng)信號(hào)，啟動(dòng)鬧鈴

17、電路工作。5.8鬧鐘關(guān)閉原理電路K6為鬧鈴關(guān)閉開關(guān)。鬧鈴電路啟動(dòng)后達(dá)到鬧鈴時(shí)間時(shí)，鬧鈴聲音將一致循環(huán)播放，知道鬧 鈴關(guān)閉開關(guān)啟動(dòng)。正常情況下，K6為0,鬧鈴時(shí)間來臨時(shí)，鬧鈴音樂播放，按下K6, K6=l, 鬧鈴關(guān)閉，卞次鬧鈴時(shí)間來臨時(shí)不再鬧鈴；按下K6后再恢復(fù)K6為0狀態(tài)，則下次鬧鈴時(shí) 間來臨時(shí)，鬧鈴將正常工作。g:近鈔沁二曰刖膽二MS2":5.9電路總圖電路總圖六、實(shí)驗(yàn)中遇到問題及解決方法本次實(shí)驗(yàn)剛開始的時(shí)候，由于對(duì)max+plus2軟件的使用不太熟練，和對(duì)電子時(shí)鐘 的不太了解，就是抱著走一步算一步的心態(tài)去設(shè)計(jì)電路的。同時(shí)，自己也在網(wǎng)上 下載了很多關(guān)于多功能電子時(shí)鐘設(shè)計(jì)的資料，還有

18、就是向同學(xué)于老師請(qǐng)教自己不 懂的問題。設(shè)計(jì)的時(shí)鐘的時(shí)候未考慮太多功能，由于電路簡單就直接進(jìn)行電路的 設(shè)計(jì)連接工作，而并為考慮要添加功能時(shí)應(yīng)如何進(jìn)行，故電路一開始把所有的模 塊均放在了一張電路圖中，并未實(shí)現(xiàn)模塊封裝設(shè)計(jì)。這直接導(dǎo)致后來進(jìn)行鬧鐘功 能的拓展時(shí)我發(fā)現(xiàn)對(duì)于原有的電路不好進(jìn)行修改，很多相同功能我并未實(shí)現(xiàn)封裝 成模塊導(dǎo)致無法重復(fù)使用，同時(shí)很多電路無法直接進(jìn)行修改，因?yàn)殡娐返倪B線并 未留下足夠的剩余空間來進(jìn)行修改。這樣做直接導(dǎo)致后來為了實(shí)現(xiàn)鬧鐘功能我乂 重新進(jìn)行了設(shè)計(jì)連線，以上報(bào)告中的電路即為后來重新設(shè)計(jì)的電路。相比與原來 的電路有了很大的進(jìn)步，但是仍然存在以下問題：各功能模塊設(shè)計(jì)不夠合理，

19、各 模塊的功能不夠明確，同一功能的實(shí)現(xiàn)卻分散在多個(gè)模塊之中；封裝了太多的模 塊，有些小電路根本無需封裝，以致于修改一點(diǎn)電路就需要對(duì)許多的模塊進(jìn)行更 新；模塊的封裝仍未考慮增加功能時(shí)應(yīng)如何操作，并未留下相應(yīng)的可擴(kuò)展空間及 接口。七、實(shí)驗(yàn)心得這次小學(xué)期的EDA課程設(shè)計(jì)歷時(shí)一個(gè)星期，在一個(gè)星期的日子里，我學(xué)到 了很多東西，不僅僅是理論上的知識(shí)，還用鍛煉了自己的動(dòng)手能力，實(shí)踐能力。 通過多功能數(shù)字時(shí)鐘設(shè)計(jì)，是我們對(duì)數(shù)電知識(shí)，電路知識(shí)，用了能深刻的了解， 為我們以后的學(xué)習(xí)、工作提供了巨大的幫助，讓我們對(duì)自己的未來充滿了信心。 這次課程設(shè)計(jì)，進(jìn)一步加深了我對(duì)EDA的了解，使我對(duì)max+plus II的基本

20、操作 有所了解，使我對(duì)應(yīng)用軟件的方法設(shè)計(jì)硬件系統(tǒng)有了更加濃厚的興趣。對(duì)自己以 后的就業(yè)工作都起到巨大的作用通過這次課程設(shè)計(jì)，我懂得了理論與實(shí)際相結(jié)合的重要性，只有理論知識(shí)是 遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識(shí)與實(shí)踐相結(jié)合，從實(shí)踐中得出結(jié)論，才能真 正提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。在設(shè)計(jì)的過程中，我遇到許多問 題，畢竟是第一次應(yīng)用VHDL進(jìn)行硬件電路系統(tǒng)的設(shè)計(jì)，許多EDA的知識(shí)還沒 有充分的掌握，遇到困難也是在所難免的，同時(shí)發(fā)現(xiàn)了自己的不足之處：學(xué)習(xí)知 識(shí)表面化，沒有深入了解它們的原理。最后，我在老師、同學(xué)的幫助下成功設(shè)計(jì)出具有卞具有清零、快速校時(shí)、快速 校分、整點(diǎn)報(bào)時(shí)、整點(diǎn)報(bào)時(shí)、鬧鐘設(shè)置、鬧鐘音響的功能的多功能數(shù)字時(shí)鐘，最后導(dǎo)老師 再次表示忠心的感謝！八、參考文獻(xiàn)1 譚會(huì)生，張昌凡.EDA技術(shù)及應(yīng)用.西安：西安電子科技大學(xué)出版社, 20042 黃智偉主編.FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐.北京：電子工業(yè)大學(xué)出版社,20053 褚振勇，齊亮，天紅心，高楷娟.FPGA設(shè)計(jì)及應(yīng)用（第二版）.西安：西安 電子科技大學(xué)出版社,2006合肥工業(yè)大學(xué)課程設(shè)計(jì)任務(wù)書設(shè)計(jì)題目EDA與數(shù)字系統(tǒng)課程設(shè)計(jì)主要內(nèi)容了解各