信號(hào)波形合成畢業(yè)設(shè)計(jì)優(yōu)秀畢業(yè)設(shè)計(jì)（論文）

1、信號(hào)波形合成設(shè)計(jì)目錄摘要關(guān)鍵字2序言3一系統(tǒng)要求4二理論基礎(chǔ)6三軟硬件設(shè)計(jì)7（-）硬件設(shè)計(jì)71方波震蕩電路72分頻器83減法電路94濾波電路105移相電路116加法電路127有效值檢波電路138 adc0809數(shù)模轉(zhuǎn)換149 at89c52單片機(jī)選擇23（-） 軟件設(shè)計(jì)26四理論與測(cè)試27結(jié)束語(yǔ)30參考文獻(xiàn)31致謝32附錄附錄一：信號(hào)采集顯示程序33附錄二：英文原文36附錄三：英文翻譯42 摘要: 木系統(tǒng)設(shè)計(jì)了一個(gè)信號(hào)波形合成電路，系統(tǒng)包括：晶振和輔助整形電路 構(gòu)成的方波振蕩電路，產(chǎn)生方波信號(hào)；采用74hc161n等組成分頻電路，使高頻 方波轉(zhuǎn)換成10 khz、30 khz等齊個(gè)正弦信號(hào)；濾波

2、電路使齊個(gè)頻率的方波到正 弦波的轉(zhuǎn)換；放大電路控制齊個(gè)信號(hào)幅值的大??；移相網(wǎng)絡(luò)控制輸入與輸出信號(hào) 之間的相位差；加法電路完成多個(gè)信號(hào)的合成；由此，木系統(tǒng)能實(shí)現(xiàn)把10 khz. 30 khz和50 khz的正弦信號(hào)合成為近似方波；能實(shí)現(xiàn)把10 khz、30 khz和50 khz 等正弦信號(hào)合成位近似三角波；實(shí)現(xiàn)對(duì)10 khz、30 khz等各個(gè)正弦信號(hào)幅值的 測(cè)量和顯示。關(guān)鍵字: 正弦波、方波、三角波abstract :the system design a signal waveform synthesis circuits, systems include: crystal reson a

3、nee and auxiliary plastic circuit con sists of square wave oscillator circuit, produce square wave signal; using 74hc161n etc points, high-frequency pulse frequency circuit convert khz, 30 october khz etc. each sine signals; flter circuit make each frequency conversion of square wave to the sine wav

4、e; amplifying circuit control the size of each signal amplitude; phase shifti ng network control in put and output signal of the phase differenee between; addition of complete multiple signal circuit synthesis; thus, this system can realize the 10 khz, 30 khz and 50 khz sinusoidal signal synthesis f

5、or approximate square-wave; can realize kh乙 the 10 khz and 50 khz 30 such sine signal a approximate tria ngular wave syn th esized; to achieve khz khz, 30 october all sinusoidal signal amplitude measurements and display.key word: sine wave and square-wave, triangle wave信號(hào)波形合成作為一種基本電子設(shè)備必更的系統(tǒng)，無(wú)論是在教學(xué)、科

6、研還是 在部隊(duì)技術(shù)保障屮，都有著廣泛的使用。信號(hào)波形合成作為一種通用電子測(cè)試儀 器的組成是軍隊(duì)進(jìn)行科技戰(zhàn)爭(zhēng)不可缺少的一種測(cè)試儀器。因此，從理論到工程對(duì) 信號(hào)的發(fā)生進(jìn)行深入研究，不論是從教學(xué)科研角度，還是從部隊(duì)技術(shù)保障服務(wù)角 度出發(fā)都有著積極的意義。隨著科學(xué)技術(shù)的發(fā)展和測(cè)量技術(shù)的進(jìn)步，對(duì)信號(hào)發(fā)生 器的要求越來(lái)越高，普通的信號(hào)波形合成已無(wú)法滿足目標(biāo)高、頻率切換速度快、 切換相位連續(xù)、輸出信號(hào)噪聲低、可編程、全數(shù)字化易于集成、體積小、重量輕 等優(yōu)點(diǎn)。隨著數(shù)字技術(shù)的飛速發(fā)展，在現(xiàn)代電子學(xué)的各個(gè)領(lǐng)域，常常需要高精度且 頻率可方便調(diào)節(jié)的信號(hào)源。尤其是隨著通信事業(yè)的發(fā)展，頻道的分布日趨密集， 要求有高精度、

7、高穩(wěn)定度的通信頻率。用常規(guī)的信號(hào)發(fā)生器無(wú)法滿足要求。為解 決這個(gè)難題，人們提出頻率合成器的方案高精度大動(dòng)態(tài)范圍數(shù)字/模擬(d, a) 轉(zhuǎn)換器的出現(xiàn)和廣泛應(yīng)用，用數(shù)字控制方法從一個(gè)標(biāo)準(zhǔn)參考頻率源產(chǎn)生多個(gè)頻率 信號(hào)的技術(shù)，即宜接數(shù)字合成(dds)界軍突起。其主要優(yōu)點(diǎn)有:(1)頻率轉(zhuǎn)換快： dds頻率轉(zhuǎn)換時(shí)間短，一般在納秒級(jí)；(2)分辨率高：大多數(shù)dds可提供的頻 率分辨率在1 hz數(shù)量級(jí)，許多可達(dá)0. 001 hz； (3)頻率合成范圍寬；(4)相位噪 聲低，信號(hào)純度高；(5)可控制相位：dds可方便地控制輸出信號(hào)的相位，在頻 率變換時(shí)也能保持相位聯(lián)系；(6)生成的正弦/余弦信號(hào)正交特性好等。因此

8、， 利用dds技術(shù)特別容易產(chǎn)生頻率快速轉(zhuǎn)換、分辨率高、相位可控的信號(hào)，這在 電子測(cè)量、雷達(dá)系統(tǒng)、調(diào)頻通信、電子對(duì)抗等領(lǐng)域具有十分廣泛的應(yīng)用前景。1971 年，美國(guó)學(xué)者 j .tierney 等人撰寫(xiě)的 “ a digital frequency synthesizer 一文首次提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新合成 原理。限于當(dāng)時(shí)的技術(shù)和器件產(chǎn)能，它的性能指標(biāo)尚不能與已有的技術(shù)盯比，故 未受到重視。近幾年間，隨著微電了技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器(direct digital frequency synthesis簡(jiǎn)稱dds或ddfs)得到了飛速的發(fā)展，它以有別于

9、 其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的佼佼者。具體體 現(xiàn)在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶止 交信號(hào)及其他多種調(diào)制信號(hào)、可編程和全數(shù)字化、控制靈活方便等方而，并具有極高的性價(jià)比。一系統(tǒng)要求設(shè)計(jì)制作i個(gè)電路，能夠產(chǎn)生多個(gè)不同頻率的正弦信號(hào)，利用傅里葉原理產(chǎn) 生以lokhz為基波，以奇次諧波為輔助諧波的信號(hào)，并將這些信號(hào)再合成為近 似方波和其他信號(hào)。電路示意圖如圖1所示：圖1信號(hào)波形合成電路示意圖1.2要求及指標(biāo)1.2. 1基本要求（1 ）方波振蕩器的信號(hào)經(jīng)分頻與濾波處理，同時(shí)產(chǎn)生頻率為10khz和30khz 的正弦波信號(hào)，這兩種信號(hào)應(yīng)具有確定的

10、相位關(guān)系；（2）產(chǎn)生的信號(hào)波形無(wú)明顯失真，幅度峰峰值分別為6v和2v；（3）制作一個(gè)由移相器和加法器構(gòu)成的信號(hào)合成屯路，將產(chǎn)生的10khz 和30khz正弦波信號(hào)，作為基波和3次諧波，合成一個(gè)近似方波，波形幅度為 5v,合成波形的形狀如圖2所示。1.2.2發(fā)揮部分（1）再產(chǎn)生50khz的正弦信號(hào)作為5次諧波，參與信號(hào)合成，使合成的波形更接近于方波；（2）根據(jù)三角波諧波的組成關(guān)系，設(shè)計(jì)一個(gè)新的信號(hào)合成電路，將產(chǎn)生的10khz、30khz等各個(gè)正眩信號(hào)，合成一個(gè)近似的三角波形;（3）設(shè)計(jì)制作一個(gè)能對(duì)各個(gè)正弦信號(hào)的幅度進(jìn)行測(cè)量和數(shù)字顯示的屯路, 測(cè)量誤差不大t±5%；（4）其他。二系統(tǒng)設(shè)計(jì)

11、方案方案一：采用555多諧振蕩電路來(lái)產(chǎn)生方波信號(hào)，這樣電路簡(jiǎn)單頻率可調(diào)， 但是從555諧振電路出來(lái)的方波，占空比難以調(diào)節(jié)，信號(hào)不穩(wěn)定，可靠性低，不 利于后級(jí)電路的調(diào)節(jié)，故不采用此方案。方案二：通過(guò)反相器、外加電阻和電容來(lái)產(chǎn)生頻率可調(diào)、占空比可調(diào)的方波 信號(hào)。具優(yōu)點(diǎn)電路簡(jiǎn)單，但工作頻率不夠穩(wěn)定。方案三：利用單片機(jī)時(shí)鐘信號(hào)，通過(guò)軟件編程實(shí)現(xiàn)輸出10khz方波信號(hào)。 實(shí)現(xiàn)起來(lái)相對(duì)較容易，但若沒(méi)有時(shí)間做本參賽題的發(fā)揮部分，大材小用了。方案四：直接采用6mhz晶振和輔助整形電路，產(chǎn)生方波信號(hào)；利用74hc161 計(jì)數(shù)器后接74ls74 d觸發(fā)器組成分頻電路對(duì)6mhz晶振進(jìn)行分頻，得到不同頻率 的方波；濾

12、波電路把前級(jí)分頻得到的方波信號(hào)轉(zhuǎn)換成頻率相同的正弦信號(hào)；但是 這些正弦波信號(hào)屮存在直流成分需耍通過(guò)減法電路調(diào)整正弦波信號(hào)為雙極性（正 負(fù)相間的正弦波）；然后通過(guò)放人電路實(shí)現(xiàn)信號(hào)幅值的放大以達(dá)到指標(biāo)中所需要 的信號(hào)合成的幅值；再通過(guò)移相網(wǎng)絡(luò)實(shí)現(xiàn)3次諧波、5次諧波與10 khz基波z 間和位關(guān)系的調(diào)節(jié)，必須調(diào)節(jié)到同向；加法電路，實(shí)現(xiàn)幾個(gè)信號(hào)合成為一個(gè)近似 方波信號(hào)；模擬開(kāi)關(guān)選擇不同通道的信號(hào)，送到有效值檢波電路檢波；采集信號(hào) 有效值然后adc0809對(duì)模擬信號(hào)進(jìn)行數(shù)字處理，再送入單片機(jī)進(jìn)行計(jì)算并在數(shù)碼 管上顯示。綜上所述，選擇方案四，使用晶振產(chǎn)生的方波信號(hào)穩(wěn)定，有利于電路波形的 調(diào)節(jié)及系統(tǒng)的穩(wěn)定性

13、。其系統(tǒng)框圖如下所示:圖3系統(tǒng)整體框圖二、理論基礎(chǔ)方波信號(hào)由基波成分和若干個(gè)諧波成分構(gòu)成任何具有周期為t的波函數(shù)f （t）都可以表示為三角函數(shù)所構(gòu)成的級(jí)數(shù)之和，即："17tf （，） = d（）工（a“ cos ncot + bn sin nwt） , co =；本作品根據(jù)這一理論原理制作血成。2n-t圖4方波（左）三角波（右）所謂周期性函數(shù)的傅里葉分解就是將周期性函數(shù)展開(kāi)成嵐流分量、基波和所有n階諧波的迭加。如圖4所示的方法可以寫(xiě)成:此方波為奇函數(shù)，它沒(méi)有常數(shù)項(xiàng)。數(shù)學(xué)上可以證明此方波可表示為: f =（sin cot -v sin 3a）t + sin scot + 丄 sin 7

14、妙 + ）；龍357同樣，對(duì)于如圖4所示的三角波也可以表示為：/(0=2力（1耳）sin cot -sin 3cot + sin 569/ sin 7曲 + )。71325272三、軟硬件設(shè)計(jì)（一）硬件設(shè)計(jì)3. 1. 1方波振蕩電路方案1：直接釆用6 mhz晶振。曲于晶振可靠穩(wěn)定，產(chǎn)生的方波波形質(zhì)量好, 對(duì)于后級(jí)電路波形的調(diào)節(jié)有幫助。直接給晶振加上電源，簡(jiǎn)單方便就可以得到一 個(gè)方波輸出，由于輸出的方波波形不是很好有所失真所以在后級(jí)加上一個(gè)整形電 路，可使波形變得更加完善。其仿真與測(cè)試結(jié)果見(jiàn)圖10。電路如卞圖所示：圖5方波振蕩電路3.1.2分頻器方案一：利用vhdl語(yǔ)言對(duì)fpga編程直接對(duì)6mh

15、z晶振產(chǎn)生的方波進(jìn)行分頻, 這樣做簡(jiǎn)單方便硬件電路少，就是有點(diǎn)浪費(fèi)了 fpga的資源。方案二：采用74hc161進(jìn)行計(jì)數(shù)再通過(guò)74hc204輸入與非門給74hc161清零 最后連到1）觸發(fā)器再2分頻一次。采用集成芯片，純數(shù)字電路，輸出穩(wěn)定，精度 高，可靠性高，價(jià)格便宜實(shí)惠且能實(shí)現(xiàn)系統(tǒng)所需要的要求。首先對(duì)6miiz晶振進(jìn) 行20分頻產(chǎn)生300khz的方波信號(hào)，然后分別進(jìn)行15次，5次，3次分頻，最后 用d觸發(fā)器做2分頻，也就是對(duì)300khz信號(hào)進(jìn)行了 30次、10次和6次分頻， 即可得到10 khz, 30 khz, 50 khz。其基本框圖如下:圖6分頻電路綜上所述：方案一 fpga集成度高，

16、偏數(shù)字方面，雖然能滿足木課題要求但 是價(jià)格昂貴，且把-個(gè)fpga小系統(tǒng)就讓它完成一個(gè)分頻的功能也非常的浪費(fèi)資 源，結(jié)合到各方面的因素我們就采用方案二，用純數(shù)字電路來(lái)完成分頻，這樣價(jià) 格便宜而且能很好的完成指標(biāo)，唯一就是硬件的連線比較復(fù)雜，要事先設(shè)計(jì)安排 布線。3. 1. 3減法電路方案一：采用由0p07cp組成的電路，很簡(jiǎn)單其實(shí)就是在含有正電壓的波形 屮，在反相輸入端引入一個(gè)可以通過(guò)調(diào)節(jié)rl、r2來(lái)控制的直流電平信號(hào)來(lái)減去 原本的波形中的直流成分，實(shí)現(xiàn)單極性向雙極性轉(zhuǎn)換，使濾波出來(lái)的正弦波能夠 濾去直流成分，轉(zhuǎn)換成正負(fù)相間的正弦波。我們就采用此方案，集成運(yùn)放組成的減法電路如圖所示，輸入信號(hào)ui

17、l和 ui2分別通過(guò)rl、r2加到了運(yùn)放的反向比例輸入端和同向比例輸入端，輸出電 壓經(jīng)過(guò) rf 反饋到反向比例輸入端。如圖可知：<6 4)若電路中r、ur廠劭 r,&廠才s7：）圖7：減法電路理論計(jì)算如圖可以看出輸出電壓uo與兩個(gè)輸入端的差值（ui2-uil）成比例故稱為斧 值放人器或減法器，減法器對(duì)原件對(duì)稱性要求很高，元件失配將帶來(lái)較大的誤差, 而且產(chǎn)生共模輸出電壓。在本次設(shè)計(jì)中我們采用圖8在反向比例輸入端我們給入可調(diào)電阻來(lái)方便最 后的調(diào)試，在反相輸入端引入一個(gè)可以通過(guò)調(diào)節(jié)rl、r2來(lái)控制的直流電平信號(hào) 來(lái)減去原本的波形屮的直流成分，實(shí)現(xiàn)單極性向雙極性轉(zhuǎn)換，使濾波出來(lái)的正弦 波

18、能夠?yàn)V去直流成分，轉(zhuǎn)換成正負(fù)相間的正弦波。圖8減法電路3. 1.4濾波電路方案一：無(wú)源濾波。由無(wú)源元器（電阻、電容、電感）設(shè)計(jì)而成，電路簡(jiǎn)單, 調(diào)節(jié)方便。方案二：有源濾波。由運(yùn)算放大器、電阻和電容構(gòu)成，無(wú)需電感器。還可提 供電壓增益。方案三：帶通濾波電路。采用0p07cp和r、c組成帶通濾波電路，低通濾波 與帶通濾波串聯(lián)使用。雖然能滿足耍求但是在調(diào)試過(guò)程中，輸出的波形不穩(wěn)沱， 失真大，難以調(diào)試。方案四：低通濾波電路。采用由0p07cp和r、c組成的三階低通濾波器，實(shí) 現(xiàn)方波信號(hào)到正弦信號(hào)得轉(zhuǎn)換。電路結(jié)構(gòu)類似半橋。電路屮的r、c參數(shù)主要是 根據(jù)公式1進(jìn)行計(jì)算，在調(diào)試過(guò)程屮，由于這是模擬電路每個(gè)原

19、件z間的 2兀rc分布參數(shù)都不同都會(huì)對(duì)最后濾出的正弦波有所影響，因此在測(cè)試時(shí)要不時(shí)的換電 阻電容直到最后輸出為無(wú)失真的正弦波，對(duì)圖屮12屮的rl、r2、r3進(jìn)行微調(diào)， 可使輸出波形更加光滑。其電路仿真與測(cè)試結(jié)果見(jiàn)后圖12o綜上所述，在方案確認(rèn)過(guò)程中，帶通電路所存在的不定因素比低通濾波更多, 調(diào)試顯得不易，為了能因此選擇方案四。圖7濾波硬件實(shí)現(xiàn)電路3. 1.5移相電路方案：采用由三個(gè)0p07cp芯片構(gòu)成的電路。通過(guò)滑變電阻r8,可調(diào)節(jié)輸出 與輸入波形之間的和位；后級(jí)運(yùn)放u3構(gòu)成一個(gè)同相放人器，改變電阻比例來(lái)調(diào) 節(jié)輸出波形的幅值。o匚一圖13移相硬件實(shí)現(xiàn)電路移相網(wǎng)絡(luò)的傳遞函數(shù)：/ = u 0, =

20、 90 -circtgr、cj1 4- k5c2 *(7-1)15 =ui 氛=-arctg (cdrs1 + r3scj(7-2)設(shè)圖13中滑動(dòng)變阻器傀、傀、k的比例系數(shù)為q(0<<1),根據(jù)疊加定 理，得出網(wǎng)絡(luò)的傳遞函數(shù)為h (同=(1-忌02空0 +陋2溝(7-3)w 丿 一 1 一 rqcqrq涙+(心。2 + r3c)本電路按(-60。60。)的移動(dòng)范圍設(shè)計(jì)的，即由式(7-1) (7-2)0 = 90 -arctg(a)r：c2) = 60° , g =-如選(0篤卬=_60°corqc? = a/3(7-4)(7-5)(1 一 2&) + j

21、 j=此時(shí)的傳遞函數(shù)為：h ( jco) = =/(«)j(- + v3)相移隨。的變化關(guān)系為(7-6)0(a) = - ar ctg從上述公式屮看出，可以通過(guò)調(diào)節(jié)電路屮電阻、電容值，來(lái)控制輸入與輸出 波形間的相位差，使它們z間的相位差越小越好。3. 16加法電路方案一：采用ti公司的ths3091d芯片和模擬開(kāi)關(guān)mpc508a組成可控多通 道輸入加法電路。模擬開(kāi)關(guān)mpc508a控制8個(gè)輸入的通斷，可得到不同輸入諧波 組成的方波信號(hào)或是三角波信號(hào)。方案二：加法電路作用是對(duì)10khz. 30khz. 50khz三個(gè)正弦波信號(hào)進(jìn)行合 成方波信號(hào)，通過(guò)信號(hào)進(jìn)入反向比例輸入端采用高速集成運(yùn)放

22、ti公司生產(chǎn)的 3091 。其中 av二-空竺，rp4 取 50kq。r6 10為了使輸出合成波形不反向我們采用方案一，使信號(hào)從同向比例輸入端輸入加 法電路公式：v。二3 un +up +.，當(dāng)輸入諧波分量越多，輸出i k人傀+金 傀+傀 丿波形就越接近方波或三角波。電路仿真與測(cè)試結(jié)果見(jiàn)后圖13-1, 13-2, 13-3o圖14加法硬件實(shí)現(xiàn)電路3.1.7有效值檢波電路方案：采用ad637芯片，經(jīng)過(guò)芯片內(nèi)部電路，可以在輸出端得到輸入信號(hào)的 有效值，輸入輸出z間的關(guān)系為：y()ut =。但是由于芯片比較貴，為 了解決本系統(tǒng)的要求換其他芯片調(diào)怕效果沒(méi)那么好，最后還是在朱雷老師的幫助 下在創(chuàng)新實(shí)驗(yàn)室

23、借了一塊ad637,在最后調(diào)試時(shí)輸出還是會(huì)有衰減，我們還是 通過(guò)軟件引入了補(bǔ)償誤差，使得系統(tǒng)在最后顯示時(shí)能滿足±5%的誤差。有效值檢 波電路如圖15所示電路很簡(jiǎn)單，只有兒個(gè)原件，也很好理解。ad6374.7k3.1.8 adc0809實(shí)現(xiàn)模數(shù)轉(zhuǎn)換adc0809是美國(guó)國(guó)家半導(dǎo)體公司生產(chǎn)的cmos工藝8通道，8位逐次逼 近式的ad轉(zhuǎn)換器。其內(nèi)部有一個(gè)8通道多路開(kāi)關(guān)，它可以根據(jù)地址碼鎖存 譯碼后的信號(hào)，只選通8路模擬輸入信號(hào)中的一個(gè)進(jìn)行a/d轉(zhuǎn)換。是目前 國(guó)內(nèi)應(yīng)用最廣泛的8位通用a/d芯片。1. 主要特性1）8路輸入通道，8位a/d轉(zhuǎn)換器，即分辨率為8位。2）具有轉(zhuǎn)換起?？刂贫恕?）轉(zhuǎn)換時(shí)

24、間為100 u s （時(shí)鐘為640khz時(shí)），130 u s （時(shí)鐘為500khz時(shí)）4）單個(gè)+5v屯源供電5）模擬輸入電壓范i韋i 0+5v,不需零點(diǎn)和滿刻度校準(zhǔn)。6）工作溫度范圍為-40+85攝氏度7）低功耗，約15mwo2. 內(nèi)部結(jié)構(gòu)adc0809是cmos單片型逐次逼近式a/d轉(zhuǎn)換器，內(nèi)部結(jié)構(gòu)如圖13. 22 所示，它由8路模擬開(kāi)關(guān)、地址鎖存與譯碼器、比較器、8位開(kāi)關(guān)樹(shù)型a/d 轉(zhuǎn)換器、逐次逼近寄存器、邏輯控制和定時(shí)電路組成。r«t relstart clkoe圖15 adc0809內(nèi)部結(jié)構(gòu)圖屮多路開(kāi)關(guān)可選通8個(gè)模擬通道，允許8路模擬量分時(shí)輸入，共用一個(gè)a /d轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換

25、，這是一種經(jīng)濟(jì)的多路數(shù)據(jù)采集方法。地址鎖存與譯碼電路 完成對(duì)a、b、c 3個(gè)地址位進(jìn)行鎖存和譯碼，其譯碼輸出用于通道選擇，其轉(zhuǎn) 換結(jié)果通過(guò)三態(tài)輸出鎖存器存放、輸出，因此可以直接與系統(tǒng)數(shù)據(jù)總線相連，圖 16為通道選擇表。cba被選揮的通道0 0 00 0 1鞏0 1 0in.0 1 11 0 01 0 11 1 0鞏1 1 1in-a圖16通道選擇表3. 外部特性（引腳功能）adc0809芯片為28引腳為雙列直插式封裝，其引腳排列見(jiàn)圖17。對(duì)adc0809主要信號(hào)引腳的功能說(shuō)明如下：tn?in。模擬量輸入通道ale地址鎖存允許信號(hào)。對(duì)應(yīng)ale上跳沿，a、b、c地址狀態(tài)送入地址鎖存 器中。star

26、t轉(zhuǎn)換啟動(dòng)信號(hào)。start ±升沿時(shí)，復(fù)位adc0809； start下降沿時(shí)啟動(dòng) 芯片，開(kāi)始進(jìn)行a/d轉(zhuǎn)換；在a/d轉(zhuǎn)換期間，start應(yīng)保持低電平。本信號(hào)有 時(shí)簡(jiǎn)寫(xiě)為st.a、b、c地址線。通道端口選擇線，a為低地址，c為高地址，引腳圖中為 adda, addb和addc。其地址狀態(tài)與通道對(duì)應(yīng)關(guān)系見(jiàn)表9-1。clk時(shí)鐘信號(hào)。adc0809的內(nèi)部沒(méi)有時(shí)鐘電路，所需時(shí)鐘信號(hào)由外界提供，因此有時(shí)鐘信號(hào)引腳。通常使用頻率為500khz的時(shí)釗信號(hào)eoc轉(zhuǎn)換結(jié)束信號(hào)。eoc=o,正在進(jìn)行轉(zhuǎn)換；eoc=1,轉(zhuǎn)換結(jié)束。使用屮該狀態(tài) 信號(hào)即可作為查詢的狀態(tài)標(biāo)志，乂可作為中斷請(qǐng)求信號(hào)使用。d?d()

27、數(shù)據(jù)輸出線。為三態(tài)緩沖輸出形式,可以和單片機(jī)的數(shù)據(jù)線直接相連。 do為最低位，d7為最咼0e輸出允許信號(hào)。用于控制三態(tài)輸岀鎖存器向單片機(jī)輸岀轉(zhuǎn)換得到的數(shù)據(jù)。0e二0,輸出數(shù)據(jù)線呈高阻；0e二1,輸出轉(zhuǎn)換得到的數(shù)據(jù)。vcc+5v電源。vref參考屯源參考電壓用來(lái)與輸入的模擬信號(hào)進(jìn)行比較，作為逐次逼近的基 準(zhǔn)。其典型值為+5v(vref(.)=+5v, vref(.)=-5v).gnd：地。工叫 工叫 工 工叫 starthoc % oe clock v j總 gmddx3l今xtxc工叫 工唇 in auda at>de ad dc ale 6% jd2圖17 adc0809管腳圖adc0

28、809工作過(guò)程下面我們主要介紹實(shí)現(xiàn)前兩個(gè)步驟的方法。步驟一：控制adc進(jìn)行正確采樣，讀取正確的采樣值。前面我們已經(jīng)提到了芯片的datasheet對(duì)于硬件設(shè)計(jì)以及軟件編程的重要 性。同樣，要使得adc0809正常工作，我們依然首先需要仔細(xì)的閱讀其使用手冊(cè)。仔細(xì)閱讀手冊(cè)后，我們發(fā)現(xiàn)了在手冊(cè)的第7頁(yè)給出了一個(gè)時(shí)序圖(timingdiagrams),如圖18所示timing diagramscswk"actual internal status of the convertertkitr'"not busy” 2“busydata is valid in f output

29、latches(last data read)y 1 to 8 x (“clk -e internal tc (last data not read)-a、i twtr*七 asserted<vii* 1/2 *clkfigure 10a. start conversiontntrresettntrrd7z/nltdthreestate (hlzf "'data outputsseedata< validdata>figure 10b. output enable and reset thtr圖18： adc0809手冊(cè)給出的adc轉(zhuǎn)換時(shí)序圖圖18給出的其實(shí)

30、就是使adc0809正確工作的軟件編程模型。由圖可見(jiàn)，實(shí) 現(xiàn)一次adc轉(zhuǎn)換主要包含下而三個(gè)步驟：1 啟動(dòng)轉(zhuǎn)換：由圖18中的上部“ figure 10a”可知，在/cs信號(hào)為低電平 的情況下，將/wr引腳先由高電平變成低電平，經(jīng)過(guò)至少切呻延時(shí)后，再將/wr 引腳拉成高電平，即啟動(dòng)了一次ad轉(zhuǎn)換。注：手冊(cè)中給出了更正常啟動(dòng)ad轉(zhuǎn)換/wr的低電平保持時(shí)間切和的最小值為100ns,(見(jiàn)手冊(cè)第 4 頁(yè)的 electrical specification,如圖 19 紅所示)即/wr拉低后延時(shí)大于100ns即可以，具體做法可通過(guò)插入n0p指令或者調(diào)用delay ()延時(shí)函數(shù)實(shí)現(xiàn)，不用太精確，只要估計(jì)插入的

31、延時(shí)大于100ns即可。2.延時(shí)等待轉(zhuǎn)換結(jié)束：依然由圖17中的上部“figure 10a”可知，由拉低 /wr信號(hào)啟動(dòng)ad采樣后，經(jīng)過(guò)1到8個(gè)tclk+internaltc延時(shí)后，ad轉(zhuǎn)換結(jié)束， 因此，啟動(dòng)轉(zhuǎn)換后必須加入一個(gè)延時(shí)以等待ad采樣結(jié)束。注：手冊(cè)屮給出了內(nèi)部轉(zhuǎn)換時(shí)間"internal tc"的時(shí)間范圍為6273個(gè)始 終周期(見(jiàn)手冊(cè)第4頁(yè)的electrical specification,如圖19蘭圈所示)，因此 延時(shí)等待時(shí)間應(yīng)該至少為8+73二81個(gè)時(shí)鐘周期。本試驗(yàn)時(shí)鐘頻率約為 fclk二1/1. 1r%g尸606khz,其中r%約為150k, 5約為150pf,

32、因此時(shí)鐘周期約為 tclk=l/fclk=l. 65uso所以該步驟至少應(yīng)延時(shí)81*tclk二133. 65us.具體做法可 通過(guò)插入n0p指令或者調(diào)用delay ()延時(shí)函數(shù)實(shí)現(xiàn)，不用太精確，只要估計(jì)插入 的延時(shí)大于133. 65us即可。3讀取轉(zhuǎn)換結(jié)果：曲圖18的下部“figure 10b”可知，采樣轉(zhuǎn)換完畢后， 再/cs信號(hào)為低的前提下，將/rd腳由高電平拉成低電平后，經(jīng)過(guò)七峨的延時(shí)即 可從db腳讀出有效的釆樣結(jié)果。注:手冊(cè)中給出t tacc的典型值和最大值分別為135ns和200ns (見(jiàn)手冊(cè)第 4頁(yè)的electrical specification,如圖19綠圈所示)，因此將/rd引

33、腳拉低后, 等待人于200ns后即可從db讀出有效的轉(zhuǎn)換結(jié)果。具體做法可通過(guò)插入n0p指 令或考調(diào)用delay ()延時(shí)函數(shù)實(shí)現(xiàn)，不用太精確，只要估計(jì)插入的延時(shí)大于200ns 即可。electrical specifications (notes 1, 7) (continued)parameter|test conditionsmintypimaxunitsconverter specifications v* 5v.s5°c to 125°c and fclk 640khz, unless otherwise specftedtotal unocutted error

34、adc0802vref/2 2 500v±1lsbadc0803vpgp/2 adjured for correct fui scale reading±1ls8vref/2 input resistanceinput resistance at pn 91.01.3-kqanalog input voltage range(note 2)gnd4j.05(v” 0.05dc common-mode rejectionover analog input votage range±1/8lsbpower supply sensrtivrtyv* « 5v

35、±10% over adored input voltage rangelsbac timing specifications v* 5v. and " 25°c, un：ess otherwise specifiedctock frequency, (xkv* 6v (note 3)1006401280khzv*-5v100640800khzclock periods per conversion6273cocks/convcorr/ersjon rate in free-runnig mode. crttjtfrned to wr with cs = 0 fc

36、lk = 640khz-8888conv/st width of vvr input (start pulsecs = 0v (note 5)100-nsaccess time (delay from falling edge of to cxxp<4 data valid)cu loopf (use bus dnver ic for larger c.)135200nsthree-state control (de<ay from r«ing edge of rd to hl-z state). *1h* <0hcl- 10pf. rl- 10k(see thre

37、e-state tett circutts)125250nsde ay from fang edge of wr to reset of 1rtr. g. (ri300450ns圖19： adc0809手冊(cè)給出的電器特性表步驟二：對(duì)采樣值進(jìn)行運(yùn)算變換，換算出實(shí)際的輸入電壓值。對(duì)于任何一個(gè)a/d采樣器而言，其轉(zhuǎn)換公式如下:皿（型沁）wdmax其中：vout :輸入adc的模擬電壓值。dsample : adc轉(zhuǎn)換后的二進(jìn)制值。木試驗(yàn)的adc0804為八位。dmax： adc能夠表示的刻度總數(shù)。adc0809為八位adc,因此d max = 28 = 256vref： adc參考電壓值，本試驗(yàn)ad

38、c0809的幼被設(shè)置為5v因此，對(duì)于本試驗(yàn)，轉(zhuǎn)換公式為：adc0809 是屬于連續(xù)漸進(jìn)式（successive approximation method）的 a/d 轉(zhuǎn)換器，這類型的a/d轉(zhuǎn)換器除了轉(zhuǎn)換速度快（幾十至幾百us）、分辨率高外, 還有價(jià)錢便宜的優(yōu)點(diǎn)，普遍被應(yīng)用于微電腦的接口設(shè)計(jì)上。以輸出8位的adc0809動(dòng)作來(lái)說(shuō)明“連續(xù)漸進(jìn)式a/d轉(zhuǎn)換器”的轉(zhuǎn)換原理， 動(dòng)作步驟如下表示（原則上先從左側(cè)最高位尋找起）。第一次尋找結(jié)果:10000000（若假設(shè)值w輸入值，則尋找位=假設(shè)位=1）第二次尋找結(jié)果:11000000（若假設(shè)值w輸入值，則尋找位=假設(shè)位=1）第三次尋找結(jié)果:11000000（

39、若假設(shè)值輸入值，則尋找位=該假設(shè)位=0）第四次尋找結(jié)果:11010000（若假設(shè)值w輸入值，則尋找位=假設(shè)位=1）第五次尋找結(jié)果:11010000（若假設(shè)值輸入值，則尋找位=該假設(shè)位=0）第六次尋找結(jié)果:11010100（若假設(shè)值w輸入值，則尋找位=假設(shè)位=1）第七次尋找結(jié)果:11010110（若假設(shè)值w輸入值，則尋找位=假設(shè)位=1）第八次尋找結(jié)果:11010110（若假設(shè)值輸入值，則尋找位=該假設(shè)位=0）這樣使用二分法的尋找方式，8位的a/d轉(zhuǎn)換器只要8次尋找，12位的a/d 轉(zhuǎn)換器只要12次尋找，就能完成轉(zhuǎn)換的動(dòng)作，其中的輸入值代表圖1的模擬輸 入電壓vin。4: a/d轉(zhuǎn)換器的主要技術(shù)指

40、標(biāo)(1) 、分辨率adc的分辨率是指使輸出數(shù)字量變化一個(gè)相鄰數(shù)碼所需輸入模擬電壓的變化 量。常用二進(jìn)制的位數(shù)表示。例如12位adc的分辨率就是12位，或考說(shuō)分辨率 為滿刻度f(wàn)s的1/2.2o 一個(gè)10v滿刻度的12位adc能分辨輸入電壓變化最小值是 10vx1/2=2. 4mv。(2) 量化誤差adc把模擬量變?yōu)閿?shù)字量，用數(shù)字量近似表示模擬量，這個(gè)過(guò)程稱為量化。 量化誤差是adc的有限位數(shù)對(duì)模擬量進(jìn)行量化而引起的誤差。實(shí)際上，要準(zhǔn)確表 示模擬量，adc的位數(shù)需很大甚至無(wú)窮大。一個(gè)分辨率有限的adc的階梯狀轉(zhuǎn)換 特性曲線與具有無(wú)限分辨率的adc轉(zhuǎn)換特性曲線(直線)之間的最人偏差即是量 化誤差。(

41、3) 偏移誤差偏移誤差是指輸入信號(hào)為零時(shí)，輸出信號(hào)不為零的值，所以有時(shí)又稱為零值誤差。假定adc沒(méi)有非線性誤差，則其轉(zhuǎn)換特性曲線各階梯中點(diǎn)的連線必定是直 線，這條直線與橫軸相交點(diǎn)所對(duì)應(yīng)的輸入電壓值就是偏移誤差。(4) 滿刻度誤差滿刻度誤差乂稱為增益誤差。adc的滿刻度誤差是指滿刻度輸出數(shù)碼所對(duì)應(yīng) 的實(shí)際輸入電壓與理想輸入電壓z差。(5) 線性度線性度有時(shí)又稱為非線性度，它是指轉(zhuǎn)換器實(shí)際的轉(zhuǎn)換特性與理想直線的最 大偏差。(6) 絕對(duì)精度在一個(gè)轉(zhuǎn)換器屮，任何數(shù)碼所對(duì)應(yīng)的實(shí)際模擬量輸入與理論模擬輸入z差的 最大值，稱為絕對(duì)精度。對(duì)于adc而言，可以在每一個(gè)階梯的水平小點(diǎn)進(jìn)行測(cè)量, 它包括了所有的誤差

42、。(7) 轉(zhuǎn)換速率adc的轉(zhuǎn)換速率是能夠重復(fù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的速度，即侮秒轉(zhuǎn)換的次數(shù)。而完 成一次a/d轉(zhuǎn)換所需的時(shí)間(包扌舌穩(wěn)定時(shí)間)，則是轉(zhuǎn)換速率的倒數(shù)。5：在本系統(tǒng)中的應(yīng)用以上對(duì)adc0809的介紹大家肯定已經(jīng)有所了解，現(xiàn)在介紹一下它在木系統(tǒng) 中的應(yīng)用。由于采樣到的是電壓信號(hào)，而單片機(jī)通信不能識(shí)別這些模擬信號(hào)必須是數(shù) 字信號(hào)才能識(shí)別，所以才要用adc0809轉(zhuǎn)換成數(shù)字信號(hào)傳送給單片機(jī)進(jìn)行處理。 我們?cè)谑褂脮r(shí)只對(duì)有效值檢波器的輸出信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換因此我們只用到1路 模擬采集在本系統(tǒng)硬件電路中我們采用的是in3通道選通，在選擇通道時(shí)abc直 接賦值110而沒(méi)有讓單片機(jī)對(duì)它進(jìn)行控制。采樣到的信號(hào)送

43、至單片機(jī)的p1。單 片機(jī)內(nèi)部接受到數(shù)字信號(hào)后是直接轉(zhuǎn)換成十進(jìn)制代碼的也就是:0255(0000000011 111 111),最后只要把采樣到的數(shù)字信號(hào)通過(guò)編程由單片 機(jī)自己處理在數(shù)碼管上顯示。3.1.9單片機(jī)的選擇& 543210 bbdnndn q lllallse .aaaaaaap aaaaaaaa 7/ff / o12345gtv/wtg54321o c/es c00000000ale22222222 vpfffffffhafffffffffnnnnnnnnnnnnnnnnnnnnos8tg54321os8tg5432143333333333222222222o12345gt

44、8so12345bte311111111112匸o12345&tto123 斗5呂丁21rls匸匸1t 11111111r33333333aa& pppppppp fppfppfptt-i-i圖20： at89c52管腳圖at89c52是51系列單片機(jī)的一個(gè)型號(hào)，它是atmel公司生產(chǎn)的。at89c52是一個(gè)低電壓，高性能cmos 8位單片機(jī)，片內(nèi)含8k bytes 的可反復(fù)擦寫(xiě)的flash只讀程序存儲(chǔ)器和256 bytes的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器 (ram),器件采用atmel公司的高密度、非易失性存儲(chǔ)技術(shù)生產(chǎn)，兼容 標(biāo)準(zhǔn)mcs-51指令系統(tǒng)，片內(nèi)置通用8位中央處理器和flash

45、存儲(chǔ)單元， 功能強(qiáng)大的at89c52單片機(jī)可為您提供許多較復(fù)雜系統(tǒng)控制應(yīng)用場(chǎng)合。at89c52有40個(gè)引腳，32個(gè)外部雙向輸入/輸出(i/o)端口，同 時(shí)內(nèi)含2個(gè)外中斷口，3個(gè)16位可編程定時(shí)計(jì)數(shù)器,2個(gè)全雙工串行通信口， 2個(gè)讀寫(xiě)口線，at89c52可以按照常規(guī)方法進(jìn)行編程，但不可以在線編程(s 系列的才支持在線編程)。其將通用的微處理器和flash存儲(chǔ)器結(jié)合在一起, 特別是可反復(fù)擦寫(xiě)的flash存儲(chǔ)器可有效地降低開(kāi)發(fā)成本。兼容mcs51指令系統(tǒng)8k可反復(fù)擦寫(xiě)(>1000次)flash rom 32 個(gè)雙向 i/o 口 256x8bit 內(nèi)部 ram3個(gè)16位可編程定時(shí)/計(jì)數(shù)器屮斷時(shí)鐘

46、頻率0-24mhz2個(gè)串行中斷可編程uart串行通道2個(gè)外部中斷源共6個(gè)中斷源2個(gè)讀寫(xiě)屮斷口線3級(jí)加密位低功耗空閑和掉電模式軟件設(shè)置睡眠和喚醒功能18引腳，屬于p1 口，與c51不同的是，其p10與p1.1可以作為定時(shí)/計(jì) 數(shù)器的外部輸入，作為定時(shí)計(jì)數(shù)器用，p1 口是內(nèi)置上拉電阻的io 口，可以輸入 輸岀電流，單引腳20ma,如果是給外部芯片賦值，可直接接入，如果耍驅(qū)動(dòng)外 部電路，比如，發(fā)光二極管，需要再接上限流電阻電阻。因?yàn)閱纹瑱C(jī)的輸出電流 畢竟都非常小，如果要有更人的電流，如驅(qū)動(dòng)蜂鳴器，繼電器，則接三極管作為 反和且放大大電流的作用。與之和對(duì)應(yīng)的，po 口并不具有內(nèi)置上拉電阻，所以 必須加

47、上10k的排阻，否則置一的時(shí)候輸出為高阻態(tài)，加上10k或者4.7k都可 以，置一的時(shí)候便可以為一了，這就是io 口的普通應(yīng)用。a89c52p為40腳雙列直插封裝的8位通用微處理器，采用工業(yè)標(biāo)準(zhǔn) 的c51內(nèi)核，在內(nèi)部功能及管腳排布上與通用的8xc52相同，其主要用于 會(huì)聚調(diào)整時(shí)的功能控制。功能包括對(duì)會(huì)聚主ic內(nèi)部寄存器、數(shù)據(jù)ram及 外部接口等功能部件的初始化，會(huì)聚調(diào)整控制，會(huì)聚測(cè)試圖控制，紅外遙 控信號(hào)ir的接收解碼及與主板cpu通信等。主要管腳有：xtal1 （19腳） 和xtal2 （18腳）為振蕩器輸入輸出端口，外接12mhz晶振。rst/vpd （9腳）為復(fù)位輸入端口，外接屯阻電容組成

48、的復(fù)位電路。vcc （40腳） 和vss （20腳）為供電端口，分別接+5v電源的正負(fù)端。p0p3為可編 程通用i/o腳，其功能用途由軟件定義，在木設(shè)計(jì)中，p0端口 （32-39腳） 被定義為n1功能控制端口，分別與n1的相應(yīng)功能管腳相連接，13腳定 義為ir輸入端，10腳和11腳定義為i2c總線控制端口，分別連接n1的 sdas （18腳）和scls （19腳）端口，12腳、27腳及28腳定義為握 手信號(hào)功能端口，連接主板cpu的相應(yīng)功能端，用于當(dāng)前制式的檢測(cè)及會(huì) 聚調(diào)整狀態(tài)進(jìn)入的控制功能。p0 口p0 口是一組8位漏極開(kāi)路型雙向i/o 口，也即地址/數(shù)據(jù)總線復(fù)用 口。作為輸出口用時(shí)，每位能

49、吸收電流的方式驅(qū)動(dòng)8個(gè)ttl邏輯門電路，對(duì)端口 p0寫(xiě)“1”時(shí)，可作為高阻抗輸 入端用。在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低8 位）和數(shù)據(jù)總線復(fù)用，在訪問(wèn)期間激活內(nèi)部上拉電阻。在flash編程時(shí)，p0 口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令 字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。p1 口p1是一個(gè)帶內(nèi)部上拉電阻的8位雙向i/o 口， p1的輸出緩沖級(jí)可 驅(qū)動(dòng)（吸收或輸出電流）4個(gè)ttl邏輯門電路。對(duì)端口寫(xiě)“1”，通過(guò)內(nèi)部的上拉電阻把端口拉到高電平， 此時(shí)可作輸入口。作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流（iil）o與at89c51不同之

50、處是，p1.0和p1.1還可分別作為定時(shí)/計(jì)數(shù) 器2的外部計(jì)數(shù)輸入（p1.0/t2）和輸入（p1.1/t2ex）,參見(jiàn)表1oflash編程和程序校驗(yàn)期間，p1接收低8位地址。表.p1.0和p1.1的第二功能p2 口p2是一個(gè)帶有內(nèi)部上拉電阻的8位雙|nj i/o 口，p2的輸出緩沖級(jí)可 驅(qū)動(dòng)（吸收或輸出電流）4個(gè)ttl邏輯門電路。對(duì)端口 p2寫(xiě)“1”，通過(guò)內(nèi)部的上拉電阻把端口拉到高電平， 此時(shí)可作輸入口，作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被 外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流（iil）o在訪問(wèn)外部程序存儲(chǔ)器或16位地址的外部數(shù)據(jù)存儲(chǔ)器（例如執(zhí)行 movxdptr指令）時(shí)，p2 口送出高8

51、位地址數(shù)據(jù)。在訪問(wèn)8位地址 的外部數(shù)據(jù)存儲(chǔ)器（如執(zhí)行movxri指令）時(shí)，p2 口輸出p2鎖存器 的內(nèi)容。flash編程或校驗(yàn)時(shí)，p2亦接收高位地址和一些控制信號(hào)。p3 口p3 口是一組帶有內(nèi)部上拉電阻的8位雙向i/o 口。p3 口輸出緩沖級(jí) 可驅(qū)動(dòng)(吸收或輸出電流)4個(gè)ttl邏輯門電路。對(duì)p3 口寫(xiě)入“1”時(shí)，它們被內(nèi)部上拉電阻拉高并可作 為輸入端口。此時(shí)，被外部拉低的p3 口將用上拉電阻輸出電流(iil)。p3 口除了作為一般的i/o 口線外，更重要的用途是它的第二功能 p3 口還接收一些用于flash閃速存儲(chǔ)器編程和程序校驗(yàn)的控制 信號(hào)。(-)軟件設(shè)計(jì)圖21系統(tǒng)軟件流程木系統(tǒng)的軟件部分的

52、主要功能是：配合有效值檢波器、adc0809模數(shù)轉(zhuǎn)換屯 路和at89c51來(lái)完成對(duì)前面濾波器出來(lái)的模擬信號(hào)的大小的顯示，由于有效值檢 波器出來(lái)的信號(hào)只是有效值，最后到單片機(jī)的數(shù)字信號(hào)也是采集到的有效值，所 以述耍顯示被測(cè)波形的峰峰值還需耍通過(guò)單片機(jī)內(nèi)部進(jìn)行換算后再傳遞到數(shù)碼 管進(jìn)行顯示。木系統(tǒng)的軟件不是特別復(fù)雜，詳細(xì)程序見(jiàn)附錄，整個(gè)軟件要完成的只是一個(gè) 顯示濾波出來(lái)波形大小的功能，!1!理論與測(cè)試4. 1測(cè)試方法先進(jìn)行各個(gè)模塊測(cè)試，在每個(gè)模塊都能完成各口的指標(biāo)時(shí)然后再把整個(gè)系統(tǒng) 連接起來(lái)，接通電源，調(diào)節(jié)電路，直到達(dá)到指標(biāo)耍求，這樣提高了測(cè)試效率。4. 2測(cè)試結(jié)果（1）方波振蕩電路，采用6mik

53、晶振等組成，為后級(jí)電路提供方波信號(hào)。其 仿真與測(cè)試結(jié)果如下：圖22方波仿真（左）測(cè)試（右）從圖22可知，振蕩電路的測(cè)試結(jié)果與仿真結(jié)果比較符合。（2）10 khz、30 khz、50 khz 諧波幅值測(cè)試為了更加熟悉電路特性，對(duì)電路輸出波形的幅值進(jìn)行簡(jiǎn)單測(cè)試，測(cè)試結(jié)果見(jiàn)下表:表110 khz、30 khz、50 khz幅值測(cè)試與誤差o （ khz）理論值(v)測(cè)試值(v)顯示值(v)誤差(%)1066. 046. 031. 63022. 042. 020. 98501.21.421. 380.98從表1屮的數(shù)據(jù)可以看岀，測(cè)得的各正弦信號(hào)的幅值，其顯示值與測(cè)試值的 誤差不人于±5%。由于

54、在最后的調(diào)試時(shí)濾波出來(lái)的50k的信號(hào)波形不是很好， 存在毛刺和失真所以最后沒(méi)有加入顯示的行列，也沒(méi)有對(duì)5次諧波進(jìn)行合成。(3) 濾波電路輸出波形測(cè)試，以10 khz為例，波形如下：為了更加了解濾波電路的性能，和測(cè)試電路參數(shù)的合理性，以10 khz圖2310 khz濾波一仿真(左)測(cè)試(右)從圖23屮可以看出，10 khz方波信號(hào)經(jīng)過(guò)濾波電路，轉(zhuǎn)換后的正弦信 號(hào)與仿真結(jié)果比較符合，說(shuō)明濾波電路的參數(shù)設(shè)置比較合理。(4) 加法屯路輸岀波形測(cè)試：為了更加了解電路，并測(cè)試電路參數(shù)的合理性，做了 10 khz、30 khz的合 成波；10 khz、30 khz、50 khz 的合成波；10 khz、30

55、 khz、50 khz 合成三角 波的理論與測(cè)試的比較：10 khz、30 khz合成方波圖13-110 khz、30 khz合成波一仿真（左）測(cè)試（右）從圖13-1可以看出10 khz、30 khz兩個(gè)正弦信號(hào)合成的方波與仿真結(jié)果相 似；但是遺憾的是由于最后做到5次諧波時(shí)波形岀現(xiàn)了毛刺和失真，我努力克服 但是越做到最后曲于是模擬電路就出現(xiàn)了振蕩。從圖13-1、13-2. 13-3三幅圖中，可以看出10 khz、30 khz兩個(gè)正弦信號(hào) 合成的方波與仿真結(jié)果相似；10 khz、30 khz、50 khz三個(gè)正弦信號(hào)合成的方 波與仿真結(jié)果相似；10 kllz、30 khz、50 khz三個(gè)正弦信號(hào)合成的三角波與仿 真結(jié)果相似。結(jié)束語(yǔ)經(jīng)過(guò)2個(gè)多月的奮斗，組成的系統(tǒng)能夠得到滿足要求的10 khz、30 khz的 正弦信號(hào)，并具有確定的相位，滿足6v和2v的幅值要求；實(shí)現(xiàn)把10 khz和30 khz合成為一近似方波，并滿足幅值為5v；并且把50khz的方波分頻出來(lái)再通過(guò) 濾波器變換成了正弦波，實(shí)現(xiàn)對(duì)各個(gè)正弦信號(hào)的幅度進(jìn)行測(cè)量，并把誤差控制在 ±5%.本設(shè)計(jì)以多功能、低功耗、操作方便、結(jié)構(gòu)簡(jiǎn)單、易于調(diào)試為主要設(shè)計(jì)原則。 在系統(tǒng)設(shè)計(jì)過(guò)程屮，力求駛件屯路簡(jiǎn)單，充分發(fā)揮軟件編程方便靈活的特點(diǎn)，并 最大限度挖掘單