EDA電子時(shí)鐘系統(tǒng)設(shè)計(jì)

1、EDA電子時(shí)鐘系統(tǒng)設(shè)計(jì)（劉其石）摘要: 介紹EDA 技術(shù)的特點(diǎn)以及設(shè)計(jì)流程,強(qiáng)調(diào)EDA 仿真技術(shù)在現(xiàn)代電子系統(tǒng)的重要地位及作用。以MAX+PLUS II為平臺(tái),采用自頂向下分層次、模塊化的設(shè)計(jì)方法，設(shè)計(jì)了一個(gè)可以設(shè)置初始時(shí)間和清零的電子時(shí)鐘控制電路，從中可體現(xiàn)出數(shù)字系統(tǒng)的硬件設(shè)計(jì)向軟件化方向發(fā)展的新思路。關(guān)鍵詞: EDA 技術(shù); 設(shè)計(jì); AHDL語(yǔ)言Abstract: This article introduces the characteristics of the EDA technique , its design flow, and emphasizes the important s

2、tatus and actions of EDA simulation technology in the modern Electronic System. In this article ,I adopt the top -down hierarchical, modular design methods to develop a set the time and reset the time by taking MAX+PLUS II development system, through which embodies a new thought of development from

3、digital system S hardware design to software design.Key words: EDA technique; design; AHDL language引言隨著電子設(shè)計(jì)自動(dòng)化(EDA)的發(fā)展，電子系統(tǒng)的設(shè)計(jì)技術(shù)和設(shè)計(jì)工具發(fā)生了深刻的變化。利用硬件描述語(yǔ)言對(duì)數(shù)字系統(tǒng)的硬件電路進(jìn)行描述是EDA 的關(guān)鍵技術(shù)之一。AHDL語(yǔ)言是目前主流的硬件描述語(yǔ)言之一, 它具有很強(qiáng)的電路描述和建模能力，且有與具體硬件電路無(wú)關(guān)和與設(shè)計(jì)平臺(tái)無(wú)關(guān)的特性，在語(yǔ)言易讀性和層次化結(jié)構(gòu)設(shè)計(jì)方面表現(xiàn)出強(qiáng)大的生命力和應(yīng)用潛力。1 EDA 技術(shù)EDA(電子線路設(shè)計(jì)座自動(dòng)化)是以計(jì)算機(jī)為工作

4、平臺(tái)、以硬件描述語(yǔ)言(AHDL)為設(shè)計(jì)語(yǔ)言、以可編程器件(CPLD/FPGA)為實(shí)驗(yàn)載體、以ASIC/SOC 芯片為目標(biāo)器件、進(jìn)行必要的元件建模和系統(tǒng)仿真的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程。EDA源于計(jì)算機(jī)輔助設(shè)計(jì)，計(jì)算機(jī)輔助制造、計(jì)算機(jī)輔助測(cè)試和計(jì)算機(jī)輔助工程。利用EDA 工具,電子設(shè)計(jì)師從概念、算法、協(xié)議開始設(shè)計(jì)電子系統(tǒng)，從電路設(shè)計(jì)，性能分析直到PCB 版圖生成的全過(guò)程均可在計(jì)算機(jī)上自動(dòng)完成。EDA 代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向，其基本特征是設(shè)計(jì)人員以計(jì)算機(jī)為工具，按照自頂向下的設(shè)計(jì)方法，對(duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分, 由硬件描述語(yǔ)言完成系統(tǒng)行為級(jí)設(shè)計(jì)，利用先進(jìn)的開發(fā)工具自動(dòng)完成邏輯編譯

5、、化簡(jiǎn)、分割、綜合、優(yōu)化、布局布線、仿真及特定目標(biāo)芯片的適配編譯和編程下載，這被稱為數(shù)字邏輯電路的高層次設(shè)計(jì)方法。2 EDA 技術(shù)的主要特征作為現(xiàn)代電子系統(tǒng)設(shè)計(jì)的主導(dǎo)技術(shù)，EDA 具有幾個(gè)明顯特征:1. 用軟件設(shè)計(jì)的方法來(lái)設(shè)計(jì)硬件硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動(dòng)完成的, 設(shè)計(jì)輸入可以是原理圖或AHDL 語(yǔ)言,通過(guò)軟件設(shè)計(jì)方式的測(cè)試,實(shí)現(xiàn)對(duì)特定功能硬件電路的設(shè)計(jì)，而硬件設(shè)計(jì)的修改工作也如同修改軟件程序一樣快捷方便, 設(shè)計(jì)的整個(gè)過(guò)程幾乎不涉及任何硬件,可操作性、產(chǎn)品互換性強(qiáng)。2.基于芯片的設(shè)計(jì)方法EDA 設(shè)計(jì)方法又稱為基于芯片的設(shè)計(jì)方法，集成化程度更高，可實(shí)現(xiàn)片上系統(tǒng)集成,進(jìn)行更加復(fù)雜的電路芯

6、片化設(shè)計(jì)和專用集成電路設(shè)計(jì),使產(chǎn)品體積小、功耗低、可靠性高；可在系統(tǒng)編程或現(xiàn)場(chǎng)編程,使器件編程、重構(gòu)、修改簡(jiǎn)單便利，可實(shí)現(xiàn)在線升級(jí);可進(jìn)行各種仿真，開發(fā)周期短，設(shè)計(jì)成本低，設(shè)計(jì)靈活性高。3.自動(dòng)化程度高EDA 技術(shù)根據(jù)設(shè)計(jì)輸入文件, 將電子產(chǎn)品從電路功能仿真、性能分析、優(yōu)化設(shè)計(jì)到結(jié)果測(cè)試的全過(guò)程在計(jì)算機(jī)上自動(dòng)處理完成，自動(dòng)生成目標(biāo)系統(tǒng)，使設(shè)計(jì)人員不必學(xué)習(xí)許多深入的專業(yè)知識(shí)，也可免除許多推導(dǎo)運(yùn)算即可獲得優(yōu)化的設(shè)計(jì)成果，設(shè)計(jì)自動(dòng)化程度高,減輕了設(shè)計(jì)人員的工作量，開發(fā)效率高。4.自動(dòng)進(jìn)行產(chǎn)品直面設(shè)計(jì)EDA 技術(shù)根據(jù)設(shè)計(jì)輸入文件(HDL 或電路原理圖)，自動(dòng)地進(jìn)行邏輯編譯、化簡(jiǎn)、綜合、仿真、優(yōu)化、布局

7、、布線、適配以及下載編程以生成目標(biāo)系統(tǒng),即將電子產(chǎn)品從電路功能仿真、性能分析、優(yōu)化設(shè)計(jì)到結(jié)果測(cè)試的全過(guò)程在計(jì)算機(jī)上自動(dòng)處理完成。3 EDA 技術(shù)的設(shè)計(jì)流程EDA 技術(shù)是將傳統(tǒng)的“電路設(shè)計(jì)硬件搭試調(diào)試焊接”模式變?yōu)椤肮δ茉O(shè)計(jì)軟件模擬編程下載”方式，設(shè)計(jì)人員只需一臺(tái)微機(jī)和相應(yīng)的開發(fā)工具即可研制出各種功能電路。EDA 技術(shù)將電子產(chǎn)品設(shè)計(jì)從軟件編譯、邏輯化簡(jiǎn)、邏輯綜合、仿真優(yōu)化、布局布線、邏輯適配、邏輯影射、編程下載、生成目標(biāo)系統(tǒng)的全過(guò)程在計(jì)算機(jī)及其開發(fā)平臺(tái)上自動(dòng)處理完成。具體流程如下所示:設(shè)計(jì)目標(biāo) 輸入 邏輯編譯 綜合 器件適配 功能仿真 編程下載目標(biāo)系統(tǒng)4 電子系統(tǒng)設(shè)計(jì)與仿真下面以Alter 公司

8、的可編程器件的開發(fā)工具M(jìn)AX+PLUS II為平臺(tái),采用層次化設(shè)計(jì)方法,設(shè)計(jì)一個(gè)帶設(shè)置初始時(shí)間和清零的時(shí)鐘控制電路,走時(shí)顯示原理圖見圖1，校時(shí)清零原理圖見圖2。實(shí)驗(yàn)板上晶振發(fā)出的信號(hào)1MHz105分頻10分頻秒個(gè)位計(jì)數(shù)器秒十位計(jì)數(shù)器分個(gè)位計(jì)數(shù)器分十位計(jì)數(shù)器時(shí)個(gè)位計(jì)數(shù)器進(jìn)位時(shí)鐘進(jìn)位進(jìn)位進(jìn)位進(jìn)位五進(jìn)制計(jì)數(shù)器3線8線譯碼時(shí)鐘進(jìn)位地址時(shí)鐘進(jìn)位秒個(gè)位譯碼顯示秒十位譯碼顯示分十位譯碼顯示分個(gè)位譯碼顯示時(shí)個(gè)位譯碼顯示循環(huán)選通圖1.走時(shí)顯示原理圖實(shí)驗(yàn)板上晶振發(fā)出的信號(hào)1MHz106分頻秒個(gè)位計(jì)數(shù)器秒十位計(jì)數(shù)器分個(gè)位計(jì)數(shù)器分十位計(jì)數(shù)器時(shí)個(gè)位計(jì)數(shù)器進(jìn)位時(shí)鐘進(jìn)位進(jìn)位進(jìn)位進(jìn)位分校時(shí)電路選通時(shí)校時(shí)電路選通清零電路同步電

9、路清零電路各位計(jì)數(shù)器時(shí)鐘時(shí)鐘時(shí)鐘清零時(shí)鐘圖2.校時(shí)清零原理圖4.1各功能模塊的設(shè)計(jì)（1）分頻電路的設(shè)計(jì)74162是模十的計(jì)數(shù)器，可對(duì)信號(hào)進(jìn)行十分頻，信號(hào)從74162的時(shí)鐘端輸入，從74162的進(jìn)位端輸出的信號(hào)就是輸入信號(hào)的經(jīng)十分頻后的信號(hào)，因此N個(gè)74162按上述方式級(jí)聯(lián)即實(shí)現(xiàn)了對(duì)輸入信號(hào)的10N的分頻。由此制成一千分頻和一百分頻電路。因此1MHz的信號(hào)經(jīng)過(guò)1000000分頻得到1Hz的信號(hào)，1MHz的信號(hào)經(jīng)過(guò)100000分頻得到1Hz的信號(hào)，1MHz的信號(hào)經(jīng)過(guò)1000分頻得到100Hz的信號(hào)，因此分頻電路圖3所示。圖3 分頻電路原理圖分頻電路完成電路對(duì)高頻信號(hào)的分頻，應(yīng)作為一個(gè)功能化模塊進(jìn)行

10、封裝，它實(shí)現(xiàn)了將1MHz的信號(hào)，轉(zhuǎn)換為1Hz和100Hz的信號(hào)的功能，封裝圖如圖4所示。圖4 分頻電路封裝圖（2）秒位計(jì)時(shí)電路的設(shè)計(jì)實(shí)驗(yàn)板上的晶振發(fā)出1MHz的信號(hào)，此信號(hào)經(jīng)1000000分頻得到1Hz的信號(hào)，這個(gè)信號(hào)可以觸發(fā)秒的個(gè)位計(jì)數(shù)，秒的個(gè)位可用一個(gè)74162計(jì)數(shù)器來(lái)計(jì)時(shí)。秒個(gè)位計(jì)數(shù)器的進(jìn)位輸出信號(hào)可以觸發(fā)秒十位計(jì)數(shù)，秒的十位應(yīng)該是一個(gè)六進(jìn)制計(jì)數(shù)器，用AHDL語(yǔ)言直接編寫制成模六的計(jì)數(shù)器。其程序如下：SUBDESIGN ll_6jishuqi(load,d3.0,ent,enp,clrn,clk: INPUT ;q3.0,co: OUTPUT;)VARIABLEcou3.0:dff;BE

11、GINcou.clk=clk;IF clrn=0 THENcou=0;ELSIF load=0 THENcou=d;ELSIF ent&enp THENif cou=5 then cou=0;elsecou=cou+1;end if;ELSEcou=cou;END IF;q=cou;co=q3&q0&ent;END;封裝后如圖5所示。圖5 六進(jìn)制計(jì)數(shù)器原理圖（3） 分位計(jì)時(shí)電路的設(shè)計(jì)分個(gè)位的計(jì)數(shù)器由74162組成，它由秒十位的進(jìn)位信號(hào)觸發(fā)計(jì)數(shù)，而分十位也是由六進(jìn)制計(jì)數(shù)器構(gòu)成的，原理同上述秒十位計(jì)數(shù)器，它由秒個(gè)位計(jì)數(shù)器的進(jìn)位信號(hào)觸發(fā)計(jì)數(shù)，秒十位計(jì)數(shù)器本身的進(jìn)位信號(hào)觸發(fā)時(shí)個(gè)

12、位計(jì)數(shù)器計(jì)數(shù)，原理圖和級(jí)聯(lián)方式與上述秒位計(jì)時(shí)電路類似，這里不再贅述。（4）時(shí)位計(jì)時(shí)電路的設(shè)計(jì)時(shí)個(gè)位的計(jì)數(shù)器由74162組成，它由分十位的進(jìn)位信號(hào)觸發(fā)計(jì)數(shù)，原理圖和級(jí)聯(lián)方式與上述秒位計(jì)時(shí)電路類似，這里不再贅述。（5）計(jì)時(shí)電路的整體設(shè)計(jì)計(jì)時(shí)電路由秒計(jì)時(shí)，分計(jì)時(shí)和實(shí)際是電路按上述方法級(jí)聯(lián)起來(lái)，實(shí)現(xiàn)電子鐘的走時(shí)計(jì)數(shù)功能，計(jì)數(shù)器所計(jì)的數(shù)值經(jīng)過(guò)譯碼顯示電路，驅(qū)動(dòng)LED數(shù)碼管顯示正常的數(shù)字，它的輸入信號(hào)為1Hz的信號(hào)，輸出為各位上數(shù)值的BCD碼。清零電路也集成在這里，電路圖如圖6所示。（6）LED動(dòng)態(tài)掃描顯示電路設(shè)計(jì)顯示驅(qū)動(dòng)電路設(shè)計(jì)圖7 顯示譯碼電路原理圖6 計(jì)時(shí)電路原理圖及其封裝圖如上圖所示，可將BCD碼

13、轉(zhuǎn)換為數(shù)字顯示碼，有四個(gè)輸入引腳，此七個(gè)輸出引腳分別對(duì)應(yīng)到七段譯碼器的a，b，c，d，e，f，g這七段LED，實(shí)驗(yàn)班用的LED是共陰極的，因此七段譯碼器的真值表如下圖所示，使用AHDL語(yǔ)言進(jìn)行設(shè)計(jì)，用真值表語(yǔ)句設(shè)計(jì)七段顯示譯碼驅(qū)動(dòng)電路，編譯，查錯(cuò)，鏈接，用波形仿真，分別輸入09的BCD碼，觀察對(duì)應(yīng)的輸出是否驅(qū)動(dòng)相應(yīng)的碼段發(fā)光，逐個(gè)分析沒位數(shù)字是否正確，若全部正確，則創(chuàng)建七段顯示譯碼驅(qū)動(dòng)電路的符號(hào)文件：產(chǎn)生lulu_7seg_encode文件，以便在設(shè)計(jì)總體電路時(shí)，直接插入七段譯碼電路。將上述每一位計(jì)數(shù)器輸出的四位BCD碼接到七段譯碼器的輸入端，七段譯碼器的輸出即可驅(qū)動(dòng)七段數(shù)碼顯示管正常工作。七

14、段譯碼程序如下所示：SUBDESIGN lulu_7seg_encode(D3.0: INPUT;S6.0: OUTPUT; )BEGINTABLED3.0=>S0,S1,S2,S3,S4,S5,S6;H"0"=>1,1,1,1,1,1,0;H"1"=>0,1,1,0,0,0,0;H"2"=>1,1,0,1,1,0,1;H"3"=>1,1,1,1,0,0,1;H"4"=>0,1,1,0,0,1,1;H"5"=>1,0,1,1,0,1,

15、1;H"6"=>1,0,1,1,1,1,1;H"7"=>1,1,1,0,0,0,0;H"8"=>1,1,1,1,1,1,1;H"9"=>1,1,1,1,0,1,1;END TABLE;END;封裝后如圖8所示。圖8 顯示譯碼電路封裝圖動(dòng)態(tài)循環(huán)選通電路設(shè)計(jì)模五的計(jì)數(shù)器由高頻時(shí)鐘信號(hào)驅(qū)動(dòng)計(jì)數(shù)，高速循環(huán)輸出“0”“1”“2”“3”“4”這五個(gè)地址信號(hào)，這計(jì)數(shù)器的輸出信號(hào)作為自行設(shè)計(jì)的三線八線譯碼器的地址信號(hào)輸入，每一個(gè)地址信號(hào)選通一個(gè)輸出端口，使它輸出一個(gè)高電平的脈沖，用這個(gè)高電平脈沖和與門，可同

16、時(shí)選通相應(yīng)位的LED和同一位的七段譯碼器的輸出信號(hào)，在同一時(shí)刻，其他位的LED以及七段譯碼器的輸出是處于屏蔽狀態(tài)的，所以在某一時(shí)刻，其實(shí)只有一個(gè)LED數(shù)碼管在發(fā)光，由于由于LED閃爍的頻率遠(yuǎn)高人眼能分辨的頻率，所以人眼看上去是所有位的LED同時(shí)在顯示。模五計(jì)數(shù)器可用AHDL語(yǔ)言編寫得到，由于與模六相同，這里不再贅述。模五的計(jì)數(shù)器的時(shí)鐘端接1MHz的信號(hào)，充分提高各位LED數(shù)碼管顯示的閃爍頻率，實(shí)驗(yàn)證明也可以提高每位LED燈的亮度，使能端ENT可在芯片擴(kuò)展時(shí)使用，方便在以后編別的程序時(shí)使用。將模5計(jì)數(shù)器的各位預(yù)置初值輸入端都接地，置數(shù)端以后可以作為本芯片清零的輸入端，在本芯這樣連接，若用一個(gè)輸入

17、端接到清零端了，會(huì)出錯(cuò)。三線八線譯碼器，將A2A1A0看做一個(gè)三位二進(jìn)制數(shù)，它可表示某一位十進(jìn)制數(shù)，這一位端口就輸出高電平。通過(guò)下面原理圖的非門以及四輸入與門即可實(shí)現(xiàn)上述功能，完成了二進(jìn)制地址譯碼選通的功能。圖9 三線八線譯碼器原理圖利用上述三線八線譯碼器的“Y0”到“Y4”輸出端，和與門、或門可實(shí)現(xiàn)在某一時(shí)刻只有一個(gè)數(shù)碼LED在發(fā)光，而其他四個(gè)LED都處于關(guān)斷狀態(tài)，模五計(jì)數(shù)器高速循環(huán)輸出“0”“1”“2”“3”“4”，因此“Y0”到“Y4”高速循環(huán)輸出高電平脈沖，在三線八線譯碼器一位輸出高電平脈沖時(shí)，其余四個(gè)都是低電平輸出，這就實(shí)現(xiàn)了五個(gè)數(shù)碼管動(dòng)態(tài)循環(huán)掃描輸出的功能。將上述兩個(gè)電路級(jí)聯(lián)，就得

18、到了動(dòng)態(tài)掃描電路，動(dòng)態(tài)掃描電路高速循環(huán)導(dǎo)通每位數(shù)碼LED，同時(shí)選通驅(qū)動(dòng)該為L(zhǎng)ED顯示數(shù)碼的七段譯碼器的輸出信號(hào)，動(dòng)態(tài)掃描電路原理圖如圖10所示。圖10 動(dòng)態(tài)掃描原理圖及其封裝圖（7）七段譯碼器輸出選通電路設(shè)計(jì)用上述動(dòng)態(tài)掃描電路的五個(gè)輸出信號(hào)作為選通信號(hào)，這五個(gè)輸出信號(hào)分別選通五個(gè)七段譯碼器的輸出信號(hào)，即用一個(gè)動(dòng)態(tài)掃描電路的輸出端與對(duì)應(yīng)七段譯碼器的七個(gè)輸出分別相與，五個(gè)七段譯碼器相同位輸出在經(jīng)過(guò)一個(gè)五輸入或門相或，這就保證了在某一時(shí)刻只有一個(gè)七段譯碼器輸出是被選通的，而在這一時(shí)刻這個(gè)七段譯碼器所驅(qū)動(dòng)的LED數(shù)碼管通過(guò)動(dòng)態(tài)掃描電路原理也被選通，封裝圖如圖11所示。圖11 動(dòng)態(tài)掃描電路封裝圖（8）校

19、時(shí)電路設(shè)計(jì)通過(guò)一個(gè)開關(guān)的兩種電平，來(lái)打開個(gè)關(guān)閉一個(gè)二輸入與非門，另一個(gè)輸入端接1Hz的信號(hào)。因此這個(gè)開關(guān)實(shí)現(xiàn)了1Hz信號(hào)是否加入電路的作用，開關(guān)打在高電平上，1Hz信號(hào)通過(guò)與非門，開關(guān)打在低電平上，與非門輸出為高電平。把與非門的輸出信號(hào)，和時(shí)鐘正常走時(shí)所需要的時(shí)鐘信號(hào)，一起通過(guò)與門，加給分個(gè)位時(shí)鐘信號(hào)的輸入端即可，這樣分校時(shí)開關(guān)打在高電平上，分個(gè)位以1Hz的頻率跳動(dòng)起來(lái)，分校時(shí)開關(guān)打在低電平上時(shí)，正常走時(shí)。同理小時(shí)校準(zhǔn)與此相同。（9）清零電路設(shè)計(jì)清零電路設(shè)計(jì)的關(guān)鍵就是要解決好同步問題，在發(fā)出清零信號(hào)時(shí)，所有計(jì)數(shù)器的時(shí)鐘信號(hào)是一致的，而且處于有效的邊沿。為此可以設(shè)計(jì)當(dāng)清零信號(hào)有效時(shí)，很高頻率的信

20、號(hào)同時(shí)加入個(gè)計(jì)數(shù)器的時(shí)鐘端，而當(dāng)清零信號(hào)無(wú)效時(shí)，各計(jì)數(shù)器上時(shí)鐘端加的是正常走時(shí)所需要的時(shí)鐘信號(hào)。也可以用與門，或門和非門實(shí)現(xiàn)上述的功能。當(dāng)清零信號(hào)為低時(shí)，清零信號(hào)經(jīng)過(guò)一個(gè)非門變?yōu)楦唠娖叫盘?hào)，將與門打開，高頻信號(hào)通過(guò)與門，在與秒各位計(jì)數(shù)器的時(shí)鐘端上的信號(hào)相或，與其他各位計(jì)數(shù)器時(shí)鐘輸入端上的信號(hào)相與。這樣，當(dāng)清零信號(hào)有效時(shí)，每一位計(jì)數(shù)器上的時(shí)鐘輸入端實(shí)現(xiàn)了同步的功能，實(shí)現(xiàn)了同步清零的功能。當(dāng)清零信號(hào)無(wú)效時(shí)，時(shí)鐘正常走時(shí)。（10）附加功能原理本電路出了可以實(shí)現(xiàn)正常的時(shí)鐘功能，還具有整點(diǎn)報(bào)時(shí)彩燈顯示以及秒表的功能，秒表的原理主要就是把輸入的頻率變?yōu)?00Hz就可以實(shí)現(xiàn)其功能，由于前面敘述的已經(jīng)很詳細(xì)，

21、這里就不在贅述。至于整點(diǎn)報(bào)時(shí)和彩燈顯示的AHDL語(yǔ)言如下所示：SUBDESIGN alert(clk,dain3.0 :INPUT;speak,lamp2.0 :OUTPUT;)VARIABLEs: DFF; %觸發(fā)器變量聲明%ss: MACHINE OF BITS (lamp2.0)WITH STATES( %lamp 狀態(tài)設(shè)定有四個(gè)狀態(tài)%s0=B"000",s1=B"001",s2=B"010",s3=B"100");BEGINss.clk=clk; %狀態(tài)機(jī)的時(shí)鐘設(shè)定%IF(dain=0) THENs.clk

22、=clk;s.d=!s.q; %當(dāng)整點(diǎn)時(shí)揚(yáng)聲器出現(xiàn)頻率為2hz 的嘀嘀聲%speak=s.q;CASE ss ISWHEN s0 =>ss=s1;WHEN s1 =>ss=s2; %當(dāng)整點(diǎn)時(shí)LED 燈以四個(gè)狀態(tài)輪流閃爍%WHEN s2 =>ss=s3;WHEN s3 =>ss=s1;WHEN OTHERS =>ss=s0;END CASE;ELSEss=s0; %非整點(diǎn)時(shí)停止報(bào)時(shí)%speak=GND;END IF;END;4.2 各功能化模塊的級(jí)聯(lián)（1）理論分析將上述個(gè)部分用導(dǎo)線連接，即完成了各個(gè)功能模塊的連接實(shí)現(xiàn)了電路的整體功能，由此以下電路即實(shí)現(xiàn)正常走時(shí)，全部

23、清零，秒分時(shí)位的校時(shí)功能。電路有一個(gè)時(shí)鐘輸入端，接實(shí)驗(yàn)板的晶振振蕩電路輸出的頻率信號(hào)，一個(gè)開關(guān)用于全部清零，其他三個(gè)開關(guān)分別用于秒分時(shí)位的校時(shí)功能，五個(gè)輸出用于控制五個(gè)LED數(shù)碼管的通與斷，七個(gè)輸出用于顯示當(dāng)前導(dǎo)通LED上的數(shù)碼，電路總體連接見附圖2。（2）實(shí)驗(yàn)過(guò)程（一）根據(jù)上述原理用AHDL語(yǔ)言設(shè)計(jì)并軟件仿真七段譯碼顯示驅(qū)動(dòng)，保存，檢查，排錯(cuò)創(chuàng)建電路包含文件。（二）根據(jù)原理圖用軟件設(shè)計(jì)每一位的計(jì)時(shí)電路，分頻電路，動(dòng)態(tài)掃面顯示電路，每一位的校時(shí)電路和清零電路，并用軟件進(jìn)行波形仿真。（三）用導(dǎo)線將上述功能電路連接。（四）軟件編輯：（1）保存文件:保存為kechengsheji.gdf。（2）指定

24、項(xiàng)目與文件同名lsl_dianzizhong.gdf。（3）指定設(shè)計(jì)器件：MAX7000S系列的EPM7128SLC84-6。（4）引入相關(guān)的芯片、輸入輸出腳并命名，連線，具體如圖15。（5）保存并檢查除錯(cuò)。（7）保存并編譯：產(chǎn)生要燒寫的文件lsl_dianzizhong.pof。（8）創(chuàng)建電路符號(hào)文件：產(chǎn)生lsl_dianzizhong.sys。（9）創(chuàng)建電路包含文件lsl_dianzizhong.inc。（五）用軟件Pof2Jed將lsl_dianzizhong.pof轉(zhuǎn)換為lsl_dianzizhong.jed；（六）用ISP將lsl_dianzizhong.jed燒錄到實(shí)驗(yàn)板芯片上。（七）通電檢查實(shí)驗(yàn)結(jié)果。（3）實(shí)驗(yàn)現(xiàn)象