計(jì)算機(jī)組成原理復(fù)習(xí)

1、第一章 概述1下列敘述錯誤的是（ C ）A目前大多數(shù)計(jì)算機(jī)結(jié)構(gòu)仍屬馮· 諾依曼結(jié)構(gòu)B計(jì)算機(jī)的工作原理基于“程序存儲和控制”C計(jì)算機(jī)的速度取決于的主頻，主頻高的CPU速度快D計(jì)算機(jī)系統(tǒng)包括硬件、軟件兩部分2用于科學(xué)計(jì)算的計(jì)算機(jī)，標(biāo)志系統(tǒng)性能的主要參數(shù)是（ C ）A時鐘頻率 B主存容量 CMFLOPS DMIPS3第一臺電子計(jì)算機(jī)ENIAC所用的主要元件是_C_。A集成電路 B晶體管 C電子管 D都不是4馮· 諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲器中，CPU區(qū)分它們的依據(jù)是（ C ） A指令操作碼的譯碼結(jié)果 B指令和數(shù)據(jù)的尋址方式 C指令周期的不同階段 D指令和數(shù)據(jù)

2、所在的存儲單元5下列（ D ）屬于應(yīng)用軟件。A操作系統(tǒng) B編譯系統(tǒng) C連接程序 D文本處理6CPU主要包括（ B ）A控制器 B控制器、 運(yùn)算器、Cache C運(yùn)算器和主存 D控制器、ALU和主存7. 系統(tǒng)總線中地址線的功能是（ D ）A. 用于選擇主存單元地址 B. 用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C. 用于選擇外存地址 D. 用于指定主存和I/O設(shè)備接口電路的地址8馮· 諾依曼機(jī)工作方式的基本特點(diǎn)是（ B ） A多指令流單數(shù)據(jù)流 B按地址訪問并順序執(zhí)行指令C堆棧操作 D存儲器按內(nèi)容選擇地址9 完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括_D_。 A程序和數(shù)據(jù) B整機(jī)和電源 C主機(jī)和外設(shè) D硬件和軟件10計(jì)算

3、機(jī)經(jīng)歷了從器件角度劃分的四代發(fā)展歷程，但從系統(tǒng)結(jié)構(gòu)上來看，至今絕大多數(shù)計(jì)算機(jī)仍屬于_D_型計(jì)算機(jī)。A實(shí)時處理 B智能化 C并行 D馮.諾依曼11所謂n位的CPU，n是指_B_。A地址總線位數(shù) B數(shù)據(jù)總線位數(shù)C控制總線位數(shù) DI/O位數(shù)12第一臺電子計(jì)算機(jī)ENIAC所用的主要元件是_C_。A集成電路 B晶體管 C電子管 D都不是13計(jì)算機(jī)硬件能直接執(zhí)行的只有_B_。A符號語言 B機(jī)器語言 C匯編語言 D機(jī)器語言和匯編語言14. 簡述馮·諾依曼計(jì)算機(jī)的基本特點(diǎn)。15. 什么是指令流？什么是數(shù)據(jù)流？在計(jì)算機(jī)中CPU是如何區(qū)別指令和數(shù)據(jù)的?第三章一、選擇題1. 算術(shù)/邏輯運(yùn)算單元74181可

4、完成_C_。A.16種算術(shù)運(yùn)算功能 B16種邏輯運(yùn)算功能C.16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能 D4位乘法運(yùn)算功能2. 四片74181和一片74182相配合，具有（C）傳遞功能。A行波進(jìn)位 B組內(nèi)行波進(jìn)位，組間先行進(jìn)位 C組內(nèi)先行進(jìn)位，組間先行進(jìn)位 D組內(nèi)先行進(jìn)位，組間行波進(jìn)位3.下列_A_屬于有權(quán)碼。 A8421碼 B余3碼 CASC碼 D沒有4.在定點(diǎn)二進(jìn)制運(yùn)算中，減法運(yùn)算一般通過_D_來實(shí)現(xiàn)。A原碼運(yùn)算的二進(jìn)制減法器 B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C補(bǔ)碼運(yùn)算的十進(jìn)制加法器 D補(bǔ)碼運(yùn)算的二進(jìn)制加法器5假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯誤，采用偶校驗(yàn)的字符碼是_D_。A11001011

5、 B11010110 C11000001 D110010016.用一位奇偶校驗(yàn)位，能檢測出一位存儲器錯的百分比為（ D ）A0% B25% C50% D100%7負(fù)數(shù)（補(bǔ)碼表示）規(guī)格化浮點(diǎn)數(shù)尾數(shù)M的表示范圍為_C_。A-1<M<-0.5 B-1M-0.5 C-1M<-0.5 D-1<M-0.58對真值0表示形式唯一的機(jī)器數(shù)是_B_。A原碼 B補(bǔ)碼 C反碼 D移碼9下列等式中，不成立的等式是（ D ）A0補(bǔ)=0補(bǔ) B0原=0補(bǔ)C0原=0反 D0原=0補(bǔ)10. 若X為大于-0.5的負(fù)小數(shù)，X補(bǔ)=1X1X2X3，則（ A ）AX1必須為1，X2X3至少有一個為1BX1必須為1

6、，X2X3任意CX1必須為0，X2X3至少有一個為1DX1必須為0，X2X3任意115. 下列無符號數(shù)中，其值最大的數(shù)是_D_。A. (123)8 B. (95)10 C. (1101101)2 D. (76)1612全加器比半加器多一根輸入線，該輸入線是（B）。A本位進(jìn)位 B低位進(jìn)位 C加數(shù) D被加數(shù) 13在浮點(diǎn)運(yùn)算中，對階操作是指（A）。A小階增大，尾數(shù)右移 B大階減小，尾數(shù)右移 C小階增大，尾數(shù)左移 D大階減小，尾數(shù)右移 14當(dāng)采用雙符號位時，發(fā)生負(fù)溢的特征是雙符號位為（C）A00 B01 C10 D1115已知X補(bǔ)=11111010，Y補(bǔ)=00010110，計(jì)算2X 補(bǔ)為（ B ）A1

7、0010111 B11101001C01111111 D0110100116若某個8位二進(jìn)制數(shù)的X補(bǔ)和X原表示形式相同，則該數(shù)是（ D ）A只能為正數(shù) B只能為0C為0 D為正數(shù)或某個特定的負(fù)數(shù)17一個C語言程序在一臺32位機(jī)器上運(yùn)行。程序中定義了三個變量xyz，其中x和z是int型，y為 short型。當(dāng)x=127，y= 9時，執(zhí)行賦值語句z=xy后，xyz的值分別是 ( D )AX=0000007FH，y=FFF9H，z=00000076H BX=0000007FH，y=FFF9H，z=FFFF0076H CX=0000007FH，y=FFF7H，z=FFFF0076HDX=0000007

8、FH，y=FFF7H，z=00000076H18.組成一個運(yùn)算器需要多個部件，但下面所列（D）不是組成運(yùn)算器的部件。A狀態(tài)R B數(shù)據(jù)總線 CALU D地址R 二、已知x=-0.01111,y=+0.11001,求x補(bǔ)、-x補(bǔ)、y補(bǔ)、-y補(bǔ)、x+y補(bǔ)、x-y補(bǔ)。 x原=1.01111   x補(bǔ)=1.10001   所以-x補(bǔ)=0.01111           y原=0.11001   y補(bǔ)=0.11001   所以-

9、y補(bǔ)=1.00111                  x補(bǔ)  = 11.10001         +        y補(bǔ)  = 00.11001          &

10、#160;       x+y補(bǔ)  = 00.01010            所以  x+y=+0.01010                  x補(bǔ)  = 11.10001    

11、60;    +       -y補(bǔ)  = 11.00111                x-y補(bǔ)  = 10.11000          因?yàn)榉栁幌喈?，所以結(jié)果發(fā)生溢出。三、某機(jī)器字長32位，浮點(diǎn)表示時，階碼占8位，尾數(shù)24位，各包含一位符號

12、位，問： 帶符號定點(diǎn)小數(shù)的最大表示范圍是多少？ 帶符號定點(diǎn)整數(shù)的最大表示范圍是多少？ 浮點(diǎn)表示時，最大的正數(shù)是多少？ 浮點(diǎn)表示時，最大的負(fù)數(shù)是多少？ (1) -1 1-2-31 (2) -2-31 2-31-1 (3) 2127 * ( 1-2-31) (4) 非規(guī)格化： -2-31 *2-128=2-151 規(guī)格化：- (2-1+2-31) *2-128四、有一計(jì)算機(jī)字長32位，數(shù)符位是第31位，單精度浮點(diǎn)數(shù)格式為：數(shù)符1位，階碼8位（包括1位階符），尾數(shù)23位。 對于二進(jìn)制數(shù)1000 1111 1110 1111 1100 0000 0000 0000 表示一個補(bǔ)碼整數(shù)，其十進(jìn)制是多少？

13、表示一個無符號整數(shù)，其十進(jìn)制是多少？ 表示一個IEEE754標(biāo)準(zhǔn)的單精度浮點(diǎn)數(shù)，其值是多少？ (1)真值： -70104000H (2) 無符號整數(shù)：8FEFC000H (3) - (0.1110111111) *2-95五、某機(jī)器字長16位，問下列幾種情況下所能表示的范圍是多少？(1)無符號整數(shù)(2)原碼定點(diǎn)小數(shù)(3)補(bǔ)碼定點(diǎn)小數(shù)(4)補(bǔ)碼定點(diǎn)整數(shù)(5)下述格式的浮點(diǎn)數(shù)(基為2) 數(shù)符階碼尾數(shù)1位8位移碼7位原碼 (1) 0 65535 (2) -(1-2-15 ) 1-2-15 (3) -1 1-2-15 (4) -32768 32767 (5) -(1-2-7 ) *2+127 (1-2

14、-7 ) *2+127六、如果采用奇校驗(yàn)，寫出下述數(shù)據(jù)的校驗(yàn)位。(1)0101010 (2)1010000 (3)01001110、1、1七、設(shè)數(shù)的階碼3位，尾數(shù)6位，按浮點(diǎn)運(yùn)算方法計(jì)算X+Y補(bǔ)，XY補(bǔ)。(1)X=2011×0.100101，Y=2010 ×(0.011101)x+y浮=11100，11.010010，x-y浮=11110，00.110001，和、差均無溢出                 x+y=2

15、-100×(-0.101110)，x-y=2-010×(0.110001) 第四章 存儲器一、選擇題1、斷電后，下列說法中，正確的是( A )。AROM中的數(shù)據(jù)仍然存在 BDRAM中的數(shù)據(jù)仍然存在CSRAM中的數(shù)據(jù)仍然存在 DCD-ROM中的數(shù)據(jù)會丟失2、一個8位的微型機(jī)系統(tǒng)以16位來表示地址，則該計(jì)算機(jī)系統(tǒng)有( D )個地址空間。A128 B256 C1024 D655363、主存儲器和CPU之間增設(shè)高速緩沖器的目的是（ A ）A. 解決CPU和主存之間的速度匹配問題B. 擴(kuò)大主存儲的容量C. 擴(kuò)大CPU中通用寄存器的數(shù)量D. 擴(kuò)大CPU中通用寄存器的數(shù)量和主存

16、儲器的容量4、某計(jì)算機(jī)的字長為16位，它的存儲容量為64KB，若按字尋址，其尋址范圍是( B )A. 032KB B. 032K-1 C. 064KB D. 064K-15、靜態(tài)存儲器的功耗和集成度比動態(tài)存儲器要（A）。A、大、小 B、大、大 C、小、小 D、小、大 6、在三層次存儲系統(tǒng)中不包括（ C ）。A、輔助存儲器 B、主存儲器 C、寄存器 D、Cache 7、存儲器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，主要用于（ D ）A存放程序 B存放軟件 C存放微程序 D存放程序和數(shù)據(jù)8、采用虛擬存儲器的主要目的是（ B ）A提高主存儲器的存取速度 B擴(kuò)大主存儲器空間，并能進(jìn)行自動管理C提高外存儲器的存取速度

17、D擴(kuò)大外存儲器的存儲空間9、EPROM是指（ D ）A 讀寫存儲器 B只讀存儲器C可編程的只讀存儲器 D可擦除可編程的只讀存儲器10、若RAM中每個存儲單元為16位，則下面所述正確的是（ B ）A. 地址線也是16位 B地址線與16無關(guān)C地址線與16有關(guān) D地址線不得少于16位11、某芯片,其容量512×8位,除電源和接地端,該芯片引出線的最小數(shù)目應(yīng)為（ D ）A. 23 B. 25 C. 50 D. 1912、在RISC計(jì)算機(jī)中，大部分指令在（ C ）機(jī)器周期內(nèi)完成。A、一個 B、小于一個 C、一個或小于一個 D、大于一個 13、在一般微處理器中，( D )包含在CPU中。A主內(nèi)存

18、外存主存儲器 Cache14、DRAM是指( C )。 A隨機(jī)訪問存儲器 順序訪問存儲動態(tài)隨機(jī)訪問存儲器靜態(tài)隨機(jī)訪問存儲器15、計(jì)算機(jī)中的地址總線共有24位，則該機(jī)器可訪問的內(nèi)存最大為( D )。 A1MB24MB4MB16MB16、CPU不能直接訪問的是( D )。ARAMROM內(nèi)存外存17、SRAM是指( D )，A隨機(jī)訪問存儲器 B順序訪問存儲器C動態(tài)隨機(jī)訪問存儲器 D靜態(tài)隨機(jī)訪問存儲器18、計(jì)算機(jī)中的存儲器系統(tǒng)是指( D )。ARAM存儲器 BROM存儲器C主存儲器 D主存儲器和外存儲器19、“640K存儲器”是指下列( D )。A.40×23Bytes的存儲器 B640&#

19、215;23Bits的存儲器C640×210Bits的存儲器 D640×210Bytes的存儲器20、需要進(jìn)行刷新處理存儲器的是（ C ）A. ROM B. EPROM C. DRAM D. SRAM二、填空題1、EPROM是指 可擦寫可編程只讀存儲器 。2、動態(tài)RAM靠電容存儲電荷存貯信息, 使用時需不斷 刷新 才能使信息保持。3、層次化存儲體系涉及到主存、輔存、Cache和寄存器，按存取時間由短至長的順序是 寄存器，Cache，主存，輔存 。4、設(shè)Cache的存取時間為tc，命中率為h，主存的存取時間為tm，則平均存取時間為 h*tc+(1-h)*(tc+tm) 。5、

20、對存儲器的訪問包括讀、 寫 兩類。6、從計(jì)算機(jī)指令系統(tǒng)設(shè)計(jì)的角度，可將計(jì)算機(jī)分為復(fù)雜指令系統(tǒng)計(jì)算機(jī)（CISC）和 精簡指令系統(tǒng)計(jì)算機(jī)（RISC） 。三、簡答題1、比較SRAM和DRAM。 靜態(tài)存儲器（SRAM）：讀寫速度快，生產(chǎn)成本高，多用于容量較小的高速緩沖存儲器。動態(tài)存儲器（DRAM）：讀寫速度較慢，集成度高，生產(chǎn)成本低，多用于容量較大的主存儲器。在不進(jìn)行讀寫操作時，DRAM 存儲器的各單元處于斷電狀態(tài)，由于漏電的存在，保存在電容CS 上的電荷會慢慢地漏掉，為此必須定時予以補(bǔ)充，稱為刷新操作2、 什么叫刷新？動態(tài)存儲器為什么需要刷新？ 刷新是只周期性地對電容執(zhí)行讀出再寫入的操作。 動態(tài)存儲

21、器使用電容的充放電存儲數(shù)據(jù)，由于電容存在漏電現(xiàn)象，因此其中所存電荷會隨時間的推移逐漸丟失，為維持?jǐn)?shù)據(jù)，需不斷刷新。3、簡述Cache中的三種地址映像方式及各自特點(diǎn)。（1）直接映像方式 主存的一個字（或字塊）只能映像到整個高速緩沖存儲器的一個準(zhǔn)確確定的字（或字塊）中。二者的對應(yīng)關(guān)系是完全確定的，沒有任何選擇的余地。在高速緩沖存儲器標(biāo)志字段僅寫入主存地址的區(qū)段號。比較時僅用主存地址的區(qū)段號與高速緩沖存儲器標(biāo)志字段比較即可。優(yōu)點(diǎn)是硬件簡單，成本低，地址變換速度快，但沖突率高，適合大容量Cache用。（2）全相聯(lián)映像方式 主存的一個字（或字塊）可以映像到整個高速緩沖存儲器的任意一個字（或字塊）中。標(biāo)志

22、字段存放了主存地址的一部份，實(shí)現(xiàn)高速緩沖存儲器標(biāo)志字段的比較操作要訪問到每一個高速緩沖存儲單元。命中率較高，但電路過多過復(fù)雜，實(shí)現(xiàn)成本太高，速度慢，適合小容量Cache使用。（3）多路組相聯(lián)映像方式 全相聯(lián)映像方式與直接映像方式的折中方案。把高速緩沖存儲器分為若干組，每組包含幾個區(qū)段，主存組間采用全相聯(lián)映像方式，而組內(nèi)采用直接映像方式。4、 比較“主存輔存”、“Cache主存”層次的不同點(diǎn)。(1)目標(biāo)不同：Cache系統(tǒng)的主要目標(biāo)是提高存儲系統(tǒng)的速度；虛擬存儲系統(tǒng)的主要目標(biāo)是增加存儲系統(tǒng)的容量；（2）數(shù)據(jù)通路不同：CPU與Cache和主存之間均有直接訪問通路；虛擬存儲器所依賴的輔存與CPU之間

23、不存在直接的數(shù)據(jù)通路；（3）管理手段不同（透明性不同）：Cache管理全有硬件實(shí)現(xiàn)，對系統(tǒng)程序員和應(yīng)用程序員均是透明的；虛擬存儲器管理是由軟件（操作系統(tǒng)）和硬件共同完成的，由于軟件的介入，虛存對系統(tǒng)程序員是不透明的，只對應(yīng)用程序員透明；（4）數(shù)據(jù)傳送量不同：Cache存儲器和虛擬存儲器都以數(shù)據(jù)塊作為存儲器層次之間基本信息的傳送單位，Cache存儲器每次傳送的數(shù)據(jù)塊大小是固定的，每塊容量比較??；而虛擬存儲器數(shù)據(jù)塊大小不定長，有段式，頁式等劃分，虛擬存儲器每次的數(shù)據(jù)交換量比較大；四、綜合題1、某SRAM芯片有17位地址線和4位數(shù)據(jù)線,用這種芯片為32位字長的處理器構(gòu)成1M*32位的存儲器,并采用模

24、塊結(jié)構(gòu)。問： 若每個模塊為256*32位,共需幾個模塊？ 每個模塊內(nèi)需多少片這樣的芯片？ 所構(gòu)成的存儲器共需多少片這樣的芯片？ （1）(1024K/256K)*(32/32)=4 （2）(256K/27K)*(32/4)=2*8=16（3）4*16=642、已知某存儲器芯片容量為4K×4bit，問： 該存儲器芯片的引腳最少為多少？ 構(gòu)成32K×8bit的存儲系統(tǒng)需多少塊該芯片？ （1）12根地址線，4根數(shù)據(jù)線，1根片選線，1根讀寫控制線，電源線2根，至少20根。（2）（32K/4K）*（8bit/4bit）=163、有一Cache的容量為2K字,每塊為16字,問: 該Cac

25、he可容納多少塊? 如果主存的容量是256K字,則有多少塊? 主存的地址有多少位? Cache的地址有多少位? 在直接映射方式下,主存中的第i塊映射到Cache中哪一塊?（1）Cache的塊數(shù)：211/24=27=128（2）主存的塊數(shù)：218/24=214=16K（3）主存的地址和Cache的地址位數(shù)分別為：18、11（4）i mod 128 4、設(shè)某磁盤有兩個記錄面，存儲區(qū)內(nèi)圈直徑為2.36英寸，外圈直徑為5英寸，道密度1250道/英寸，內(nèi)圈的位密度為52400位/英寸，轉(zhuǎn)速為2400rpm（轉(zhuǎn)/分）。請計(jì)算： 每面有多少磁道，每磁道能存儲多少字節(jié)？ 數(shù)據(jù)傳輸率是多少？ 平均等待時間是多少

26、？ （1）每面磁道數(shù)：1250*(5-2.36)/2=1250*2.64/2=1650每磁道的容量：52400*3.14*2.36/8=48538B（2）48538*2400/60=1941524.8B=1.85MB/s（3）1/(2*40)=1/80s第五章 指令系統(tǒng)一、選擇題1、在相對尋址方式中，若指令中地址碼為X，則操作數(shù)的地址為（ B ） AX B（PC）+X CX+段基址 D變址寄存器+X2、寄存器間接尋址方式中，操作數(shù)存放在（ B ）中。A通用寄存器 B主存單元 C程序計(jì)數(shù)器 D堆棧 3、變址尋址方式中,操作數(shù)的有效地址等于（ C ）A基址寄存器內(nèi)容加上形式地址B堆棧指示器內(nèi)容加上

27、形式地址C變址寄存器內(nèi)容加上形式地址D程序計(jì)數(shù)器內(nèi)容加上形式地址4、運(yùn)算型指令的尋址與轉(zhuǎn)移型指令的尋址不同點(diǎn)在于（ A ） A前者取操作數(shù),后者決定程序轉(zhuǎn)移地址 B后者取操作數(shù),前者決定程序轉(zhuǎn)移地址 C前者是短指令，后者是長指令 D后者是短指令，前者是長指令5、轉(zhuǎn)移指令執(zhí)行時，只要將轉(zhuǎn)移地址送入（ C ）中即可A. 地址寄存器 B. 指令寄存器 C. 程序計(jì)數(shù)器 D. 變址寄存器6、如果指令中的地址碼部分就是操作數(shù)的有效地址，這種尋址方式是（ B ） A. 寄存器尋址方式 B. 直接尋址方式 C. 立即尋址方式 D. 間接尋址方式7、單地址指令中，為了完成兩個數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個操

28、作數(shù)外，另一個數(shù)常需采用（ C ）A堆棧尋址方式 B立即尋址方式C隱含尋址方式 D間接尋址方式8、機(jī)器指令是用來描述計(jì)算機(jī)基本操作的，在指令中一般不會含( D )信息。A操作的類型 B操作數(shù)的存儲位置 C操作結(jié)果的存儲位置 DPC指針的位置9、設(shè)機(jī)器數(shù)字長為8位（含1位符號位），那么機(jī)器數(shù)DAH（H表示十六進(jìn)制數(shù)）算術(shù)右移一位的結(jié)果為（ B ）A. 6DH B. EDH C. B4H D. B5H10、指令系統(tǒng)可由若干類指令組成，移位指令屬于（ C ）類指令。A輸入/輸出 B傳送 C 運(yùn)算 D控制二、填空題1、指令格式是指令用二進(jìn)制代碼表示的結(jié)構(gòu)形式，通常由操作碼和 地址碼 組成。2、若指令中

29、的形式地址為D，那么相對尋址中有效地址為 (PC)+D 。3、轉(zhuǎn)子指令實(shí)現(xiàn)了 指令的轉(zhuǎn)移 。三、綜合題1、某計(jì)算機(jī)指令字長16位，地址碼6位，指令有一地址和二地址兩種格式。(1)畫出指令格式。(2)設(shè)共有N條(N<16)二地址指令,分析一地址指令最多可以有多少條?二地址指令的結(jié)構(gòu)是 （4位操作碼OP），（6位地址碼A1），（6位地址碼A2）。一地指指令的結(jié)構(gòu)是 （10位操作碼OP），（6位地址碼A）。如果全做二地址指令（一地址指令為0條），共16條二地址指令。每少一條二地址指令，則多26條一地址指令，所以一地指指令最多有（16-N）*26條。2、某機(jī)器字長為16位,存儲器按字編址，訪內(nèi)存

30、指令格式如下: 15 11 10 8 7 0 OP M A 其中OP是操作碼,M是定義尋址方式，A為形式地址。設(shè)PC和Rx分別為程序計(jì)數(shù)器和變址寄存器，字長16位，問：（1）該指令能定義多少種指令?（2）表中各種尋址方式的尋址范圍為多少?（3）寫出下表中各種尋址方式的有效地址EA的計(jì)算公式。 (1) 25=32    (2) （3）尋址方式有效地址EA的計(jì)算公式尋址范圍立即尋址EA=(PC)1個字直接尋址EA=A28=256個字間接尋址EA=(A)216=64K個字變址尋址EA=(Rx)+A216=64K個字相對尋址EA=(PC)+A28=256個字解答：第小題考

31、查的是指令字的形成方式。假設(shè)操作碼OP長度為K位，則最多可以有2K個不同的操作碼。由于此指令格式使用第11到第15位來表示指令類型。則總的指令類型為2（15-11）+132種不同的操作碼。第小題考的是某種格式編碼中，各種尋址的地址范圍。如果機(jī)器字長為L位，指令的地址位長為N，則各尋址方式的尋址范圍見下表。第小題與第小題內(nèi)容相似。各尋址方式的有效地址表達(dá)式如下。尋址方式有效地址表達(dá)式0EA（PC），即操作數(shù)在指令碼中1EAA2EA（A）3EA（Rx）A4EA（PC）A3、有一計(jì)算機(jī)指令字長12bit，試提出一種方案，使得該指令系統(tǒng)有4條三地址指令，8條兩地址指令，150條單地址指令。OP A1A

32、2A3 3位 3位 3位 3位解：4條三地址指令：000-0118條二地址指令：100000-100111150條一地址指令： 101000000-101111111 64個110000000-110111111 64個111000000-111010110 22個第六章  CPU一、選擇題1、CPU主要包括（ B ）A. 控制器 B控制器、運(yùn)算器、CacheC運(yùn)算器和主存 D控制器、ALU和主存2、Pentium微處理中有（ C ）流水線。A、U B、V C、U和V D、沒有 3、操作控制器的功能是( D )。A產(chǎn)生時序信號 B從主存中取出一條指令C完成指令操作碼譯碼D從主存取出指

33、令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號，以解釋執(zhí)行該指令4、下列各項(xiàng)中，不是中央處理器的基本功能的一項(xiàng)是( D )。A指令控制 B數(shù)據(jù)加工 C時間控制 D電源管理5、用以指定待執(zhí)行指令所在地址的是( C )。A指令寄存器數(shù)據(jù)累加器程序計(jì)算器累加器6、主機(jī)中能對指令進(jìn)行譯碼的器件是（ C ）AALU B運(yùn)算器 C控制器 D存儲器7、CPU內(nèi)通用寄存器的位數(shù)取決于（ D ）A存儲器容量 BCPU的管腳數(shù) C指令長度 D機(jī)器字長8、CPU中跟蹤指令后繼地址的寄存器是（ B ） A主存地址寄存器 B程序計(jì)數(shù)器 C指令計(jì)數(shù)器 D狀態(tài)計(jì)數(shù)器 9、用以指定待執(zhí)行指令所在地址的是( C )。A指令寄

34、存器數(shù)據(jù)累加器程序計(jì)算器累加器10、通常以CPU完成一個基本運(yùn)算操作所需的時間稱為（ B ）A. 指令周期 B. 機(jī)器周期 C. 時鐘周期 D. 微指令周期11、計(jì)算機(jī)操作的最小時間單位是( A )A.時鐘周期 B. 指令周期 C. CPU周期 D. 微指令周期12、指令周期是指（ C ）ACPU從主存取出一條指令的時間 BCPU執(zhí)行一條指令的時間CCPU從主存取出一條指令加上執(zhí)行這條指令的時間 DCPU從指令譯碼到執(zhí)行的時間13、微程序存放在（ C ）中。A指令寄存器 B. RAM C. 控制存儲器 D. 內(nèi)存儲器14、正確敘述的是（A ）A.同一個CPU周期中，可以并行執(zhí)行的微操作叫相容性

35、微操作B.同一個CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C.同一個CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D.不同CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作15、不屬于微指令結(jié)構(gòu)設(shè)計(jì)所追求的目標(biāo)的是（ D ）A. 提高微程序的執(zhí)行速度 B. 提高微程序設(shè)計(jì)的靈活性C. 縮短微指令的長度 D. 增大控制存儲器的容量16、微程序控制器中，機(jī)器指令與微指令的關(guān)系是( B )A.每一條機(jī)器指令由一條微指令來執(zhí)行B.每一條機(jī)器指令由一段微指令編寫的微程序來解釋執(zhí)行C.每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行D.一條微指令由若干條機(jī)器指令組成17、關(guān)于微指令的編碼方式，下面敘述

36、正確的是（ B ） A直接表示法和字段編譯法不影響微指令的長度 B一般情況下，直接表示法的微指令位數(shù)多 C一般情況下，字段編譯法的微指令位數(shù)多 D以上都不對 18、微指令格式分為水平型和垂直型，相比之下，水平型微指令的位數(shù)( A )。A較多 B和垂直型一樣 C較少 D難以確定二、填空題1、在CPU中，跟蹤指令后繼地址的寄存器是 PC 。2、CPU中，程序狀態(tài)寄存器PSW的作用是 保存運(yùn)算結(jié)果的狀態(tài) 。 3、在CPU中，指令寄存器的作用是保存當(dāng)前正在執(zhí)行的一條指令，程序計(jì)數(shù)器的作用是 存放下一條要執(zhí)行的指令地址 。4、當(dāng)前正在執(zhí)行的指令存放在 IR 寄存器中。5、一次能定義并執(zhí)行多個并行操作控制

37、信號的微指令稱為 水平型 微指令。6、微指令由若干 微命令 組成。7、CPU周期也稱機(jī)器周期，一個CPU周期包含若干個 時鐘周期 。8、微指令的基本格式可分為水平型和 垂直型 。9、實(shí)現(xiàn)機(jī)器指令的微程序一般存放在 控存M 中，而用戶程序存放在內(nèi)存中。10、硬連線方式是用一個時序電路產(chǎn)生時間控制信號，采用組合邏輯電路實(shí)現(xiàn)各種控制功能，因此又稱為 硬布線 。三、簡答題1、簡述CPU的主要功能。(1)指令控制 程序的順序控制，稱為指令控制。(2)操作控制 CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，把各種操作信號送往相應(yīng)部件，從而控制這些部件按指令的要求進(jìn)行動作。(3)時間控制 對各種操作實(shí)施時

38、間上的控制，稱為時間控制。(4)數(shù)據(jù)加工 對數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理，完成數(shù)據(jù)的加工處理。2、簡要說明指令周期、CPU周期、時鐘周期的含義及相互關(guān)系。（1）指令周期：完成一條指令所需的時間。包括取指令、分析指令和執(zhí)行指令所需的全部時間。（2）CPU周期：也稱機(jī)器周期，是指被確定為指令執(zhí)行過程中的歸一化基準(zhǔn)時間，通常等于取指時間（或訪存時間）（3）時鐘周期：時鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或T周期，是處理操作的最基本單位。一個指令周期由若干個機(jī)器周期組成，每個機(jī)器周期又由若干個時鐘周期組成。3、簡述指令和微指令、程序和微程序的區(qū)別。指令是代表機(jī)器的功能；微指令代表一組可以同時執(zhí)行的微操作；

39、一組微指令序列可以實(shí)現(xiàn)一條指令。微程序由微指令組成，用于描述機(jī)器指令，是由計(jì)算機(jī)設(shè)計(jì)者實(shí)現(xiàn)編寫好存儲在控制存儲器中，對程序員透明；而程序最終由指令組成，由軟件開發(fā)人員事先編寫存放在主存或者外存中。  4、說明主存和控存的區(qū)別。（1）存儲內(nèi)容不同:主存中存放程序和數(shù)據(jù)，控存中存放微程序，用于解釋指令。（2）長度不同:主存長度較短一般為一個字節(jié)，控存長度相對較長。（3）位置不同:主存位于CPU之外，控存位于控制器中四、綜合題1、CPU結(jié)構(gòu)如圖所示，其中有一個累加寄存器AC，一個狀態(tài)條件寄存器和其他四個寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。 (1)標(biāo)明圖中四個寄存器的名稱。 A數(shù)據(jù)寄存器（DR） B指令寄存器(IR) C地址寄存器(AR) D程序計(jì)數(shù)器（PC）(2)簡述指令從主存取到控制器的數(shù)據(jù)通路。 PCARMIR2、參見下圖的數(shù)據(jù)通路，畫出數(shù)據(jù)指令“ADD R1,R3”的指令周期流程圖，指令含義是(R3)+(R1)R1。標(biāo)出各微操作信號序列。