電磁兼容考試重點(diǎn)要點(diǎn)

1、1、電磁兼容的概念電磁兼容（EMC是指設(shè)備或系統(tǒng)在所處的電磁環(huán)境中能正常工作且不對(duì)該環(huán)境 中任何其他事物構(gòu)成不能承受的電磁騷擾的能力。2、電磁兼容的三要素1、存在一定的噪聲源2、存在易受干擾的敏感器件3、存在著干擾傳播途徑3、PCB布局遵守的原則1、按照電路的信號(hào)流程安排各個(gè)功能電路單元的位置 ，使布局便于信號(hào)流通，并 使信號(hào)盡可能保持一致的方向。2、以每個(gè)功能電路的核心元件為中心，圍繞它來(lái)進(jìn)行布局。元器件應(yīng)均勻、整 齊、緊湊地排列在PCB上。盡量減少和縮短各元器件之間的引線(xiàn)和連接。3、在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應(yīng)盡可能使 元器件同一方向排列。這樣，不但美觀(guān)，而且

2、裝焊容易、易于批量生產(chǎn)。4、盡可能縮短高頻元器件之間的連線(xiàn)，設(shè)法減少它們的分布參數(shù)和互相間的電 磁干擾。易受干擾的元器件不能互相挨得太近，輸入和輸出元器件應(yīng)盡量遠(yuǎn)離。5、對(duì)于信號(hào)線(xiàn)，特別是高頻、接口信號(hào)線(xiàn)，一定要防止信號(hào)線(xiàn)之間的耦合問(wèn)題， 在PCB設(shè)計(jì)初期就要考慮到它們之間的走線(xiàn)關(guān)系。6、某些元器件貨導(dǎo)線(xiàn)之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放 電引出意外短路。帶高壓的元器件應(yīng)盡量布置在調(diào)試時(shí)手不易觸及的地方。7、重量超過(guò)14g的元器件,應(yīng)當(dāng)用支架加以固定，熱敏元件應(yīng)遠(yuǎn)離發(fā)熱元件。8、對(duì)于電位器、可調(diào)電感線(xiàn)圈、可變電壓器、微動(dòng)開(kāi)關(guān)等可調(diào)元件的布局，應(yīng)考慮整機(jī)的結(jié)構(gòu)要求。弱勢(shì)機(jī)內(nèi)調(diào)節(jié)

3、，應(yīng)放在印制板上便于調(diào)節(jié)的地方；若是機(jī)外調(diào) 節(jié)，其位置要與調(diào)節(jié)旋鈕在機(jī)箱面板上的位置相適應(yīng)。4、PCB分層是要考慮哪些因素1、信號(hào)層，特別是高速信號(hào)層一定要緊靠平面層，最好是緊靠地平面層。2、阻抗要求不嚴(yán)格的信號(hào)線(xiàn)可走微帶線(xiàn)，重要信號(hào)線(xiàn)一定要走帶狀線(xiàn)，并且對(duì)于 時(shí)鐘、復(fù)位、敏感信號(hào)線(xiàn)。最好用兩個(gè)地平面包圍起來(lái)。3、主電源平面（板上功率最大的那種電源一定要緊靠地平面，并且在地平面之 下。5、PCB布線(xiàn)遵守的原則1、輸入輸出墻用的導(dǎo)線(xiàn)應(yīng)盡量避免相鄰長(zhǎng)距離的平行（差分線(xiàn)除外，如果受密 度要求的限制，則一定按3W要求做。2、印制傳輸線(xiàn)拐彎處一般走圓弧形或135度角，而直角或小角度的夾角在高頻 電路中會(huì)

4、影響電氣性能。3、布線(xiàn)時(shí)盡量避免使用大面積銅箔，如果有些器件下面必須鋪銅箔，則最好用柵 格狀,并且要用許多過(guò)孔連到地平面上。4、印刷板傳輸線(xiàn)的最小寬度主要由導(dǎo)線(xiàn)與絕緣基板間的粘附強(qiáng)度以及流過(guò)它 們的電流值決定，但要考慮阻抗控制和生產(chǎn)加工能力。5、高密度器件、小間距期間的布線(xiàn)，必須采用寬度和空間極小的布線(xiàn)方式，最好 通過(guò)球下面的孔將信號(hào)線(xiàn)從下面引出，才能保證較高的成品率。6、電容選擇的要點(diǎn)ESR(等效電阻、ESL(等效電感、絕緣電阻、電介質(zhì)吸收、額定電壓和浪涌電 壓能力、工作頻率等參數(shù)。7、儲(chǔ)能電容安裝的位置要注意哪些1、PCB板的電源端2、子卡、外圍設(shè)備和子電路I/O接口和電源終端連線(xiàn)處3、功

5、率損耗電路和元器件的附近4、輸入電壓連接器的最遠(yuǎn)位置5、遠(yuǎn)離直流電壓輸入連接器的高密元件位置6、時(shí)鐘產(chǎn)生電路和脈動(dòng)敏感器件附近8、消除反射的端接方案：(1降低系統(tǒng)頻率以便在另一個(gè)信號(hào)加到傳輸線(xiàn)上之前傳輸線(xiàn)的反射達(dá)到穩(wěn)態(tài)(2縮短PCB走線(xiàn)以便反射在短時(shí)間達(dá)到穩(wěn)態(tài)；(3阻抗匹配消除反射。9、源端阻抗匹配源匹配端端接提供一種電路結(jié)構(gòu)，使驅(qū)動(dòng)器的輸出阻抗和電阻走線(xiàn)的阻抗匹配 反射系數(shù)為0.這種端接要求緩沖器阻抗與串聯(lián)阻抗的和等于線(xiàn)的特征阻抗。10、終端匹配幾種匹配方法的優(yōu)缺點(diǎn)是什么1、串聯(lián)匹配優(yōu)點(diǎn)：用聯(lián)電阻端匹配可提供較慢的上升時(shí)間，并且存在更小的剩余反射及產(chǎn)生 更小的EMI,這種端接方式有利于減少地

6、電位波動(dòng)，降低過(guò)沖，從而可增強(qiáng)信號(hào)傳輸質(zhì) 量。缺點(diǎn):當(dāng)TTL、CMOS器件出現(xiàn)在相同的網(wǎng)絡(luò)上時(shí) 邛聯(lián)端接匹配不是最佳的選 擇。當(dāng)驅(qū)動(dòng)分布負(fù)載時(shí)，通常不能使用串聯(lián)終端這是因?yàn)?，在走線(xiàn)路徑的中間，電壓僅 是電源電壓的一半，在走線(xiàn)中間的器件直到時(shí)鐘周期之后很久才能得到合適的電壓 值。2、并聯(lián)匹配優(yōu)點(diǎn):并聯(lián)電阻端匹配可用于分布負(fù)載，并且能夠全吸收傳輸波以消除反射。當(dāng) 分布負(fù)載用于走線(xiàn)路徑的終端時(shí)，并聯(lián)端接匹配對(duì)總線(xiàn)非常合適。缺點(diǎn):并聯(lián)電阻端接匹配最大的缺點(diǎn)就是額外增加電路的功耗 ，并且會(huì)降低噪聲 容限。因此，并聯(lián)電阻端接法在系統(tǒng)設(shè)備中使用廣泛，而在可移動(dòng)設(shè)備中則很少使 用。3、戴維南匹配優(yōu)點(diǎn):使用這種

7、端接方法可完全吸收發(fā)送的波而消除反射，并且尤其適用于總線(xiàn) 使用。缺點(diǎn):使用這種端接方法的不足之處是會(huì)增加系統(tǒng)的功率消耗，降低噪聲的容 限。4、RC網(wǎng)絡(luò)優(yōu)點(diǎn):RC端接匹配方法可在發(fā)布負(fù)載及總線(xiàn)布線(xiàn)中使用，以為它全吸收發(fā)送波， 可以消除反射，并且具有很低的直流功率損耗。缺點(diǎn):RC網(wǎng)絡(luò)端接的不足是它將非常高速的信號(hào)速率降低，另外,RC電路的時(shí)間 常數(shù)會(huì)導(dǎo)致電路中存在反射。所以，對(duì)于高頻、快速上升沿的信號(hào)應(yīng)多加考慮。5、二極管匹配優(yōu)點(diǎn):可限制走線(xiàn)過(guò)程的過(guò)沖。缺點(diǎn):對(duì)高速信號(hào)的頻率響應(yīng)11、串?dāng)_的產(chǎn)生和對(duì)電路的影響有哪些申擾的產(chǎn)生：即能量從一條線(xiàn)耦合到另一條線(xiàn)上。當(dāng)導(dǎo)線(xiàn)中通過(guò)交變電流時(shí)就 會(huì)產(chǎn)生磁場(chǎng)，當(dāng)

8、不同導(dǎo)線(xiàn)產(chǎn)生的電磁場(chǎng)發(fā)生互相作用是就會(huì)產(chǎn)生用擾。申擾對(duì)電路的影響：當(dāng)一個(gè)數(shù)字脈沖信號(hào)沿著信號(hào)線(xiàn)傳輸時(shí)、上升沿與下降沿 就會(huì)在鄰近線(xiàn)上產(chǎn)生連續(xù)的噪聲。遠(yuǎn)端噪聲與驅(qū)動(dòng)線(xiàn)路上的信號(hào)邊沿同時(shí)向遠(yuǎn)端傳 輸而近端噪聲則在信號(hào)邊沿產(chǎn)生并向近端傳輸。12、在設(shè)計(jì)過(guò)程中如何減少用擾1、不限條件允許的情況下，盡量拉大傳輸線(xiàn)間的距離；或者應(yīng)該盡可能地減少 相鄰傳輸線(xiàn)間的平行距離，最好不好在不同層間走線(xiàn)。2、在獲得相同目標(biāo)特征阻抗的情況下，應(yīng)該使布線(xiàn)層與參考平面間的介質(zhì)層可 能薄，這樣就加大了傳輸線(xiàn)與參考平面間的耦合度，減少相鄰傳輸線(xiàn)的耦合。3、對(duì)系統(tǒng)中關(guān)鍵傳輸線(xiàn)，可以改用差分線(xiàn)傳輸，以減少其他傳輸線(xiàn)對(duì)它的申擾； 也

9、可以將關(guān)鍵信號(hào)線(xiàn)夾在兩個(gè)地平面層內(nèi)。4、相鄰兩層的信號(hào)層走線(xiàn)方向應(yīng)該垂直，盡量不要平行走線(xiàn)以減少層間的用 擾。5、在保證信號(hào)時(shí)序的情況下，盡可能選擇轉(zhuǎn)換速度低的元器件，這樣電場(chǎng)與磁場(chǎng) 的變化速率慢一點(diǎn)，從而可減低申擾。6、盡量少在表層走線(xiàn)，因?yàn)楸韺泳€(xiàn)的電場(chǎng)耦合比中間層的要強(qiáng)。13、PCB走線(xiàn)3W原則是什么二平行走線(xiàn)間距離間隔必須不少于單一走線(xiàn)寬度的 3倍14、時(shí)鐘信號(hào)出問(wèn)題會(huì)導(dǎo)致哪些問(wèn)題影響時(shí)序；使時(shí)鐘偏移；振鈴;非線(xiàn)性邊沿；上沖/下沖;時(shí)鐘源的電源濾波；時(shí)鐘驅(qū)動(dòng) 電路會(huì)產(chǎn)生EMI問(wèn)題。15、時(shí)鐘系統(tǒng)的設(shè)計(jì)布局需要注意哪些時(shí)鐘晶體和相關(guān)電路應(yīng)布置在 PCB的中央位置并且要有良好的地層，而不是靠

10、 近I/O接口處，如果時(shí)鐘信號(hào)需要通過(guò)帶狀電纜聯(lián)到子卡或其他外部設(shè)備 ，需要在內(nèi) 部接口部位進(jìn)行端接處理，這是推薦為點(diǎn)對(duì)點(diǎn)業(yè)務(wù)所必須進(jìn)行的，另外時(shí)鐘端接對(duì)抑 制射頻發(fā)射很有效果，對(duì)提供時(shí)鐘源的晶體要求只能安裝在主 PCB上,不能將時(shí)鐘做 成子卡，使用插座進(jìn)行時(shí)鐘信號(hào)的傳輸。16、單板電源集中式與分布式供電的優(yōu)缺點(diǎn)集中式：優(yōu)點(diǎn):價(jià)格便宜缺點(diǎn)：1、可靠性差，一旦電壓變換器出現(xiàn)故障，整個(gè)系統(tǒng)就會(huì)癱瘓。2、適應(yīng)性差，系統(tǒng)重構(gòu)周期長(zhǎng)，成本高。3、系統(tǒng)的效率低，由于集中供電，整個(gè)系統(tǒng)的供電電流造成直流傳送線(xiàn)上的壓降很大，對(duì)低壓輸出尤其嚴(yán)重。分布式：優(yōu)點(diǎn)：1、可靠性高，由于各部分電源比較獨(dú)立，采用冗余設(shè)計(jì)和

11、備用電池比較容 易，局部功率小，散熱條件好2、適應(yīng)性強(qiáng)，系統(tǒng)重構(gòu)成本低。由于各部分功能獨(dú)立，同一封裝的模塊可以有很多個(gè)功率的等級(jí)，系統(tǒng)設(shè)計(jì)更改不用更改電源設(shè)計(jì)。3、系統(tǒng)效率高，電壓穩(wěn)定性好。減少了低壓大電流傳輸，線(xiàn)路損耗低。負(fù)載于電源距離近，減少了線(xiàn)路阻抗和干擾對(duì)供電系統(tǒng)的影響，輸出電壓穩(wěn)定性好。4、電磁兼容、安全性可以方便實(shí)現(xiàn)，并可易于設(shè)計(jì)分時(shí)啟動(dòng)等。5、全壽命周期費(fèi)用低。雖然材料成本高，電源初期的費(fèi)用高，但從全壽命周期費(fèi)用來(lái)看，分布式供電還是要便宜。這主要因?yàn)榉植际焦╇娒恳患?jí)模塊都是一個(gè)完整的變換模塊，相比于集中式供電系統(tǒng)，維護(hù)，擴(kuò)容費(fèi)用較低。缺點(diǎn)：電源初期的費(fèi)用高。17、電源設(shè)計(jì)時(shí)一般會(huì)

12、有哪些保護(hù)1、過(guò)流保護(hù)2、欠壓警告3、緩啟動(dòng)（1、延時(shí)加點(diǎn)2、遙控各模塊的開(kāi)啟時(shí)間4、過(guò)壓保護(hù)18、接地有哪三大類(lèi)1、出于設(shè)備工作需要接地；包括系統(tǒng)地、工作地、模擬地、數(shù)字地、功率地、 系統(tǒng)基準(zhǔn)地。2、出于設(shè)備安全的需要；包括安全地、保護(hù)地、設(shè)備防雷地、交流保護(hù)地、機(jī) 殼地。3、出于電磁兼容的需要；包括屏蔽接地、濾波接地、噪聲和干擾抑制、靜電接 地。19、接地的方法有幾種（4種1、浮地接地：設(shè)備內(nèi)部工作地與外部工作地隔離絕緣，系統(tǒng)的任何地線(xiàn)不通過(guò) 任何形式最終接到大地上。2、單點(diǎn)接地：系統(tǒng)或設(shè)備上僅有一點(diǎn)接地，有時(shí)也稱(chēng)為呈現(xiàn)形接地。3、多點(diǎn)接地：在高頻電路中必須使用多點(diǎn)接地，并且要求每根接地線(xiàn)

13、的長(zhǎng)度小 于信號(hào)波長(zhǎng)的1/20，各線(xiàn)路貨部件分別采用最短的接地線(xiàn)并且多出進(jìn)行接地。4、混合接地20、PCB接地設(shè)計(jì)原則有哪些1、需要設(shè)置多少種地2、各種地在哪里分開(kāi)貨合一3、各種地通過(guò)什么器件連接21、多層電路板的設(shè)計(jì)準(zhǔn)則（每層分別是什么層4層:信號(hào)、地層、電源、信號(hào)6層:信號(hào)、地層、信號(hào)、信號(hào)、電源、信號(hào)8層:信號(hào)、信號(hào)、地層、信號(hào)、信號(hào)、電源、信號(hào)、信號(hào)10層:信號(hào)、地層、信號(hào)、信號(hào)、地層、電源、信號(hào)、信號(hào)、地層、信號(hào)22、什么是20H原則因磁場(chǎng)效應(yīng)導(dǎo)致射頻電流存在于電源和地平面的邊緣處，一般被人們稱(chēng)之為邊緣效應(yīng)，特別是在高頻系統(tǒng)上此種現(xiàn)象非常明顯，當(dāng)使用高速系統(tǒng)或高速時(shí)鐘時(shí)，電源 平面可

14、能向空間和附近的電路耦合射頻電流，為了減少這種耦合效應(yīng)，要求所有的電 源平面物理上比其相鄰的地平面小 20H。23、靜電放電對(duì)元器件有哪些危害1、直接故障1、PCB上集成電路經(jīng)受靜電放電時(shí)，放電賄賂的電阻通常都很小，無(wú)法限制放 電電流。2、靜電放電還會(huì)引起IC器件的閂(shuan鎖,特別是CMOS器件的閂鎖。不用背閂鎖效應(yīng)是由NMOS的有源區(qū)、P襯底、N阱、PMOS的有源區(qū)構(gòu)成 的n-p-n-p結(jié)構(gòu)產(chǎn)生的，當(dāng)其中一個(gè)三極管正偏時(shí)，就會(huì)構(gòu)成正反饋形成閂鎖3、導(dǎo)致芯片驅(qū)動(dòng)電源產(chǎn)生反向驅(qū)動(dòng)。2、潛在故障對(duì)某些集成電路，雖然PN結(jié)收到靜電放電的損傷，但電路參數(shù)的退化并不明顯， 只給電路留下了隱患，使該電路在以后的加電工作中，參數(shù)退化逐漸加重。24、在設(shè)計(jì)連接器在選擇設(shè)計(jì)時(shí)為避免電磁干擾時(shí)應(yīng)遵守哪4個(gè)原則(1在信號(hào)連接器中使用更多的接地端，使每一根信號(hào)線(xiàn)都和接地端相鄰，以降低 連接