QuartusII21基本設(shè)計規(guī)程

1、精心整理第2章Quartus n應(yīng)用向?qū)uartusII是Altera 公司的綜合性 PLD開發(fā)軟件,支持原理圖、 VHDLVerilogHDL 以及 AHDL( AlteraHardwareDescriptionLanguage)等多種設(shè)計輸入形式,內(nèi)嵌自有的綜合器以及仿真器,可以完成從設(shè)計輸入到硬件配置的完 整PLD設(shè)計流程.QuartusII可以在XP、Linux以及Unix上使用,除了可以使用Tcl腳本完成設(shè)計流程外,提供了完善的用戶圖形界面設(shè)計方式.具有運行速度快,界面 統(tǒng)一,功能集中,易學(xué)易用等特點.QuartusII 支持 Altera 的IP核,包含了 LPM/MegaFun

2、ction宏功能模塊庫, 使用戶可以充分利用成熟的模塊,簡化了設(shè)計的復(fù)雜性、加快了設(shè)計速度.對 第三方EDA工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第 三放EDA工具.此外,QuartusII 通過和 DSPBuilder工具與 Matlab/Simulink 相結(jié)合,可以方便地實現(xiàn)各種 DSP應(yīng)用系統(tǒng)；支持 Altera的片上可編程系統(tǒng) (SOPC開發(fā), 集系統(tǒng)級設(shè)計、嵌入式軟件開發(fā)、可編程邏輯設(shè)計于一體,是一種綜合性的開 發(fā)平臺.MaxplusII作為Altera的上一代PLD設(shè)計軟件,由于其出色的易用性而得到了廣泛的應(yīng)用. 目前Altera 已經(jīng)停止了對 MaxplusI

3、I的更新支持,QuartusII 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變.Altera在QuartusII中包含了許多諸如 SignalTapll 、ChipEditor 和RTLViewer的設(shè)計輔助工具,精心整理集成了 SOPC和HardCopy設(shè)計流程,并且繼承了Maxplusll友好的圖形界面及簡便的使用方法.AlteraQuartusll作為一種可編程邏輯的設(shè)計環(huán)境,由于其強大的設(shè)計水平和直觀易用的接口,越來越受到數(shù)字系統(tǒng)設(shè)計者的歡送.Altera的Quartusll可編程邏輯軟件屬于第四代PLD開發(fā)平臺.該平臺支持一個工作組環(huán)境下的設(shè)計要求,其中包括支持基于ln ter

4、net的協(xié)作設(shè)計.Quartus 平臺與 Cade nee、 ExemplarLogic 、 Men torGraphics 、 Syno psys 禾口 Synplicity 等EDA供給商的開發(fā)工具相兼容.改良了軟件的 LogicLock模塊設(shè)計功能,增添了FastFit編譯選項,推進了網(wǎng)絡(luò)編輯性能,而且提升了調(diào)試水平.支持MAX7000/MAX300C等乘積項器件2.1根本設(shè)計流程本節(jié)以十進制計數(shù)器為例,通過實現(xiàn)流程,詳細介紹Quartusll的重要功能和使用方法2.1.1建立工作庫文件和編輯設(shè)計文件'7療 任何一項設(shè)計都是一項工程Project,都必須首先為此工程建立一個放置與

5、此工,-jI'程相關(guān)的所有設(shè)計文件的文件夾.此文件夾將被EDA軟件默認為工作庫WorkLibrary . 一般,不同的設(shè)計工程最好放在不同的文件夾中,而同一工程的所有文件都必須放在同 一文件夾中.在建立了文件夾后就可以將設(shè)計文件通過Quartus?ll的文本編輯器編輯并 存盤.注意不要將文件夾設(shè)在計算機已有的安裝目錄中,更不要將工程文件直接放在安 裝目錄中1新建一個文件夾.這里假設(shè)本項設(shè)計的文件夾取名為jsq,在E盤中,路徑為E:jsq.注意,文件夾名不能用中文,也最好不要用數(shù)字.精心整理(2)輸入源程序.翻開計算機桌面上圖表,選擇菜單Filet Desig nFiles中選擇編譯文件

6、的語言類型,這里選擇VHDL圖2.1.1選擇編譯文件的語言類型圖2.1.2源程序輸入窗口十進制計數(shù)器源程序如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT10ISPORT(CLK,RST,EN:INSTD_LOGIC;CQ:OUTSTD_LOGIC_VECTOR(3DOWNTOO);COUT:OUTSTD_LOGIC);ENDCNT10;ARCHITECTUREbehavOFCNT10ISBEGINPROCESS(CLK,RST,EN)I 1VARIABLECQI:STD_LOG

7、IC_VECTOR(3DOWNTO0);BEGINIFRST='1'THENCQI:=(OTHERS=>'0');-計數(shù)器異步復(fù)位ELSIFCLK'EVENTANDCLK='1'THEN檢測時鐘上升沿IFEN='1'THEN-檢測是否允許計數(shù)(同步使能)IFCQI<9THENCQI:=CQI+1;-允許計數(shù),檢測是否小于9ELSECQI:=(OTHERS=>'0');-大于9,計數(shù)值清零ENDIF;ENDIF;ENDIF;IFCQI=9THENCOUT<='1'-計數(shù)

8、大于9,輸出進位信號ELSECOUT<='0；ENDIF;CQ<=CQI;-將計數(shù)值向端口輸出ENDPROCESS;ENDbehav;(3)文件存盤選擇File tSaveAs命令,找到已建立的文件夾E:jsq ,存盤文件名應(yīng)與實體的名字一致,即CNT10其界面圖2.1.3文件存盤單擊“否(N)按鈕,那么按以下方法進入創(chuàng)立工程流程.2.1.2創(chuàng)立工程使用NewProjectWizard可以為工程指定工作目錄、分配工程名稱以及指定最高層設(shè)計實體的名稱,還可以指定要在工程中使用的設(shè)計文件、其他源文件、用戶庫在有效器件 精心整理和EDA工具,以及目標器件系列和具體器件等.(1)

9、翻開建立新工程治理窗選擇File NewPrejectWizard工具選項創(chuàng)立設(shè)計工程命令,即彈出“工程設(shè)置圖 2.1.4 利用 NewPrejectWizard 創(chuàng)立工程 CNT10(2) 將設(shè)計文件參加工程中單擊圖2.1.4name欄的按鈕,將與工程相關(guān)的所有 VHD文件參加此工程,參加完 成后單擊Next按鈕.此工程參加的方法有兩種：第一種是單擊AddAll按鈕,將設(shè)定的工程目錄中的所有VHD文件參加到工程文件欄中；第二種方法是單擊“Add-"按鈕,從工程目錄中選出相關(guān)的VHD文件.；'-1圖2.1.5將所有的工程VHD文件參加此工程圖(3) 選擇仿真器、綜合器和目標器

10、件的類型Famil欄選芯片系列,在此選Cyclone系列,在有效器件列表中選擇專用器件,分別 選擇封裝形式為PQFP引腳輸出240,器件速度級別為8,選擇此系列的具體芯片是 EP1C6Q240C這里EP1C表示Cyclo ne系列及此器件的規(guī)模.設(shè)計完成后單擊Fi nish按鈕.圖2.1.6仿真器和綜合器類型設(shè)置圖designentry/synthesis用于選擇輸入的 HDI類型和綜合工具.EDAsimulation用于選擇仿真工具.EDAtiminganalysis 工程設(shè)置統(tǒng)計Quartus H將工程信息存儲在工程配置文件中,它包含有關(guān)Quartus H工程的所有 信息,包括設(shè)計文件、波

11、形文件、Signa1TapH文件、內(nèi)存初始化文件等,以及構(gòu)成 工程的編譯器、仿真器和軟件構(gòu)建設(shè)置.建立工程后,可以使用工具欄的Project ADD/RemoveFilesProject頁在工程中添加和刪除、設(shè)計其它文件,在執(zhí)行Quartus H的Analysis&Synthesis期間,Quartus精心整理H將按ADD/RemoveFilesProject頁中顯示的順序處理文件.圖2.1.7工具設(shè)置窗口圖2.1.8“工程設(shè)置統(tǒng)計窗口2.1.3編譯前設(shè)置選擇FPGA目標芯片.目標芯片的選擇也可以這樣來實現(xiàn)：選擇Assignmemts菜單中的settingsDevice&Pin

12、Options 按鈕,進入選擇窗,這將彈出Device&PinSerial.這種方式只對專用的Flash技術(shù)的配置器件專用于 Cyclone系列FPGA的EPCS4和EPCS1 等進行編程.注意,PC機對FPGA勺直接配置方式都是JTAG方式,而對于FPGA進 行所謂“掉電保護式編程通常有兩種：主動串行模式 ASMode和被動串行模式PSMode.對 EPCS1/EPCS的編程必須用 ASMode選擇配置器件工作方式圖2.1.4全程編譯Quartusll編譯器是由一系列處理模塊構(gòu)成的,這些模塊負責(zé)對設(shè)計工程的檢錯,邏輯綜合、結(jié)構(gòu)綜合、輸出結(jié)果的編輯配置,以及時序分析.在這一過程中, 將

13、設(shè)計工程適配到FPGA/CPLD目標器中,同時產(chǎn)生多種用途的輸出文件,如功能和 時序信息文件、器件編程的目標文件等.編譯器首先檢查出工程設(shè)計文件中可能錯 誤信息,供設(shè)計者排除.然后產(chǎn)生一個結(jié)構(gòu)化的以網(wǎng)表文件表達的電路原理圖文件.編譯前首先選擇 Processing菜單的StartCompilation項,啟動全程編譯.這里所謂的全程編譯Compilation 包括以上提到的QuartusII對設(shè)計輸入的多項處理操 作,其中包括排錯、數(shù)據(jù)網(wǎng)表文件提取、邏輯綜合、適配、裝配文件仿真文件與 編程配置文件生成,以及基于目標器件的工程時序分析等.編譯過程中要注意工 程治理窗下方的“ Processing

14、 欄中的編譯信息.如果工程中的文件有錯誤,啟動 編譯后在下方的ProcessingProcessing欄顯示出的語句格式錯誤,可雙擊錯誤信息 條文,即彈出對應(yīng)的vhd工程cnt10的層次結(jié)構(gòu)和其中結(jié)構(gòu)模塊耗用的邏輯宏單元數(shù)；精心整理在此欄下是編譯處理流程,包括數(shù)據(jù)網(wǎng)表建立、邏輯綜合、適配、配置文件裝配和時序分析等.最下欄是編譯處理信息；中欄Compilatio nReport欄是編譯報告項 目選擇菜單,點擊其中各項可以詳細了解編譯與分析結(jié)果.全程編譯后信息圖2.1.5時序仿真對工程編譯通過后,必須對其功能和時序性質(zhì)進行仿真測試,以了解設(shè)計結(jié)果是否滿足原設(shè)計要求.以 VWF文件方式的仿真流程的詳

15、細步驟如下：1翻開波形編輯器.選擇菜單File中的New項,在New窗口中選擇OtherFiles中的 VectorWaveform選擇編輯矢量波形文件波形編輯器*廠*丨丿 7* . 2設(shè)置仿真時間區(qū)域,對于時序仿真來說,將仿真時間設(shè)置在一個合理的時i 1 I 1 t'間區(qū)域上十分重要.通常設(shè)置時間范圍在數(shù)十微妙間.首先在Edit菜單中選擇End卩s,單擊OK按鈕結(jié)束設(shè)置.設(shè)置仿真時間長度3 將工程CNT1的端口信號節(jié)點選入波形編輯器中.方法是首先選擇View菜單中的UtilityWindows 項的NodeFinderFilter 框中選Pins:all通常已默認選此 I廠/;:弋

16、項,然后單擊List按鈕,于是在下方的NodesFound窗口中出現(xiàn)設(shè)計中的CNT10工 程的所有端口引腳名.CNT10的信號節(jié)點注意如果此對話框中的“ List 不顯示CNT1工程的端口引腳名,需要重新編譯一次,即選擇Processing宀StartCompilation ,然后再重復(fù)以上操作過程.最后,用鼠標將重要的端口節(jié)點 CLK EN RST COU和輸出總線信號CC分別拖到波形編 輯窗,結(jié)束后關(guān)閉NodesFound窗口.單擊波形窗左側(cè)的“全屏顯示副按鈕,使全屏顯示,并單擊“放大縮小 time選項,在Endtime選擇窗中選擇適當?shù)姆抡鏁r間精心整理域,如可選10us,以便有足夠長的觀

17、察時間.拖入節(jié)點后波形編輯器(4)波形文件存盤.選擇File中的Saveas,將以默認名為CNTIO.vwf的波形文件存入文件夾E:jsqvwf鼓勵波形文件存盤(5)編輯輸入波形(輸入鼓勵信號).用鼠標左鍵口的時鐘信號名 CLK使之變 成藍色條,再單擊左列的時鐘設(shè)置鍵 劃卩s,這里不需要改變,下局部CLK的時鐘周 期設(shè)置為50ns; Clock窗口中的Dutycycle時鐘脈沖周期及占空比設(shè)置窗口設(shè)置好的鼓勵信號波形圖“CQ左旁的“ +,那么能展開此總線中的所有信號；如果雙擊此“+在該對話框* L? IJ '7* .的Radix欄有4種選擇,這里可選擇無符號十進制整數(shù)Un sig ne

18、dDecimal表達方式.最后對波形文件再次存盤.,:-信號數(shù)據(jù)格式設(shè)置圖(7) 仿真方式的選擇在Quartur H軟件中仿真方式有兩種,功能仿真和時序仿真,此例選擇功能仿真,方法是：在工具欄中選擇 processing宀Simulatermode處是時序仿真和功能仿真選 I 1擇窗口,此例選擇功能仿真 Functionl.選好后單擊GenerateFunctionalSimulater仿真方式選擇窗口(8) 仿真器參數(shù)設(shè)置選擇菜單Assignment宀選擇仿真參數(shù)設(shè)置窗口(9) 啟動仿真器.現(xiàn)在所有設(shè)置進行完畢,在菜單Processing項下選擇StartSimulation,也可以選擇工具欄上的圖表 囹.(8) 觀察仿真結(jié)果.仿真波形文件“ Simulatio nReport 宀Fit in wi ndow (即選 擇全時域顯示)精心整