集成電路版圖設(shè)計(jì)報(bào)告

1、集成電路版圖設(shè)計(jì)實(shí)驗(yàn)報(bào)告 班 級(jí)：微電子1302班 學(xué) 號(hào)：1306090226 姓 名：李根 日 期：2016年1月10日一：實(shí)驗(yàn)?zāi)康模菏煜C設(shè)計(jì)軟件Cadence Layout Editor的使用方法，掌握集成電路原理圖設(shè)計(jì)，原理圖仿真以及版圖設(shè)計(jì)的流程方法以及技巧。二：實(shí)驗(yàn)內(nèi)容1.Linux常用命令及其經(jīng)典文本編輯器vi的使用 ：了解Linux操作系統(tǒng)的特點(diǎn)。 ：熟練操作如何登錄、退出以及關(guān)機(jī)。 ：學(xué)習(xí)Linux常用的軟件以及目錄命令。 ：熟悉經(jīng)典編輯器vi的基本常用操作。2. CMOS反相器的設(shè)計(jì)和分析 ：進(jìn)行cmos反相器的原理圖設(shè)計(jì)。 ：進(jìn)行cmos反相器的原理圖仿真。 ：進(jìn)行c

2、mos反相器的版圖設(shè)計(jì)。3.CMOS與非門(mén)的設(shè)計(jì)和分析 ：進(jìn)行cmos與非門(mén)的原理圖設(shè)計(jì)。 ：進(jìn)行cmos與非門(mén)的原理圖仿真。 ：進(jìn)行cmos與非門(mén)的版圖設(shè)計(jì)4.CMOS D觸發(fā)器的設(shè)計(jì)和分析 ：進(jìn)行cmosD觸發(fā)器的原理圖設(shè)計(jì)。 ：進(jìn)行cmosD觸發(fā)器的原理圖仿真。 ：進(jìn)行cmosD觸發(fā)器的版圖設(shè)計(jì)。5. 對(duì)以上的學(xué)習(xí)進(jìn)行總結(jié) ：總結(jié)收獲學(xué)習(xí)到的東西。 ：總結(jié)存在的不足之處。 ：展望集成電路版圖設(shè)計(jì)的未來(lái)。三：實(shí)驗(yàn)步驟（CMOS反相器）1. CMOS反相器原理圖設(shè)計(jì)內(nèi)容：首先建立自己的Library，建立一個(gè)原理圖的cell，其次進(jìn)行原理圖通過(guò)調(diào)用庫(kù)里面的器件來(lái)繪制原理圖，然后進(jìn)行檢錯(cuò)及修正

3、，具體操作如下：在Terminal視窗下鍵入icfb，打開(kāi)CIW；ToolLibrary Manager；FileNewLibrary；在name欄填上Library名稱；選擇Compile a new techfile；鍵入/0.6um.tf；FileNewCell view,在cell name鍵入inv，tool選擇schematic，單擊OK；點(diǎn)擊Schematic視窗上的指令集AddInstance，出現(xiàn)Add Instance視窗；通過(guò)Browse analogLib庫(kù)將要用到的元件添加進(jìn)來(lái)；快捷鍵W進(jìn)行元器件之間的連接；快捷鍵P根據(jù)input和output進(jìn)行引腳的添加并連接；點(diǎn)

4、擊各個(gè)元器件快捷鍵q對(duì)相關(guān)的信息進(jìn)行標(biāo)注，如model name，width，length；DesignCheck and Save，若有錯(cuò)誤則原理圖上相應(yīng)部分會(huì)閃動(dòng)，選擇CheckFind Marker查看錯(cuò)誤的原因；DesignCreate cellviewFrom cellview產(chǎn)生反相器；點(diǎn)擊【artName】快捷鍵q出現(xiàn)屬性窗口，根據(jù)特性改成相應(yīng)名字；用add/shape來(lái)修飾symbol進(jìn)行外觀的修飾；查錯(cuò)并保存。2. CMOS反相器原理圖仿真在schematic view窗口中選擇toolsanalog environment點(diǎn)擊setupsimulator/Director/

5、Host來(lái)選擇仿真工具，一般采用默認(rèn)即可；點(diǎn)擊setupmodel path來(lái)指定所選的模型；添加輸入端信號(hào)；單擊AnalysisChoose選擇分析類型以及仿真時(shí)間；添加需要測(cè)定的引腳；生成網(wǎng)表并仿真；保存仿真文件；3. CMOS反相器版圖設(shè)計(jì)首先建立自己的文件夾并導(dǎo)入庫(kù)文件，運(yùn)行Cadence在其中建立自己的工藝庫(kù)、設(shè)計(jì)庫(kù)和版圖庫(kù)，再用自己的庫(kù)打開(kāi)畫(huà)版圖的界面。步驟：PSUBNWELLACTIVEPOLY1NIMPPIMPCONTACTMETAL1四：實(shí)驗(yàn)結(jié)果 （見(jiàn)附圖）5 實(shí)驗(yàn)心得設(shè)計(jì)方法、技巧以及要注意的問(wèn)題1、 連接電路圖時(shí)，需要注意節(jié)點(diǎn)的處理，不能有兩條線同時(shí)連到一個(gè)節(jié)點(diǎn)上，否則在

6、Check時(shí)會(huì)提示錯(cuò)誤，例如“vdc”的所有“”極要接地，就不能把這些連線全部都連接到“gnd”的一個(gè)點(diǎn)上，應(yīng)該把它們?nèi)糠珠_(kāi)。2、 同樣的，繪制版圖時(shí)候，對(duì)管子的排版要做到心中有數(shù)，既不能太分散，也不能過(guò)于緊湊，太分散的話，整個(gè)圖面看起來(lái)就太空曠，太緊湊的話，DRC的時(shí)候容易產(chǎn)生太多的白色交叉線，事后調(diào)整排版，就又得花費(fèi)不必要的時(shí)間了。3、 版圖繪制的過(guò)程中，要盡量避免不同材料之間的交叉重疊，過(guò)多的重疊就太影響美觀，當(dāng)然，避無(wú)可避的時(shí)候，要靈活的進(jìn)行排版，注意控制交叉材料的長(zhǎng)度與寬度，總之，我們的版圖一定要盡可能漂亮?？偨Y(jié) 掌握cadence的使用，的確花費(fèi)了我好長(zhǎng)的時(shí)間，為了這個(gè)實(shí)驗(yàn)，我仔

7、仔細(xì)細(xì)的看了cadence使用手冊(cè)，但是我發(fā)現(xiàn)按照使用手冊(cè)的操作，有些步驟不能夠順利進(jìn)行下去，所以我在網(wǎng)上下載了好多關(guān)于版圖設(shè)計(jì)的課件、cadence使用介紹，也在實(shí)驗(yàn)室學(xué)長(zhǎng)學(xué)姐們的指導(dǎo)下，最終完成了一個(gè)很簡(jiǎn)單的異或門(mén)實(shí)驗(yàn)。 電路圖的連接需要我很仔細(xì)很仔細(xì)，哪一根線對(duì)應(yīng)哪一個(gè)管子，節(jié)點(diǎn)之間的處理，不容一點(diǎn)疏忽，同樣，版圖繪制中，接觸孔的設(shè)置，相同材料的銜接，接觸孔的完全覆蓋，阱與高低電平之間的連接，都是注意點(diǎn)。 每個(gè)PMOS管的襯底接電源，每個(gè)NMOS的襯底接地，否則CHECK結(jié)果中會(huì)有Warning。 定義各個(gè)端口信號(hào)時(shí)，要盡可能的把相同端口連接到一起，盡可能少做一些“Pin”，例如這里我做

8、的雖然有8根MOS管，但是輸入信號(hào)僅僅是兩個(gè)，我就沒(méi)必要把每一根管子都定義輸入信號(hào)，兩個(gè)“Pin”就足以了，太多的話，就需要給每一根管子都加脈沖電平（vpulse），這樣就太混亂了。每個(gè)PMOS管的襯底接電源，每個(gè)NMOS的襯底接地，否則CHECK結(jié)果中會(huì)有Warning。在學(xué)習(xí)和使用cedence的過(guò)程中，不僅讓我們初步體會(huì)到了版圖設(shè)計(jì)的基本過(guò)程，同時(shí)也讓我們體會(huì)到版圖設(shè)計(jì)的艱辛。驗(yàn)證時(shí)出現(xiàn)的一系列的錯(cuò)誤擺在面前時(shí)，尤其是DRC驗(yàn)證過(guò)程中一次次出現(xiàn)的大片errors，我曾經(jīng)覺(jué)得很失望，但是我沒(méi)有放棄驗(yàn)證，從每一步耐心的檢驗(yàn)錯(cuò)誤，最終得到成功，那種喜悅的心情更加令人難忘?？偠灾@個(gè)過(guò)程讓我

9、收獲了許多。發(fā)展趨勢(shì)： 在集成電路（IC）發(fā)展初期，電路設(shè)計(jì)經(jīng)歷了從器件的物理版圖設(shè)計(jì)到集成電路單元庫(kù)的出現(xiàn)，使得集成電路設(shè)計(jì)從器件級(jí)進(jìn)入邏輯級(jí)，這種設(shè)計(jì)思想使得諸多電路和邏輯設(shè)計(jì)師能夠直接參與集成電路設(shè)計(jì)，極大地推動(dòng)了IC產(chǎn)業(yè)的發(fā)展。盡管IC的速度高、功耗小，但由于PCB板中IC芯片之間的連線延時(shí)、PCB板 可靠性以及重量等因素的限制，整機(jī)系統(tǒng)的性能受到了極大地限制。目前隨著微電子制造技術(shù)的發(fā)展，21世紀(jì)的微電子技術(shù)將從目前的4G時(shí)代逐步向3T時(shí)代邁進(jìn)。 正是在需求牽引和技術(shù)推動(dòng)的作用下，出現(xiàn)了將整個(gè)系統(tǒng)集成在一個(gè)或幾個(gè)微電子芯片上的集成系統(tǒng)（IS）或系統(tǒng)芯片（SOC）概念。從分立元器件到集

10、成電路，再由集成電路過(guò)渡到系統(tǒng)集成。它不僅是技術(shù)的革新，同時(shí)也是時(shí)代的進(jìn)步。它對(duì)微電子技術(shù)的推動(dòng)作用將不亞于自20世紀(jì)50年代末快速發(fā)展起來(lái)的集成電路技術(shù)。微電子技術(shù)從IC向IS轉(zhuǎn)變不僅是一種概念上的突破，是信息技術(shù)發(fā)展的必然結(jié)果，它必將導(dǎo)致又一次以微電子技術(shù)為基礎(chǔ)的信息技術(shù)革命，21世紀(jì)的今天將是IS技術(shù)真正快速發(fā)展的時(shí)代。 鑒于集成電路IS技術(shù)的發(fā)展，隨著技術(shù)水平的不斷提高版圖設(shè)計(jì)也在不斷升級(jí)。由一開(kāi)始的手工繪制、檢測(cè)到人工平臺(tái)繪制、檢測(cè)再到智能平臺(tái)繪制、DRC/LVS智能檢測(cè)。而在剛剛結(jié)束的版圖設(shè)計(jì)課中，老師告訴我們現(xiàn)在制作版圖的公司都有自己的標(biāo)準(zhǔn)單元庫(kù)，從基本的Cell、MOS單元到反相器、定時(shí)器、加法器的基本器件版圖都囊括其中，很多簡(jiǎn)單集成電路版圖都不用設(shè)計(jì)人員親自動(dòng)手畫(huà)，直接從自己的單元庫(kù)中調(diào)用就行，當(dāng)然各公司標(biāo)準(zhǔn)單元庫(kù)的規(guī)模不一樣，規(guī)模較大、體系較完善的公司其標(biāo)準(zhǔn)單元庫(kù)就越豐富