(完整版)數(shù)字電子技術練習題及答案-7頁

1、數(shù)字電子技術練習題及答案一、填空題1、（238）10= （ 11101110 ）2 =（ EE ）16。（110110.01）2=（ 36.4 ）16=（ 54.25 ）10。2、德？摩根定理表示為 AB =（ a b ） , A_B =（ A b ）o3、數(shù)字信號只有（ 兩）種取值，分別表示為（0 ）和（1 ）。4、異或門電路的表達式是 （A B AB AB ）；同或門的表達式是（AO B AB A B ） o5、組成邏輯函數(shù)的基本單元是（ 最小項）。6、與最小項 ABC相鄰的最小項有（ABC ）、（ AB C ）和（ABC ）。7、基本邏輯門有（與門）、（或門）和（非門）三種。復合門有（與

2、非門）、（或非門）、（與或非門） 和（異或門）等。8、9、10、最簡與或式的定義是乘積項的（個數(shù)最少），每個乘積項中相乘的（變量個數(shù)也最少）的與或表達式。11、在正邏輯的約定下，“1”表示（高電平），“0”表示（低電平）。在負邏輯的約定下，“1”表示（低電 平），“0”表示（高電平）。12、一般TTL門電路輸出端（不能）直接相連，實現(xiàn)線與。（填寫“能”或“不能”）13、三態(tài)門的三種可能的輸出狀態(tài)是（高電平 卜（低電平）和（高阻態(tài)）。14、實現(xiàn)基本和常用邏輯運算的 （電子電路），稱為邏輯門電路，簡稱門電路。15、在TTL三態(tài)門、OC門、與非門、異或門和或非門電路中，能實現(xiàn)“線與”邏輯功能的門為（

3、 OC門），能實 現(xiàn)總線連接方式的的門為（三態(tài)門）。16、T TL與非門的多余輸入端不能接（ 低）電平。17、18、真值表是將輸入邏輯變量的（所有可能取值）與相應的（輸出變量函數(shù)值 ）排列在一起而組成的表格。19、組合邏輯電路是指任何時刻電路的穩(wěn)定輸出，僅僅只決定于（該時刻各個輸入變量的取值 ）。20、用文字、符號或者數(shù)碼表示特定對象的過程叫做（編碼）。把代碼的特定含義翻譯出來的過程叫（譯碼）。在幾個信號同時輸入時，只對優(yōu)先級別最高的進行編碼叫做（優(yōu)先編碼 ）。21、兩個1位二進制數(shù)相加，叫做（ 半加器）。兩個同位的加數(shù)和來自低位的進位三者相加，叫做（ 全加器）。22、比較兩個多位二進制數(shù)大小

4、是否相等的邏輯電路，稱為（數(shù)值比較器）。23、半導體數(shù)碼顯示器的內部接法有兩種形式：共（陽）極接法和共（陰）極接法。對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應采用（低）電平驅動的七段顯示譯碼器。24、能夠將（1個）輸入數(shù)據(jù)，根據(jù)需要傳送到（ m個）輸出端的任意一個輸出端的電路，叫做數(shù)據(jù)分配 器。25、在多路傳輸過程中，能夠根據(jù)需要將（其中任意一路挑選出來）的電路，叫做數(shù)據(jù)選擇器，也稱為多路選擇器或多路開關。26、觸發(fā)器又稱為雙穩(wěn)態(tài)電路，因為它具有（ 兩個）穩(wěn)定的狀態(tài)。27、根據(jù)邏輯功能不同， 觸發(fā)器可分為（RS觸發(fā)器）、（D觸發(fā)器）、（JK觸發(fā)器）、（T觸發(fā)器）和（T' 觸發(fā)器）等。根據(jù)邏

5、輯結構不同，觸發(fā)器可分為（ 基本觸發(fā)器）、（同步觸發(fā)器）和（邊沿觸發(fā)器）等。28、JK觸發(fā)器在JK=00時，具有（保持）功能，JK=11時；具有（翻轉）功能；JK=01時，具有（置 0 ）功能；JK=10時，具有（置1 ）功能。29、JK觸發(fā)器具有（保持）、（置0 ）、（置1 ）和（翻轉）的邏輯功能。D觸發(fā)器具有（置0 ）和（置 1 ）的邏輯功能。RS觸發(fā)器具有（保持）、（置0 ）和（置1 ）的邏輯功能。 T觸發(fā)器具有（保持）和（翻 轉）的邏輯功能。T'觸發(fā)器具有（ 翻轉）的邏輯功能。30、邊沿觸發(fā)器具有共同的動作特點，即觸發(fā)器的次態(tài)僅取決于CP信號（上升沿或下降沿 ）到來時刻輸入的邏

6、輯狀態(tài)，而在這時刻之前或之后，輸入信號的變化對觸發(fā)器輸出的狀態(tài)沒有影響。31、基本RS觸發(fā)器的特性方程是（ Qn1 S RQn ）；其約束條件是（ RS 0 ）。JK觸發(fā)器的特性方程 是（Qn1 JQn Kon ）；D觸發(fā)選空寺性方程是（Qn1 D ）；T觸發(fā)器的特性方程是（Qn 1 TQn TQn ）； T'觸發(fā)器的特性方程是（ Qn 1 Qn ）。32、時序邏輯電路的邏輯功能的特點是任何時刻電路的穩(wěn)定（輸出），不僅和（該時刻的輸入信號 ）有關，而且還取決于（電路原來的狀態(tài) ）。33、時序邏輯電路一定包含有作為存儲單元的（ 觸發(fā)器），時序電路中可以沒有（ 組合）電路，但不能沒有 （觸

7、發(fā)器）。34、時序邏輯電路的邏輯功能通?？捎茫ㄟ壿嫳磉_式）、（狀態(tài)表）、（卡諾圖）、（狀態(tài)圖）和（時序圖）等方式描述。35、時序邏輯電路按觸發(fā)器時鐘端的連接方式不同可以分為（同步時序邏輯電路）和（異步時序邏輯電路 ）兩類。36、可以用來暫時存放數(shù)據(jù)的器件稱為（寄存器 ）。寄存器分為（基本寄存器）和（移位寄存器 ）兩種。37、若ROM有5根地址輸入線，有 8根數(shù)據(jù)輸出線，則 ROM的字線數(shù)為（32 ）, ROM的容量為（256 ）。38、把移位寄存器的（ 輸出以一定方式饋送到）串行輸入端，即得到（移位寄存器型）計數(shù)器。39、一個十進制加法計數(shù)器需要由（4個）JK觸發(fā)器組成。40、RAM與ROM比

8、較，其優(yōu)點是（ 讀寫方便，使用靈活）；缺點是（掉電丟失信息）。41、順序脈沖發(fā)生器可分成（ 計數(shù)型）和（移位型）兩大類。42、555定時器由（分壓器）、（比較器）、（基本RS觸發(fā)器）、（晶體管開關）和（輸出緩沖器）五部 分組成。43、施密特觸發(fā)器有兩個穩(wěn)定狀態(tài)（“0”態(tài)和“ 1”態(tài)），其維持與轉換完全取決于（輸入電壓的大小 ）。44、單穩(wěn)態(tài)觸發(fā)器狀態(tài)有一個（穩(wěn)定狀態(tài)）和一個（暫穩(wěn)狀態(tài) ）。45、多諧振蕩器是一種（自激振蕩）電路，它沒有（ 穩(wěn)態(tài)），只有兩個（暫穩(wěn)態(tài)）。它不需要外加觸發(fā)信號，就能自動的輸出（矩形）脈沖。46、石英晶體多諧振蕩器的振蕩頻率僅決定于晶體本身的（諧振頻率），而與電路中（R

9、C ）的數(shù)值無關。47、48、AD轉換器是把（模擬量）轉換為（數(shù)字量）的轉換器。D/ A轉換器是把（數(shù)字量）轉換為（模擬 量）的轉換器。49、衡量D/A和A/D轉換器性能優(yōu)劣的主要指標都是（轉換精度）和（轉換速度）。50、A/D轉換過程四個步驟的順序是（采樣）、（保持）、（量化）、（編碼）。、選擇題1、數(shù)字電路中使用的數(shù)制是（ B ）。C、十六進制D ）。C、136.25）。C、 1111110.01D、八進制D、124.25D、1100011.11A、十進制B、 二進制2、二進制數(shù)1111100.01對應的十進制數(shù)為（A、140.125B、125.503、十進制數(shù)127.25對應的二進制數(shù)為

10、（AA、1111111.01B、10000000.14、將二進制、八進制、十六進制數(shù)轉換為十進制數(shù)的共同規(guī)則是（A、除十取余5、標準與或式是由（A、最大項之積6、函數(shù) F AB ACB、乘十取整C、按權展開D ）構成的邏輯表達式。_ B、舉小丑積C、最大項之和BC CD D的最簡與或式為（C ）。C ）。D、以上均可D、最小項之和A、ABB、AB DC、17、n個變量可以構成（C ）個最小項。A、 nB、2nC、2nD、0D、2n- 1-7 -8、若輸入變量A、B全為1時，輸出F=0,則其輸入與輸出關系是（B ）。A、非B、與非C、與D、或9、標準與或式是由（ B ）構成的邏輯表達式。A、與項

11、相或B、最小項相或C、最大項相與10、以下表達式中符合邏輯運算法則的是（ D ）。A、C C=C2B、1+1=10C、0<1D、或項相與D、 A+1=111、卜列邏輯式中，正確的是（12、13、A、AO BA + BC=(A、AY1 ABA、Y Y2A BC )oA )。B、 A+A=1C、AA=0D、 A A=1B、BCC、(A+B)?(A + C)D、A + C14、AC BC, Y2B、同或邏輯Z對應的邏輯圖是AB AC兩者的關系是（YiY2( C )。C、Y1A )。Y2A、B、ZAB=1ABC、15、有三個輸入端的或非門電路，要求輸出高電平，其輸入端應是D、(C )oA、全部為

12、高電平C、全部為低電平16、具有“線與”邏輯功能的門電路有（B ）。B、至少一個端為高電平D、至少一個端為低電平A、二態(tài)門B、集電極開路門C、與門17、對于負邏輯而言，某邏輯電路為與門，則對于正邏輯而言，該電路為A、與非門B、或非門C、或門D、或門（C ）oD、與門18、集電極開路門（OC門）在使用日須在（B ）之間接一電阻。A、輸出與地B、輸出與電源C、輸出與輸入19.一個兩輸入端的門電路，當輸入為0和1時，輸出不是1的門是B )。20、21、22、23、24、25、26、27、28、29、30、31、A、與非門B、或非門C、異或門若在編碼器中有 50個編碼對象，則要求輸出二進制代碼位數(shù)為A

13、、5B、6C、如需要判斷兩個二進制數(shù)的大小或相等，可以使用A、譯碼器C、數(shù)據(jù)選擇器B、D、10（D ）電路。編碼器數(shù)據(jù)比較器D、50八輸入的編碼器按二進制編碼時，輸出端的個數(shù)是（A、2個B、 3個C、4個D、和數(shù)據(jù)分配器使用相同型號MSI的組合邏輯電路是（AA、譯碼器B、編碼器組合邏輯電路消除競爭冒險的方法有A、修改邏輯設計C、后級加緩沖電路數(shù)據(jù)分配器輸入端的個數(shù)是（BA、2個B、1個)o一片容量為1024字節(jié)X 4位的存儲器,A、1024B、4卜列觸發(fā)器中存在約束條件的是（AA、RS觸發(fā)器B、JK觸發(fā)器JK觸發(fā)器在時鐘脈沖的作用下，如果要使A、J=1, K=1B、 J=0, K=1RS觸發(fā)器

14、的約束條件是（D ）。A、 R+S =1B、 R+S=0)oC、數(shù)據(jù)選擇器）和（B ）。表不有JK觸發(fā)器欲在CP作用后保持原狀態(tài)，則A、JK= 11B、JK= 10Mealy型時序邏輯電路的輸出（C)oD、數(shù)據(jù)比較器B、在輸出端接入濾波電容D、屏蔽輸入信號的尖峰干擾C、4個（C ）個存儲單元。C、 4096C、D觸發(fā)器Qn 1C、C、D、D、D、T觸發(fā)器Qn ,則輸入信號J=0, K=0JK應為（A ）。D、J=1, K=0RS=1D、RS=0JK的值是（D ）oC、JK=01D、JK = 00A、只與電路的現(xiàn)態(tài)有關C、與電路的現(xiàn)態(tài)和電路的輸入有關B、只與電路的輸入有關D、與電路的現(xiàn)態(tài)和電路的

15、輸入無關B、 100032、若4位同步二進制加法計數(shù)器當前的狀態(tài)是A、0111B、0110 33、A、00110111,下一個輸入時鐘脈沖后，其內容變?yōu)?(C )。C、 1000D、 0011C、 1001D、 001134、下圖所示為某時序邏輯電路的時序圖，由此可判斷該時序電路具有的功能是(A )。A、十進制計數(shù)器B、九進制計數(shù)器C、四進制計數(shù)器 D、八進制計數(shù)器CPQ0Q1Q2Q3-TLTLmmj-LrLrLrLrLLJ35、構成同步二進制計數(shù)器一般應選用的觸發(fā)器是(C )。A、D觸發(fā)器B、RS觸發(fā)器 C、J K觸發(fā)36、構成四位寄存器應選用( B )。A、2個觸發(fā)器；B、4個觸發(fā)器C、1

16、6個觸發(fā)器37、需用(B )片74LS161構成六十進制計數(shù)器。A、1片B、2片C、3片38、555構成的施密特觸發(fā)器的回差電壓A、VCCB、VCC/239、能起到定時作用的觸發(fā)器是 ( CUT為(D )。C、2VCC/3 )。A、施密特觸發(fā)器B、雙穩(wěn)態(tài)觸發(fā)器C、單穩(wěn)態(tài)觸發(fā)器40、對電壓、頻率、電流等模擬量進行數(shù)字處理之前，必須將其進行A、D/A轉換 三、計算題B、A/D轉換C、直接輸入D、4片D、VCC/3D、多諧振蕩器(B)。D、隨意1、將十進制數(shù)63.125轉換為二進制數(shù)和八進制數(shù)。解：(63.125)10= (111111.001)2= (77.1)82、將二進制數(shù)1111100.01

17、轉換為十六進制數(shù)和十進制數(shù)。解：(1111100.01)2= (7C.4)16 = (124. 25) 103、型號為2764的EPROM地址線為13,位線為8,試計算它的容量。解：其容量為：213X8=8192 X 8=8X 1024X 8=8K X 8四、邏輯函數(shù)式變換Y ACB AC B BCY2 AB (A C)B ACY3 AB BC AB AC解：丫 ACB AC B BC ACB AC B BC AC( B B) BCAC BC A C BC A C(1 B) A CY2AB(A C)BACAB ACB AC AB (AC ACB)ABB ACAC ( A AC ) BY3 AB

18、ABBCBCABABACACAC（增加的AC是ABBC的多余項，可與AC合并）ABBCABA BC (A + AB) ABBC (A AB)BCABAB(1 C) AB2、將下列邏輯函數(shù)式展開成最小項表達式Y4A(BC)Y5 AB BC CA乂A(AB)(BC)Y4A( BC)A ( B C)ABCA( BB)( C C) (AA)BCA BC AB C ABC ABC ABC (1,4.5,6,7)Y5ABBCCA AB(CC)(AA)BCA( B B)CABCABCABCABCABCABCABCABCABCABCm(3,5,6,7)Y 6A( AB)(B C) (A A AB)( BC )(A AB)( B C)A( BC)ABACAB(C C)A(BB )C ABC ABC ABCm(4,6,7)五、用卡諾圖化簡法將下列函數(shù)化簡為最簡與或表達式Y 7 A B CD A BCD A BCD AB C D ABCD ABCDY 8(A,B,C,D)= m(0,2,4,6,9,13)d(1,3,5,7,11,15)解：Y7 BC AB D A BDY8A D六、作圖題1、電路及CP、S、R的波形如圖1所