數(shù)字電子應(yīng)用技術(shù)三

1、一、填空題1 OC，電源，負(fù)載。2飽和區(qū)，轉(zhuǎn)折區(qū)，線性區(qū)，截止區(qū)。3高電平，低電平，高阻。4單，雙極。5低，簡單，大規(guī)模。6 74LS，兼容。7與門陣列，或門陣列。8與門陣列，或門陣列，輸出邏輯宏單元。9復(fù)雜可編程邏輯器件，現(xiàn)場可編程門陣列。二、分析與計(jì)算題1. 如何判斷晶體三極管處于放大、飽和和截止?fàn)顟B(tài)？解：（ 1 ）放大狀態(tài)：靜態(tài)工作點(diǎn)設(shè)置在線性放大區(qū)，工作在小信號條件下。發(fā)射結(jié)為正向偏置（對NPN 管 V BE >0 ），集電結(jié)為反向偏置（對NPN 管 V BC <0 ）。集電極電流 IC與基極電流IB成正比（ I）。C =IB（ 2）飽和狀態(tài)：靜態(tài)工作點(diǎn)處于飽和區(qū)，工作在大

2、脈沖信號條件下。發(fā)射結(jié)和集電結(jié)均處于正向偏置。I=IIC(sat)V。管壓降VCE(sat)0。（對 NPN 硅CC(sat) < IBCC/RC管 V BE =0.7V ， V CE(sat) 0.3V）。（ 3）截止?fàn)顟B(tài)：靜態(tài)工作點(diǎn)處于截止區(qū)，對NPN硅管 V BE 0V。發(fā)射結(jié)和集電結(jié)均處于反向偏置。I B 0， I C ICEO 0。 V CE V CC 。2. TTL 與非門有哪些主要外部特性 ?TTL 與非門有哪些主要參數(shù)？解：主要表現(xiàn)為描述與非門電路輸出電壓與輸入電壓之間的對應(yīng)關(guān)系的電壓傳輸特性曲線，由截止區(qū)、線性區(qū)、過渡區(qū)、飽和區(qū)四部分構(gòu)成。主要參數(shù)包括輸出高電平電壓、輸

3、出低電平電壓、關(guān)門電平電壓、 開門電平電壓、 閾值電壓、噪聲容限等。3. 什么是線與？什么是總線結(jié)構(gòu)？如何用三態(tài)輸出門實(shí)現(xiàn)數(shù)據(jù)雙向傳輸？解：在實(shí)際使用中，可直接將幾個(gè)邏輯門的輸出端相連，這種輸出直接相連，實(shí)現(xiàn)輸出與功能的方式稱為“線與”。通過數(shù)據(jù)傳送通路進(jìn)行歸并，將多個(gè)信息源分時(shí)傳送數(shù)據(jù)流到多個(gè)目的地的傳輸通路。若干個(gè)三態(tài)門掛在一條傳輸線上， 其中一個(gè)是工作狀態(tài)， 其余的是高阻狀態(tài)， 這樣數(shù)據(jù)就可以向接收端傳輸。這些三態(tài)門采用分時(shí)的工作方式，可以使用同一條傳輸線傳輸數(shù)據(jù)。如果這些三態(tài)門具有雙向功能，每一個(gè)三態(tài)門既可以發(fā)送數(shù)據(jù)，也可以接收數(shù)據(jù)。4. CMOS 反相器的電路結(jié)構(gòu) ?CMOS 反相器

4、有哪些特點(diǎn)？解： CMOS 反相器是由一個(gè)增強(qiáng)型NMOS 管 T N 和一個(gè) PMOS 管 TP 按互補(bǔ)對稱形式連接而成。兩管的柵極相連作為反相器的輸入端，漏極相連作為輸出端，T P 管的襯底和源極相連接電源 V DD ， TN 管的襯底與源極相連后接地，一般地VDD >(U TN +|UTP|)，(U TN 和 |UTP|是TN 和 TP的開啟電壓 )。CMOS 反相器具有以下幾個(gè)特點(diǎn)：（ 1）無論輸入是高電平還是低電平， T N 和 TP 兩管中總是一個(gè)管子截止，另一個(gè)導(dǎo)通，流過電源的電流僅是截止管的溝道泄漏電流，因此，靜態(tài)功耗很小。（ 2）兩管總是一個(gè)管子充分導(dǎo)通，這使得輸出端的等

5、效電容能通過低阻抗充放電，改善了輸出波形，同時(shí)提高了工作速度。1 / 5I OL(max) =16mA ，U OH 3.2V（ 3）由于輸出低電平約為0V ，輸出高電平為VDD ，因此，輸出的邏輯幅度大。5. CMOS 傳輸門的電路結(jié)構(gòu) ?如何實(shí)現(xiàn)高、低電平的傳輸？解： CMOS 傳輸門由一個(gè)NMOS 管 TN 和一個(gè) PMOS 管 TP 并聯(lián)而成。設(shè)兩管的開啟電壓U TN = U TP 。如果輸入信號ui 的變化范圍為0V DD ，控制端 C 與 C 的高電平設(shè)置為V DD ，低電平設(shè)置為0。并將 TN 的襯底接低電平0V ，TP 的襯底接高電平V DD 。傳輸門的通過對控制端C 與 C 接

6、高低電平不同從而實(shí)現(xiàn)信號的傳輸：（ 1）當(dāng) C 端接高電平V DD 時(shí)， C 接低電平 0V 時(shí)，若 0<u i<(V DD -U TN )， TN 導(dǎo)通；若U TP ui VDD ， TP 導(dǎo)通，可見 ui 在 0V DD 的范圍變化時(shí)， T N 和 T P 中至少有一個(gè)導(dǎo)通，將輸入電壓傳到輸出端， uo=ui。（ 2）當(dāng) C 端接低電平 0V 時(shí)， C 接高電平 V DD 時(shí)， ui 在 0V DD 的范圍變化時(shí)， T N 與 TP 都截止，輸出呈高阻狀態(tài)，輸入電壓不能傳到輸出端，相當(dāng)于開關(guān)斷開。6. CMOS 集成門電路與 TTL 集成門電路相比各有什么特點(diǎn) ?解： TTL電

7、路的速度快，傳輸延遲時(shí)間短，但是功耗大。與TTL 電路相比，CMOS邏輯門靜態(tài)功耗??；允許電源電壓范圍寬；扇出系數(shù)大；抗噪容限大；帶負(fù)載能力強(qiáng)；集成度高。7.當(dāng) TTL 門電路驅(qū)動(dòng)CMOS 門電路時(shí)，是否需要加接口電路？解：一般情況下，TTL 門路驅(qū)動(dòng)CMOS門由于電壓不兼容，需加接口電路。但當(dāng) TTL 驅(qū)動(dòng)CMOS HCT 時(shí)，由于電壓參數(shù)兼容，不需另加接口電路。8. 在 74 系列與非門組成的電路中， 如題圖 3.1 所示，試求門 G1 能驅(qū)動(dòng)多少同樣的與非門。要求 G1 輸出的高、低電平滿足 U OH 3.2V ， UOL 0.4V 。與非門每個(gè)輸入端的輸入電流為 IIL - 1.6mA

8、 ，IIH 40A。UOL 0.4V 時(shí)輸出電流的最大值為時(shí)輸出電流的最大值為IOH （ max） = - 0.4mA 。 G1 的輸出電阻可忽略不計(jì)。G1題圖 3.1解：當(dāng) UO =UOL =0.4V 時(shí)，可求得：I OL(max)16n10I IL1.6當(dāng) UO =UOH=3.2V 時(shí)，可求得： n'I OH(max)0.42IIH52 0.04故 G1 能驅(qū)動(dòng) 5 個(gè)同樣的與非門。9. 電路如圖 3.2（ a）、（ b）、（ c）、（ d）所示，試找出電路中的錯(cuò)誤，并說明原因。AABF1=A+BBF2=AB“1”“0”2 / 5（a）（ b）AABBF3 ( AB) (CD )F

9、4 (AB) (CD)CCDD（ c）（d）題圖 3.2解：圖 (a)：電路中多余輸入端接“1”是錯(cuò)誤的，或門有一個(gè)輸入為1，輸出即為1。圖 (b)：電路中多余輸入端接“ 0”電平是錯(cuò)誤的，與門輸入有一個(gè)為 0，輸出即為 0。圖 (c)：電路中兩個(gè)與門輸出端并接是錯(cuò)誤的，會燒壞器件。因?yàn)楫?dāng)兩個(gè)與非門的輸出電平不相等時(shí)，兩個(gè)門的輸出級形成了低阻通道，使得電流過大，從而燒壞器件。圖 (d)：電路中兩 OC 門輸出端雖能并接，但它們沒有外接電阻至電源，電路不會有任何輸出電壓，所以是錯(cuò)誤的。10當(dāng) TTL 和 CMOS 兩種門電路相互連接時(shí)，主要考慮哪幾個(gè)電壓和電流參數(shù)?試列出這些參數(shù)，并對每一參數(shù)進(jìn)

10、行解釋。解：當(dāng) TTL 和 CMOS 兩種門電路相互連接時(shí)，驅(qū)動(dòng)門必須要為負(fù)載門提供符合要求的高低電平和足夠的輸入電流，即要滿足下列條件：驅(qū)動(dòng)門的VOH（min） 負(fù)載門的VIH （min）驅(qū)動(dòng)門的VOL（ max） 負(fù)載門的VIL（ max）驅(qū)動(dòng)門的IOH（ max） 負(fù)載門的IIH （總）驅(qū)動(dòng)門的IOL （ max） 負(fù)載門的IIL （總）其中， VOH( min) 指輸出高電平電壓；VIH（ min） 指輸入高電平電壓；VOL （ max） 指輸出低電平電壓； VIL ( max ) 指輸入低電平電壓；I OH( max) 指輸出高電平電流；I IH（總） 指各負(fù)載門輸入高電平電流 II

11、H ( max) 的和； I OL( max) 指輸出低電平電流； IIL （總） 指各負(fù)載門輸入低電平電流IIL ( max) 的和。11. 圖 3.3 是用 TTL 電路驅(qū)動(dòng) CMOS 電路的實(shí)例， 試計(jì)算上拉電阻 RL 的取值范圍。 TTL與非門在 VOL 0.3V 時(shí)的最大輸電流為8mA ，輸出端的 T 5 管截止時(shí)有 50A的漏電流。CMOS或非門的輸入電流可以忽略。要求加到CMOS 或非門輸入端的電壓滿足V IH4V ，VIL 0.3V ，給定電源電壓 V DD =5V 。V DD =5VRLTTLCMOS題圖 3.3解：（ 1）根據(jù) VIH4V 的要求和 TTL 與非門的截止漏電

12、流可求得RL 的最大允許值3 / 5VCCVIH54 K=20KRL0.050.05（ 2）根據(jù) VIL0.3V 及 TTL 與非門的最大負(fù)載電流可求出RL 的最小允許值VCCVIL50.3=0.59KRL8K8故應(yīng)取 0.59KRL20K。12. 可編程邏輯器件可分為哪幾類？它們之間有什么區(qū)別？解：通常按集成度將 PROM 、PLA 、PAL 、和 GAL 稱為低密度可編程邏輯器件 (LDPLD) ，而將 EPLD 、 CPLD 、 FPGA 稱為高密度可編程邏輯器件（ HDPLD ）。低密度 PLD 通常是指那些集成度小于 1000 門 /每片的 PLD ，有集成度高、 速度快、 設(shè)計(jì)靈活

13、方便和設(shè)計(jì)周期短等優(yōu)點(diǎn)，可用來實(shí)現(xiàn)一些較簡單的邏輯電路；高密度可編程器件HDPLD ，一般是指集成密度大于 1000 門的 PLD ，具有更多的輸入輸出信號、更多的乘積項(xiàng)和宏單元，可為十分復(fù)雜的數(shù)字系統(tǒng)提供電路資源。13. 實(shí)現(xiàn)同樣的邏輯功能， PLA 與 PROM 有何不同？解：從結(jié)構(gòu)上看，PROM 是由一個(gè)固定的與門陣列構(gòu)成的完全地址譯碼器和一個(gè)可編程的或門陣列構(gòu)成的存儲矩陣組成的器件。PLA 的基本結(jié)構(gòu)也是由與門陣列和或門陣列組成，但 PLA 的與門陣列和或門陣列均是可編程的。14. 用一個(gè) PLA 實(shí)現(xiàn)如下兩個(gè)函數(shù)：F1AB CB DBCD EF EFF2AB CFB DB EF解：AA'BB'CC'DD'EE'FF'F1F215什么