第05章 觸發(fā)器 數(shù)字電子技術基礎課件

1、內(nèi)容介紹內(nèi)容介紹 本章介紹構成時序邏輯電路的最基本部件雙穩(wěn)本章介紹構成時序邏輯電路的最基本部件雙穩(wěn)態(tài)觸發(fā)器，重點介紹各觸發(fā)器的結構、工作原理、動態(tài)觸發(fā)器，重點介紹各觸發(fā)器的結構、工作原理、動作特點，以及觸發(fā)器從功能上的分類及相互間的轉換。作特點，以及觸發(fā)器從功能上的分類及相互間的轉換。 首先從組成各類觸發(fā)器的基本部分首先從組成各類觸發(fā)器的基本部分SR鎖存器鎖存器入手，介紹觸發(fā)器的結構、邏輯功能、動作特點，在入手，介紹觸發(fā)器的結構、邏輯功能、動作特點，在基礎上介紹基礎上介紹JK觸發(fā)器、觸發(fā)器、D觸發(fā)器、觸發(fā)器、T觸發(fā)器等，給出觸發(fā)器等，給出觸發(fā)器的描述方程。觸發(fā)器的描述方程。 本章重點是各觸發(fā)器

2、的功能表、邏輯符號、觸發(fā)本章重點是各觸發(fā)器的功能表、邏輯符號、觸發(fā)電平、狀態(tài)方程的描述等。電平、狀態(tài)方程的描述等。5.1 概述概述5.2 SR鎖存器鎖存器5.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器5.4 脈沖觸發(fā)的觸發(fā)器脈沖觸發(fā)的觸發(fā)器5.5 邊沿觸發(fā)的觸發(fā)器邊沿觸發(fā)的觸發(fā)器5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法*5.7 觸發(fā)器的動態(tài)特性觸發(fā)器的動態(tài)特性5.1 概述概述能夠存儲能夠存儲1位二值信號的基本單元電路。位二值信號的基本單元電路。b.根據(jù)不同的輸入信號可以置根據(jù)不同的輸入信號可以置1或或0.3. 分類：分類：2.觸發(fā)器的特點觸發(fā)器的特點：1.觸發(fā)器觸發(fā)器：a.具

3、有兩個能自行保持的穩(wěn)定狀態(tài)，用來表示邏輯狀具有兩個能自行保持的穩(wěn)定狀態(tài)，用來表示邏輯狀態(tài)的態(tài)的0和和1,或二進制數(shù)的或二進制數(shù)的0和和1 ; 按觸發(fā)方式：電平觸發(fā)器、脈沖觸發(fā)器和邊沿觸發(fā)器按觸發(fā)方式：電平觸發(fā)器、脈沖觸發(fā)器和邊沿觸發(fā)器按結構：基本按結構：基本SR鎖存器、同步鎖存器、同步SR觸發(fā)器、主從觸發(fā)器、觸發(fā)器、主從觸發(fā)器、維持阻塞觸發(fā)器、邊沿維持阻塞觸發(fā)器、邊沿觸發(fā)器等觸發(fā)器等按邏輯功能方式：按邏輯功能方式：SR鎖存器、鎖存器、JK觸發(fā)器、觸發(fā)器、D觸發(fā)器、觸發(fā)器、T觸發(fā)器、觸發(fā)器、T 觸發(fā)器觸發(fā)器5.1 概述概述根據(jù)存儲數(shù)據(jù)的原理：靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器，晶根據(jù)存儲數(shù)據(jù)的原理：靜態(tài)觸發(fā)

4、器和動態(tài)觸發(fā)器，晶態(tài)觸發(fā)器是靠電路的自鎖來存儲數(shù)據(jù)的，動態(tài)觸發(fā)器態(tài)觸發(fā)器是靠電路的自鎖來存儲數(shù)據(jù)的，動態(tài)觸發(fā)器是靠電容存儲電荷來存儲數(shù)據(jù)的。是靠電容存儲電荷來存儲數(shù)據(jù)的。本章講靜態(tài)觸發(fā)器，按照觸發(fā)方式先介紹基本本章講靜態(tài)觸發(fā)器，按照觸發(fā)方式先介紹基本SR鎖存鎖存器，再介紹電平觸發(fā)的觸發(fā)器、脈沖觸發(fā)的觸發(fā)器和器，再介紹電平觸發(fā)的觸發(fā)器、脈沖觸發(fā)的觸發(fā)器和邊沿觸發(fā)的觸發(fā)器。邊沿觸發(fā)的觸發(fā)器。 SR鎖存器（又叫基本鎖存器（又叫基本RS觸發(fā)器）是各種觸發(fā)器構觸發(fā)器）是各種觸發(fā)器構成的基本部件，也是最簡單的一種觸發(fā)器。它的輸入成的基本部件，也是最簡單的一種觸發(fā)器。它的輸入信號直接作用在觸發(fā)器，無需觸發(fā)信

5、號信號直接作用在觸發(fā)器，無需觸發(fā)信號一一 、電路結構與工作原理、電路結構與工作原理1.由或非門構成由或非門構成：其電路及圖形符號如圖：其電路及圖形符號如圖4.2.1所示。所示。圖圖4.2.1a . RD0，SD1圖圖4.2.1Q 0SD1RD0Q 0Q1b . RD1，SD0Q0RD1SD0Q = 0Q 1鎖存器的鎖存器的1態(tài)態(tài)鎖存器的鎖存器的0態(tài)態(tài)置位端或置置位端或置1輸入端輸入端復位端或置復位端或置0輸入端輸入端c . RD0，SD0Q*0SD0Q =0Q * 1若若Q0圖圖4.2.1Q-原態(tài)，原態(tài)，Q*-新態(tài)新態(tài)Q*1RD0Q* =0Q * 0若若Q1Q*Q 保持原態(tài)保持原態(tài)d . RD

6、1，SD1圖圖4.2.1QQ = 0，為禁態(tài)，為禁態(tài)，也稱為不定態(tài)，即也稱為不定態(tài)，即RD和和SD同時去掉高同時去掉高電平加低電平，輸電平加低電平，輸出狀態(tài)不定，故輸出狀態(tài)不定，故輸入端應該遵循入端應該遵循RDSD00000其特性表如表其特性表如表5.2.1所示所示圖圖5.2.2 由與非門構成的由與非門構成的SR鎖存器的電路及符號鎖存器的電路及符號 在任何時刻，輸入都能直接改變輸出的狀態(tài)。在任何時刻，輸入都能直接改變輸出的狀態(tài)。例例5.2.1 已知已知由與非門構由與非門構成的成的SR鎖存鎖存器輸入端的器輸入端的波形，試畫波形，試畫出輸出端出輸出端Q和和Q 的波形的波形解：波形如解：波形如圖圖5

7、.2.3所示所示圖圖5.2.310同為同時為和QQRSDD, 在數(shù)字系統(tǒng)中，常常要求某些觸發(fā)器在同一時刻在數(shù)字系統(tǒng)中，常常要求某些觸發(fā)器在同一時刻動作，這就要求有一個同步信號來控制，這個控制信動作，這就要求有一個同步信號來控制，這個控制信號叫做時鐘信號（號叫做時鐘信號（Clock），簡稱時鐘，用），簡稱時鐘，用CLK表示。表示。這種受時鐘控制的觸發(fā)器統(tǒng)稱為時鐘觸發(fā)器。這種受時鐘控制的觸發(fā)器統(tǒng)稱為時鐘觸發(fā)器。一、電路結構與工作原理一、電路結構與工作原理 圖圖5.3.1所示為電平觸發(fā)所示為電平觸發(fā)SR觸發(fā)器（同步觸發(fā)器（同步SR觸發(fā)觸發(fā)器）的基本電路結構及圖形符號。器）的基本電路結構及圖形符號。圖

8、圖5.3.1基本基本SR鎖存器鎖存器輸入控制門輸入控制門只有在只有在CLK1時，時，SR才能起作用才能起作用1. CLK0此時門此時門G3和和G4被封鎖，輸被封鎖，輸出為高電平。出為高電平。0對于由對于由G1和和G2構成的構成的SR鎖存器，觸發(fā)器保持原鎖存器，觸發(fā)器保持原態(tài)，即態(tài)，即Q * = Q112. CLK1 此時門此時門G3和和G4開啟，開啟，觸發(fā)器輸出由觸發(fā)器輸出由S 和和R決定。決定。a. S=0 , R=010011Q * = Qb. S=0 , R=10111010Q * = 0c. S=1 , R=01101010Q * = 1d. S=1 , R=11110011Q * =

9、 Q * = 1(禁態(tài)）禁態(tài)）*QQRSCLK 在某些應用場合，有時需要在時鐘在某些應用場合，有時需要在時鐘CLK到來之前，到來之前，先將觸發(fā)器預置成制定狀態(tài)，故實際的同步先將觸發(fā)器預置成制定狀態(tài)，故實際的同步SR觸發(fā)器觸發(fā)器設置了異步置位端設置了異步置位端S D 和異步復位端和異步復位端R D ，其電路及圖，其電路及圖形符號如圖形符號如圖5.3.2所示所示圖圖5.3.2當當CLK0情況下，情況下，S D 0， R D 1，Q1； S D 1， R D 1，Q0。不用設置初態(tài)時，。不用設置初態(tài)時， S D R D 1小圓圈表示低小圓圈表示低電平有效電平有效無小圓圈表示高無小圓圈表示高電平控制電

10、平控制三、三、 電平觸發(fā)方式的動作特點：電平觸發(fā)方式的動作特點： 在在CLK1期間，期間，S和和R的信號都能通過引導門的信號都能通過引導門G3和和G4門，從而引起門，從而引起SR鎖存器的變化，從而使得觸發(fā)器置鎖存器的變化，從而使得觸發(fā)器置成相應的狀態(tài)；成相應的狀態(tài)；在在CLK1的全部時間里的全部時間里S和和R的變化都將引起觸發(fā)的變化都將引起觸發(fā)器輸出端狀態(tài)的變化。器輸出端狀態(tài)的變化。這種在這種在CLK由由“0”到到“1”整個正脈沖整個正脈沖期間觸發(fā)器動作的期間觸發(fā)器動作的控制方式稱為控制方式稱為電平電平觸發(fā)方式觸發(fā)方式例例5.3.1 對于同步對于同步SR觸發(fā)器，電路、時鐘及輸入端波觸發(fā)器，電路

11、、時鐘及輸入端波形如圖形如圖5.3.3所示，若所示，若Q 0 ，試畫出，試畫出Q和和 Q 的波形的波形 。 解：輸出波形如圖解：輸出波形如圖5.3.3所示所示圖圖5.3.3例例5.3.2電路如圖電路如圖5.3.4所示，已知所示，已知S、R、R D和和CLK的的波形波形,且且S D=1,試畫出試畫出Q和和Q 的波形。的波形。 圖圖5.3.4解：其輸出波形如圖解：其輸出波形如圖5.3.5所示所示變化多次翻轉、可能隨和期間，在RSQQCLK1 由此例題可以看出，這種同步由此例題可以看出，這種同步RS觸發(fā)器在觸發(fā)器在CLK1期間，輸出狀態(tài)隨輸入信號期間，輸出狀態(tài)隨輸入信號S、R的變化而多次翻轉，的變化

12、而多次翻轉，即存在空翻現(xiàn)象，降低電路的抗干擾能力。而且實際即存在空翻現(xiàn)象，降低電路的抗干擾能力。而且實際應用中要求觸發(fā)器在每個應用中要求觸發(fā)器在每個CLK信號作用期間狀態(tài)只能信號作用期間狀態(tài)只能改變一次。另外改變一次。另外S和和R的取值受到約束，即不能同時為的取值受到約束，即不能同時為1. 為了適應單端輸入為了適應單端輸入信號的需要，有時將信號的需要，有時將S通通過反相器接到過反相器接到R上，如上，如圖圖5.3.5所示，這就構成所示，這就構成了電平觸發(fā)的了電平觸發(fā)的D觸發(fā)器觸發(fā)器圖圖5.3.5D觸發(fā)器的真值表如表觸發(fā)器的真值表如表5.3.2所示所示此電路稱為此電路稱為D鎖存器，其圖鎖存器，其圖

13、形符號如圖形符號如圖5.3.6所示，其特所示，其特點是在點是在CLK的有效電平期間的有效電平期間輸出狀態(tài)始終跟隨輸入狀態(tài)輸出狀態(tài)始終跟隨輸入狀態(tài)變化，即輸出與輸入狀態(tài)相變化，即輸出與輸入狀態(tài)相同。同。圖圖5.3.5表表5.3.2 為了避免空翻現(xiàn)象，提高觸發(fā)器工作的可靠性，希為了避免空翻現(xiàn)象，提高觸發(fā)器工作的可靠性，希望在每個望在每個CLK期間輸出端的狀態(tài)只改變一次，則在電期間輸出端的狀態(tài)只改變一次，則在電平觸發(fā)的觸發(fā)器的基礎上設計出脈沖觸發(fā)的觸發(fā)器。平觸發(fā)的觸發(fā)器的基礎上設計出脈沖觸發(fā)的觸發(fā)器。一一 、電路結構與工作原理、電路結構與工作原理 脈沖觸發(fā)的脈沖觸發(fā)的SR觸發(fā)器是由兩個同樣的電平觸發(fā)

14、觸發(fā)器是由兩個同樣的電平觸發(fā)SR觸發(fā)器組成觸發(fā)器組成1.脈沖觸發(fā)的脈沖觸發(fā)的SR觸發(fā)器（主從觸發(fā)器（主從SR觸發(fā)器）（觸發(fā)器）（MasterSlave SR FlipFlop）：）：典型電路結構形式如圖典型電路結構形式如圖5.4.1所示。所示。圖圖5.4.1圖圖5.4.2由由G5G8構成主觸發(fā)器，由構成主觸發(fā)器，由G1G4構成從觸發(fā)器，它們通過構成從觸發(fā)器，它們通過時鐘連在一起，時鐘連在一起，CLK從從CLK ，其其圖形符號如圖圖形符號如圖5.4.2所示所示工作原理工作原理:圖圖5.4.1在在CLK1時，主觸發(fā)器按時，主觸發(fā)器按S、R變化變化，而從觸發(fā)器保而從觸發(fā)器保持狀態(tài)不變；持狀態(tài)不變；在

15、在CLK由由1 0（下降沿），主觸發(fā)器保持，從觸發(fā)（下降沿），主觸發(fā)器保持，從觸發(fā)器隨主觸發(fā)器的狀態(tài)翻轉，故在器隨主觸發(fā)器的狀態(tài)翻轉，故在CLK的一個周期內(nèi)，的一個周期內(nèi)，觸發(fā)器的輸出狀態(tài)之可能改變一次觸發(fā)器的輸出狀態(tài)之可能改變一次圖圖5.4.2表示延表示延遲輸出遲輸出圖圖5.4.2解：其輸出波形如圖解：其輸出波形如圖5.4.4所示所示2 主從主從JK觸發(fā)器：觸發(fā)器： 為了使主從為了使主從SR觸發(fā)器在觸發(fā)器在SR1時也有確定的狀態(tài)，時也有確定的狀態(tài)，則將輸出端則將輸出端 Q 和和 Q 反饋到輸入端，這種觸發(fā)器稱為反饋到輸入端，這種觸發(fā)器稱為JK觸發(fā)器（簡稱觸發(fā)器（簡稱JK觸發(fā)器）。實際上這對反

16、饋線通常在觸發(fā)器）。實際上這對反饋線通常在制造集成電路時內(nèi)部已接好。制造集成電路時內(nèi)部已接好。工作原理：工作原理： JK000主觸發(fā)器保持原態(tài)，主觸發(fā)器保持原態(tài)，則觸發(fā)器（從觸發(fā)則觸發(fā)器（從觸發(fā)器）也保持原態(tài)。器）也保持原態(tài)。即即Q*Q J0，K101若若Q0， Q 1S主主0R主主0主觸發(fā)器保持原主觸發(fā)器保持原態(tài)態(tài)Q*主主= Q主主 = 0在在CLK的的 ，從觸發(fā)器也保持狀態(tài)不變，即，從觸發(fā)器也保持狀態(tài)不變，即Q*= Q = 0若若Q1， Q 0S主主0R主主1在在CLK1時，主觸時，主觸發(fā)器翻轉為發(fā)器翻轉為“0”，即，即Q*主主= 0在在CLK的的 ，從觸發(fā)器由，從觸發(fā)器由“1”翻轉為翻轉

17、為“0”，即，即Q*= 0 , Q* = 1Q*= 0 J1，K010若若Q0， Q 1S主主1R主主0在在CLK1時，時， Q*主主= 1，Q主主* = 0在在CLK的的 ，從觸發(fā)器由，從觸發(fā)器由“0 ”翻轉為翻轉為“1”，即，即Q*= 1若若Q1， Q 0S主主0R主主0Q*主主= Q*主主1在在CLK的的 ，即，即Q*= 1 , Q* = 0Q*= 1J1，K111若若Q0， Q 1S主主1，R主主0在在CLK1時，主時，主觸發(fā)器翻轉為觸發(fā)器翻轉為“1”即即 Q*主主= 1在在CLK的的 ，從觸發(fā)器由，從觸發(fā)器由“0 ”翻轉為翻轉為“1”，即，即Q*= 1若若Q1， Q 0S主主0R主主

18、1在在CLK1時，主觸時，主觸發(fā)器翻轉為發(fā)器翻轉為“0”，即即 Q*主主= 0在在CLK的的 ，即，即Q*= 0, Q* = 1Q*= Q 其功能表如表其功能表如表5.4.2所示所示表表5.4.2注：在有些集成觸發(fā)器中，輸注：在有些集成觸發(fā)器中，輸入端入端J和和K不止一個，這些輸不止一個，這些輸入端是與的關系。如圖入端是與的關系。如圖5.4.6為為其邏輯符號圖。其邏輯符號圖。1.分兩步動作：第一步在分兩步動作：第一步在CLK1時，主觸發(fā)器受輸入時，主觸發(fā)器受輸入信號控制，從觸發(fā)器保持原態(tài)；第二步在信號控制，從觸發(fā)器保持原態(tài)；第二步在CLK 到達到達后，從觸發(fā)器按主觸發(fā)器狀態(tài)翻轉，故觸發(fā)器輸出狀

19、后，從觸發(fā)器按主觸發(fā)器狀態(tài)翻轉，故觸發(fā)器輸出狀態(tài)只能改變一次；態(tài)只能改變一次；2.主從主從JK觸發(fā)器在觸發(fā)器在CLK1期間，主觸發(fā)器只可能翻轉期間，主觸發(fā)器只可能翻轉一次，因為收到反饋回來的輸出端的影響，故在一次，因為收到反饋回來的輸出端的影響，故在CLK1期間若輸入發(fā)生變化時，要找出期間若輸入發(fā)生變化時，要找出CLK 來到前的來到前的Q 狀態(tài)，決定狀態(tài)，決定Q*的信號進入主觸發(fā)器時，只允許的信號進入主觸發(fā)器時，只允許1110KQJQ例例5.4.2 如圖如圖5.4.7所示的主從所示的主從JK觸發(fā)器電路中，已知觸發(fā)器電路中，已知CLK、J、K的波形如圖的波形如圖5.2.8所示，試畫出輸出端所示，

20、試畫出輸出端Q和和 的波的波形。形。解：輸出波形如圖解：輸出波形如圖5.4.7所示所示圖圖5.4.7例例5.4.3 已知主從已知主從JK觸發(fā)器觸發(fā)器的輸入及時鐘波形如圖的輸入及時鐘波形如圖5.4.9所示，試畫出輸出端所示，試畫出輸出端Q和和Q 波形波形解：其輸出波形如圖解：其輸出波形如圖5.4.9所示所示11011100010圖圖5.4.9一次變一次變化問題化問題電路如圖電路如圖5.4.10所示，觸發(fā)器為主從型所示，觸發(fā)器為主從型JK觸發(fā)觸發(fā)器，設其初態(tài)為器，設其初態(tài)為0。試畫出電路在。試畫出電路在CLK信號的作用下，信號的作用下，Q、 P1、P2的波形。的波形。解：其輸出波形如圖解：其輸出波

21、形如圖5.4.10所示所示 由于由于JK觸發(fā)器存在一次變化問題，所以抗干擾能觸發(fā)器存在一次變化問題，所以抗干擾能力差。為了提高觸發(fā)器工作的可靠性，希望觸發(fā)器的力差。為了提高觸發(fā)器工作的可靠性，希望觸發(fā)器的次態(tài)（新態(tài)）僅決定于次態(tài)（新態(tài)）僅決定于CLK的下降沿（或上升沿）到的下降沿（或上升沿）到達時刻的輸入信號的狀態(tài)，與達時刻的輸入信號的狀態(tài)，與CLK的其它時刻的信號的其它時刻的信號無關。這樣出現(xiàn)了各種邊沿觸發(fā)器。無關。這樣出現(xiàn)了各種邊沿觸發(fā)器。 現(xiàn)在有利用現(xiàn)在有利用CMOS傳輸門的邊沿觸發(fā)器、維持阻傳輸門的邊沿觸發(fā)器、維持阻塞觸發(fā)器、利用門電路傳輸延遲時間的邊沿觸發(fā)器以塞觸發(fā)器、利用門電路傳輸

22、延遲時間的邊沿觸發(fā)器以及利用二極管進行電平配置的邊沿觸發(fā)器等等幾種。及利用二極管進行電平配置的邊沿觸發(fā)器等等幾種。一、電路結構和工作原理一、電路結構和工作原理1、用兩個電平觸發(fā)、用兩個電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器觸發(fā)器組成的邊沿觸發(fā)器 電路如圖電路如圖5.5.1所示，其中所示，其中FF1和和FF2都是電都是電平觸發(fā)的平觸發(fā)的D觸發(fā)觸發(fā)器，它們之間也器，它們之間也是通過時鐘相連。是通過時鐘相連。 圖圖5.5.1圖圖5.3.5當當CLK0，觸發(fā)器狀態(tài)不變，觸發(fā)器狀態(tài)不變，F(xiàn)F1輸出狀態(tài)與輸出狀態(tài)與D相同；相同； 圖圖5.5.1010101當當CLK1，即，即 ，觸發(fā)器，觸發(fā)器FF1狀態(tài)與前沿到

23、來之前狀態(tài)與前沿到來之前的的D狀態(tài)相同并保持（因為狀態(tài)相同并保持（因為CLK10） 。而與此同時，。而與此同時， FF2輸出輸出Q的狀態(tài)的狀態(tài)被置成前沿到來之前的被置成前沿到來之前的D的狀態(tài)的狀態(tài)，而，而與其它時刻與其它時刻D的狀態(tài)無關。的狀態(tài)無關。2. 利用利用CMOS傳輸門的邊沿觸發(fā)器傳輸門的邊沿觸發(fā)器電路如圖電路如圖5.5.2所示所示圖圖5.5.2反饋通路接通，自鎖保持通斷，而變化隨著斷通，時，,0) 1 (431121QTGTGDQDQTGTGCLK01001010101DD D反饋不通斷通，“主”保持此前的狀態(tài)通斷，后，,)2(*4321DQTGTGDTGTGCLK圖圖5.5.210

24、110101010DD D D故這是一個上升沿觸發(fā)的故這是一個上升沿觸發(fā)的D觸發(fā)器觸發(fā)器后，輸出才能變化。直到下個反饋通路接通保持通斷，接收新的輸入斷通，CLKQTGTGDQTGTGCLK,) 3(43121圖圖5.5.2*QQDCLKQ 為了實現(xiàn)異步置位和復位功能，則為了實現(xiàn)異步置位和復位功能，則引入了引入了SD和和RD置位端和復位端，其電置位端和復位端，其電路如圖路如圖5.5.3所示，其邏輯符號如圖所示，其邏輯符號如圖5.5.4所示。當所示。當 SD1，RD0時，時，Q1（置（置位）；當位）；當 SD0，RD1時，時，Q0（復（復位）。正常工作加低電平位）。正常工作加低電平圖圖5.5.3圖

25、圖5.5.4二、動作特點：二、動作特點： 輸出端狀態(tài)的轉換發(fā)生在輸出端狀態(tài)的轉換發(fā)生在CLK的上升沿到來時刻，的上升沿到來時刻，而且觸發(fā)器保存下來的狀態(tài)僅僅決定而且觸發(fā)器保存下來的狀態(tài)僅僅決定CLK上升沿到達上升沿到達時的輸入狀態(tài)，而與此前后的狀態(tài)無關時的輸入狀態(tài)，而與此前后的狀態(tài)無關例例5.5.1 試畫出圖試畫出圖5.5.4(a)所示電路的所示電路的Q1和和Q2的波形。的波形。設各觸發(fā)器初態(tài)為設各觸發(fā)器初態(tài)為0解：解：注：注：1. 邊沿觸發(fā)器也有邊沿觸發(fā)器也有JK觸發(fā)器，如利用傳輸時間的觸發(fā)器，如利用傳輸時間的邊沿觸發(fā)器就是邊沿邊沿觸發(fā)器就是邊沿JK觸發(fā)器，它是在觸發(fā)器，它是在CLK的下降沿

26、的下降沿動作的。其邏輯符號和特性表如圖動作的。其邏輯符號和特性表如圖5.5.6所示。所示。2.邊沿觸發(fā)器邊沿觸發(fā)器的共同動作特的共同動作特點是觸發(fā)器的點是觸發(fā)器的次態(tài)僅取決于次態(tài)僅取決于CP信號的上升信號的上升沿或下降沿到沿或下降沿到達時輸入的邏達時輸入的邏輯狀態(tài)，故有輯狀態(tài)，故有效地提高了觸效地提高了觸發(fā)器的抗干擾發(fā)器的抗干擾能力。能力。 維持阻維持阻塞觸發(fā)器是另塞觸發(fā)器是另一種邊沿觸發(fā)一種邊沿觸發(fā)器，其內(nèi)部門器，其內(nèi)部門電路主要為電路主要為TTLTTL電路。電路。維持阻塞結構維持阻塞結構的的D觸發(fā)器如觸發(fā)器如圖圖5.5.5所示。所示。1.電路結構及電路結構及功能表：功能表：功能表如表功能表

27、如表5.5.2所示。所示。 表表5.5.2線為置線為置1線；線；為置為置0維持線和置維持線和置1阻塞線；阻塞線；置置0阻塞線。阻塞線。S D置位端，低電平有置位端，低電平有效；效；R D復位端，也復位端，也是低電平有效。正常工是低電平有效。正常工作時接高電平作時接高電平2. 工作原理：工作原理：；觸發(fā)器保持原態(tài)，即被封鎖，輸出高電平，門和時，當QQGG0C.*43LKa觸發(fā)器的邏輯功能；合，符觸發(fā)器輸出為，門輸出為，輸出為門，則門輸出為，門輸出為前沿到來時，即脈沖變?yōu)橛僧擠DQDGDGDGDG, 10C.4356LKb. 1Q1Q, 0QDG, 0G; 0Q, 1QDGG, 0GGG1CP.6

28、445343，保持同時線阻止數(shù)據(jù)進不來，使得門被封鎖，則輸出為若通過線阻止維持數(shù)據(jù)進不來，通過線門封鎖，、則將為輸出一個為低電平。若有但輸出互為取反，即必開啟，、時，當c四、四、 利用傳輸延遲時間的利用傳輸延遲時間的邊沿觸發(fā)器邊沿觸發(fā)器(不講，自學）不講，自學）5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法5.6.1 觸發(fā)器按邏輯功能的分類觸發(fā)器按邏輯功能的分類(時鐘觸發(fā)器）時鐘觸發(fā)器）一一 、SR觸發(fā)器觸發(fā)器 按照邏輯功能觸發(fā)器可分為按照邏輯功能觸發(fā)器可分為SR觸發(fā)器、觸發(fā)器、JK觸發(fā)器、觸發(fā)器、D觸發(fā)器、觸發(fā)器、T 觸發(fā)器和觸發(fā)器和T 觸發(fā)器觸發(fā)器 凡在時鐘信號作用下，具

29、有如表凡在時鐘信號作用下，具有如表5.6.1的功能的觸發(fā)器稱為的功能的觸發(fā)器稱為SR觸發(fā)器觸發(fā)器表表5.6.12.約束條件約束條件0SR1.定義：定義：5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法3. 特性方程：特性方程： 由特性表和約束條件畫出輸出由特性表和約束條件畫出輸出端端Q*的卡諾圖為的卡諾圖為表表5.6.11110*SRQRSQSR觸發(fā)器的特性方程。觸發(fā)器的特性方程。圖圖5.6.1被稱為稱為被稱為稱為SR觸發(fā)器的狀態(tài)轉換圖。觸發(fā)器的狀態(tài)轉換圖。注：描述觸發(fā)器邏輯功能的方法有注：描述觸發(fā)器邏輯功能的方法有特性表、特性方程和狀態(tài)轉換圖。特性表、特性方程和狀態(tài)轉換圖。4

30、.狀態(tài)轉換圖：狀態(tài)轉換圖：5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法 將觸發(fā)器的特性表用圖形方式表現(xiàn)出來，即為狀將觸發(fā)器的特性表用圖形方式表現(xiàn)出來，即為狀態(tài)轉換圖態(tài)轉換圖圖圖5.6.15.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法 圖圖5.6.2為為SR觸發(fā)器的邏輯符觸發(fā)器的邏輯符號，觸發(fā)器在時鐘脈沖的下降沿號，觸發(fā)器在時鐘脈沖的下降沿動作動作圖圖5.6.2二二 、 JK觸發(fā)器觸發(fā)器1.定義：定義： 凡在時鐘信凡在時鐘信號作用下，具有號作用下，具有如表如表5.6.2的功能的功能的觸發(fā)器稱為的觸發(fā)器稱為JK觸發(fā)器觸發(fā)器表表5.6.2由特性表可得輸出端卡諾圖

31、為由特性表可得輸出端卡諾圖為5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法表表5.6.21111QKQJQ*3.狀態(tài)轉換圖：狀態(tài)轉換圖：5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法 由特性表可得狀態(tài)轉換圖如圖由特性表可得狀態(tài)轉換圖如圖5.6.3所示所示圖圖5.6.3表表5.6.24. 邏輯符號：邏輯符號： 邏輯符號如圖邏輯符號如圖5.6.4所示，主從結構的觸發(fā)器是在時所示，主從結構的觸發(fā)器是在時鐘的下降沿動作鐘的下降沿動作圖圖5.6.45.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法三三 、T 觸發(fā)器觸發(fā)器2.特性方程：特性方程：QTQTQ

32、*5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法 凡在時鐘信號作用下，具有表凡在時鐘信號作用下，具有表5.6.3所示功能的觸所示功能的觸發(fā)器稱為發(fā)器稱為T 觸發(fā)器觸發(fā)器1.定義：定義：由特性表可得由特性表可得其邏輯符號如圖其邏輯符號如圖5.6.6所示，為所示，為邊沿觸發(fā)器，時鐘下降沿觸發(fā)邊沿觸發(fā)器，時鐘下降沿觸發(fā)5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法3.狀態(tài)轉換圖：狀態(tài)轉換圖： 由特性表可得狀態(tài)轉換圖如圖由特性表可得狀態(tài)轉換圖如圖5.6.5所示所示圖圖5.6.54. 邏輯符號：邏輯符號：圖圖5.6.6DQ *5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法2.特性方程：特性方程： 凡在時鐘信號作用下，具有表凡在時鐘信號作用下，具有表5.6.4所示功能的觸所示功能的觸發(fā)器稱為發(fā)器稱為T 觸發(fā)器觸發(fā)器1.定義：定義：由特性表可得由特性表可得3.狀態(tài)轉換圖：狀態(tài)轉換圖：其邏輯符號如圖其邏輯符號如圖5.6.8所示，為所示，為邊沿觸發(fā)器，時鐘上升沿觸發(fā)邊沿觸發(fā)器，時鐘上升沿觸發(fā)5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法 由特性表可得狀態(tài)轉換圖如圖由特性表可得狀態(tài)轉換圖如圖5.6.7所示所示4. 邏輯符號：邏輯符