第七章_MOS反相器

1、1第七章第七章 MOS反相器反相器 MOS反相器特性的分析是反相器特性的分析是MOS基基本邏輯門電路分析的重要基礎本邏輯門電路分析的重要基礎 。SUTSUT2基本知識提示：基本知識提示：0 K (VGS-VT)2 K 2(VGS-VT) VDS-VDS2 K=K (WL)K= Cox2Cox= ox otox VT VBS2q si oNBCox =IDS=NMOS:截止截止飽和飽和非飽和非飽和NMOS PMOS 增強型增強型 耗盡型耗盡型 四端器件四端器件襯底偏置效應：襯底偏置效應：溝道長度調(diào)制效應溝道長度調(diào)制效應(短溝效應短溝效應): =L1 Xd VDSSUTSUT37.1 電阻負載電阻

2、負載NMOS反相器反相器1. 結(jié)構(gòu)和工作原理結(jié)構(gòu)和工作原理VOH=VDD(VDDVOH)/RL=0Vi為低電平為低電平VOL時，時，MI截止截止Vi為高電平為高電平VOH時，時，MI非飽和非飽和(VDDVOL ) /RL =KI 2(VOH -VTI)VOL-VOL2 ViVoRLVDDMI VOL VDD 1+2KI RL(VOH VTI)其中其中:KI=WL( )ox o2toxSUTSUT47.1 電阻負載電阻負載NMOS反相器反相器2. 基本特性基本特性RL若?。喝粜。篤OL高，高，功耗大，功耗大， tr小小;W/L若小若小(即即KI小小)：VOL高，功高，功耗小耗小,，tf大。大。V

3、iVoRLVDDMNRL減小VILVIHVOHVOLVoVi0 VOL VDD 1+2KI RL(VOH VTI)0VitVDD0VotVDDSUTSUT57.2 E/E飽和負載飽和負載NMOS反相器反相器1. 結(jié)構(gòu)和工作原理結(jié)構(gòu)和工作原理ViVoVDDMLMIVOH=VDD VTL KL(VDD-VOH-VTL)2=0Vi為低電平為低電平VOL時時,MI截止截止,ML飽和飽和Vi為高電平為高電平VOH時時,MI非飽和非飽和,ML飽和飽和KL(VDD-VOL-VTL)2=KI2(VOH-VTI)VO-VO2其中：其中： R =KIKL=(W/L)I(W/L)LVOL (VDD VTL )22

4、R(VOH VTI)有比電路有比電路SUTSUT67.2 E/E飽和負載飽和負載NMOS反相器反相器2.單元特點單元特點ViVoVDDMLMIVoVi R減小(KI/ KL )(1)VOH比電源電壓比電源電壓VDD低一個閾值電低一個閾值電壓壓Vt（有襯底偏（有襯底偏置效應）；置效應）；(3) ML和和MI的寬長比分別影響的寬長比分別影響tr和和tf。(4)上升過程由于負載管逐漸接近截上升過程由于負載管逐漸接近截止，止，tr較大。較大。(2)VOL與與 R有關(guān)，有關(guān)，為有比電路；為有比電路；0VotSUTSUT77.3 E/E非飽和負載非飽和負載NMOS反相器反相器1. 結(jié)構(gòu)和工作原理結(jié)構(gòu)和工作

5、原理ViVoVDDMLMIVGG VOH = VDD KL2(VGG-VOH -VTL)(VDD -VOH) - (VDD -VOH) 2 = 0VGG VDD +VTL Vi為為VOL時，時，MI截止，截止，ML非飽和非飽和SUTSUT87.3 E/E非飽和負載非飽和負載NMOS反相器反相器1. 結(jié)構(gòu)和工作原理結(jié)構(gòu)和工作原理(續(xù)續(xù))ViVoVDDMLMIVGGKI 2(VOH -VTI)VOL-VOL2 KL2(VGG -VOL -VTL)(VDD -VOL) - (VDD -VOL) 2 = VOL VDD 22m R(VOH VTI)其中：其中： R =KIKL=(W/L)I(W/L)L

6、m =VDD2(VGG VTL) VDD0 m 1Vi為為VOH時，時，MI非飽和，非飽和，ML非飽和非飽和SUTSUT97.3 E/E非飽和負載非飽和負載NMOS反相器反相器 2.單元特點單元特點ViVoVDDMLMIVGGVoVi(KI/KL) R增大(1)雙電源雙電源(2) VOH =VDD (3)VOL與與 R有關(guān)，有關(guān)，為有比電路；為有比電路；(4) VGG越高，越高，tr越越小，但是小，但是VOL越大、越大、功耗越大。功耗越大。SUTSUT107.4自舉負載自舉負載NMOS反相器反相器1. 結(jié)構(gòu)和自舉原理結(jié)構(gòu)和自舉原理初始狀態(tài)：初始狀態(tài)： VI=VOH，Vo=VOL MB、ML飽和

7、、飽和、MI非飽和非飽和VOL (VDD VTB VTL )22 R(VOH VTI)其中：其中： R =KIKL=(W/L)I(W/L)L有比電路有比電路ViVoVDDMBMIMLCBVGLVGL=VDD VTBSUTSUT117.4自舉負載自舉負載NMOS反相器反相器1. 結(jié)構(gòu)和自舉原理結(jié)構(gòu)和自舉原理(續(xù)續(xù))自舉過程：自舉過程： Vi 變?yōu)樽優(yōu)閂OL ,MI截止截止,Vo上升，上升， VGL隨隨Vo上升上升(電容自舉電容自舉)， MB截止截止,ML逐漸由飽和進入逐漸由飽和進入 非飽和導通，上升速度加快。非飽和導通，上升速度加快。自舉結(jié)果：自舉結(jié)果： tr縮短，縮短，VOH可達到可達到VDD

8、。ViVoVDDMBMIMLCBVGLSUTSUT127.4自舉負載自舉負載NMOS反相器反相器2. 寄生電容與自舉率寄生電容與自舉率 VGL CO = VGSL CB VGL = VGSL + Vo VGL = Vo=1+Co/CB1自舉率定義：自舉率定義：CO由于寄生電容由于寄生電容CO的存在：的存在：應盡可能較小寄生電容應盡可能較小寄生電容Co，使使 達到達到80%以上。以上。ViVoVDDMBMIMLCBVGLSUTSUT137.4自舉負載自舉負載NMOS反相器反相器3. 漏電與上拉漏電與上拉 自舉電路中的漏電，會自舉電路中的漏電，會使自舉電位使自舉電位VGL下降下降(尤其尤其是低頻是

9、低頻)，最低可降到：，最低可降到：VGL=VDD VTB ， 因而因而ML變?yōu)轱柡蛯ǎ敵鲎優(yōu)轱柡蛯?，輸出VOH降低：降低：VOH=VDD VTB VTL為了提高輸出高電平，加為了提高輸出高電平，加入上拉元件入上拉元件MA (或或RA)。ViVoVDDMBMIMLCBVGLMASUTSUT147.5 E/D NMOS反相器反相器1. 結(jié)構(gòu)和工作原理結(jié)構(gòu)和工作原理ViVoVDDMDMEVOH = VDD KD2(0 -VTD)(VDD -VOH)- (VDD -VOH) 2 = 0Vi為為VOL時，時，ME截止，截止，MD非飽和非飽和MD 為耗盡型器件，為耗盡型器件， VTD 0，SUTSU

10、T157.5 E/D NMOS反相器反相器1. 結(jié)構(gòu)和工作原理（續(xù)）結(jié)構(gòu)和工作原理（續(xù)）ViVoVDDMDMEKE2(VOH -VTE)VOL-VOL2 KD(0 -VTD)2 = VOL VTD 22 R(VOH VTE)其中：其中： R =KEKD=(W/L)E(W/L)L有比電路（近似于無比電路）有比電路（近似于無比電路）Vi為為VOH時，時，ME非飽和，非飽和，MD飽和飽和SUTSUT167.5 E/D NMOS反相器反相器2.單元特點單元特點(1)VOH比可達到電源電壓比可達到電源電壓VDD(2)VOL與與 R有關(guān)，但是有關(guān)，但是VTD是是關(guān)鍵的因素，近似于無比電路，關(guān)鍵的因素，近似

11、于無比電路，面積小。面積小。(3)上升過程由于負載管由飽和上升過程由于負載管由飽和逐漸進入非飽和，逐漸進入非飽和， tr縮短，速縮短，速度快。度快。ViVoVDDMDMESUTSUT177.6 CMOS反相器反相器1. 結(jié)構(gòu)和工作原理結(jié)構(gòu)和工作原理ViVoVDDMPMNVi為為VOL時，時，MN截止，截止，MP非飽和非飽和-Kp 2(VOL- VDD -VTP) (VOH-VDD ) (VOH-VDD ) 2 = 0VOH = VDD Vi為為VOH時，時，MN非飽和，非飽和，MP截止截止Kn2(VOH-VTN)VOL-VOL2 =0VOL=0 無比電路無比電路MP 為為PMOS,VTP 0S

12、UTSUT187.6 CMOS反相器反相器2.電壓傳輸特性及器件工作狀態(tài)表電壓傳輸特性及器件工作狀態(tài)表ViVoVDDMPMN截止截止非飽和非飽和VDD+VTPVi VDD飽和飽和非飽和非飽和VO+VTNVi VDD+VTP飽和飽和飽和飽和VO+VTP Vi VO+VTN非飽和非飽和飽和飽和VTN ViVO+VTP非飽和非飽和截止截止0 ViVTNP管管N管管輸入電壓范圍輸入電壓范圍0VOViVDDVDDVDD+VTPVTNSUTSUT197.6 CMOS反相器反相器3.噪聲容限噪聲容限 0VOViVDDVILmaxVIHminVOHminVOLmaxSlope=-1VDDVOHminVSSVO

13、LmaxVILmaxVIHminVNMLmaxVNMHmax(1)指定噪聲容限指定噪聲容限VNMmax=minVNMHmax, VNMLmax SUTSUT207.6 CMOS反相器反相器3.噪聲容限（續(xù)）噪聲容限（續(xù)） (2) 最大噪聲容限最大噪聲容限VNMH=VOH-V* =VDD-V* VNML=V*-VOL=V*Vi =VDD+ VTP +VTN o1 + o當當V*為為Vdd/2時，噪聲容限為最大（時，噪聲容限為最大（Vdd/2）其中：其中： o =KNKP= N(W/L)N P(W/L)PV*將隨著將隨著 o的變化而向相反方向變化的變化而向相反方向變化NMOS和和PMOS都飽和時有

14、都飽和時有:記作記作V*V*VDD0VOViVDD o增大增大SUTSUT217.6 CMOS反相器反相器4.瞬態(tài)特性瞬態(tài)特性 VoVDDViMPMNCL0VotVDD0VitVDD CL為負載電容，帶負為負載電容，帶負載門數(shù)越多，載門數(shù)越多， 連線越長，連線越長，CL越大，延遲越大。越大，延遲越大。SUTSUT227.6 CMOS反相器反相器4.瞬態(tài)特性（續(xù)瞬態(tài)特性（續(xù)1） (1)上升時間上升時間ViVoVDDMPMNCL0VotVDD90%10%tr2 VDD KP(VDD |VTP|)CL|VTP| 0.1VDDVDD |VTP| +1ln (19VDD 20 |VTP| )=KP越大越

15、大 tr越小越小tr = tr1 + tr2 SUTSUT237.6 CMOS反相器反相器4.瞬態(tài)特性（續(xù)瞬態(tài)特性（續(xù)2） (2)下降時間下降時間ViVoVDDMPMNCL2 VDD KN(VDD VTN)CLVTN 0.1VDDVDD VTN +1ln (19VDD 20 VTN)=KN越大越大 tf越小越小0VotVDD90%10%tftf = tf1 + tf2 SUTSUT247.6 CMOS反相器反相器4.瞬態(tài)特性（續(xù)瞬態(tài)特性（續(xù)3） (3)平均平均對延遲時間對延遲時間 tpd =(tpHL + tpLH )/20VitVDD50%0Vot50%tpHLVDDtpLHViVoVDDM

16、PMNSUTSUT257.6 CMOS反相器反相器5.功耗特性功耗特性ViVoVDDMPMN(1) 靜態(tài)功耗靜態(tài)功耗PS 理想情況下靜態(tài)電流為理想情況下靜態(tài)電流為0，實際存在漏電流（表面漏電，實際存在漏電流（表面漏電，PN結(jié)漏電），有漏電功耗：結(jié)漏電），有漏電功耗： PS = Ios VDD CMOS電路功耗由三部分電路功耗由三部分組成：靜態(tài)功耗、瞬態(tài)功耗和組成：靜態(tài)功耗、瞬態(tài)功耗和節(jié)點電容充放電功耗。節(jié)點電容充放電功耗。 設計時應盡量減小設計時應盡量減小PN結(jié)面積結(jié)面積 SUTSUT26反相器直流傳輸特性SUTSUT277.6 CMOS反相器反相器5.功耗特性（續(xù)功耗特性（續(xù)1） (2)瞬態(tài)

17、功耗瞬態(tài)功耗Pt ViVoVDDMPMNCOCI0Vit0ITt Pt 2 1(tr+tf) ITmax VDD c 由于節(jié)點都存在寄生電由于節(jié)點都存在寄生電容，因而狀態(tài)轉(zhuǎn)換時輸入波容，因而狀態(tài)轉(zhuǎn)換時輸入波形有一定的斜率，使形有一定的斜率，使NMOS和和PMOS都處于導通態(tài)，存都處于導通態(tài)，存在瞬態(tài)電流，產(chǎn)生功耗：在瞬態(tài)電流，產(chǎn)生功耗： 設計時應盡量減小設計時應盡量減小tr和和tfSUTSUT287.6 CMOS反相器反相器5.功耗特性（續(xù)功耗特性（續(xù)2） (3)電容充放電功耗電容充放電功耗Pc 在狀態(tài)轉(zhuǎn)換過程中，在狀態(tài)轉(zhuǎn)換過程中，結(jié)點電位的上升和下降，結(jié)點電位的上升和下降，都伴隨著結(jié)點電容的

18、充放都伴隨著結(jié)點電容的充放電過程，產(chǎn)生功耗：電過程，產(chǎn)生功耗： 設計時應盡量減小設計時應盡量減小節(jié)節(jié)點寄生電容點寄生電容Pc = CL VDD 2ViVoVDDMPMNCLSUTSUT297.6 CMOS反相器反相器7.最佳設計最佳設計 ViVoVDDMPMN(1)最小面積最小面積方案方案 芯片面積芯片面積 A= (Wn Ln+ Wp Lp) 按工藝設計規(guī)則設計最小尺寸按工藝設計規(guī)則設計最小尺寸 Lp = Ln Wp = Wn 面積小、功耗小、非對稱延遲面積小、功耗小、非對稱延遲(2) 對稱延遲對稱延遲方案方案 上升時間與下降時間相同上升時間與下降時間相同tr = tf 應有：應有：Kp = Kn，一般取：，一般?。篖p=Ln則有：則有：Wp/ Wn = n / p 2SUTSUT307.6 CMOS反相器反相器7.最佳設計最佳設計 ViVoVDDMPMN(3)對延遲最小方案（對延遲最小方案（Tpd最小）最?。?一般取：一般?。篖p = Ln Wp/Wn =12 CL=CE+(Wp Lp + Wn Ln) Cg0TpdWp/Wn0 0.4 0.8 1.21.6 2.02.4寄生寄生電容電容CE增大增大Lp = LnSUTSUT317.6 CMOS反相器反相器7.最佳設計最佳