第一章集成電路制造工藝

1、微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理第一章第一章 集成電路制造工藝集成電路制造工藝 集成電路（集成電路（ICIntegrated Circuit） 制造工藝是集成電路實制造工藝是集成電路實現(xiàn)的途徑，也是集成電路設(shè)計的基現(xiàn)的途徑，也是集成電路設(shè)計的基礎(chǔ)。礎(chǔ)。1微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理集成電路制造工藝分類集成電路制造工藝分類1. 雙極型工藝（雙極型工藝（bipolar）2. MOS工藝工藝3. BiMOS工藝工藝2微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1-1 雙極型集成電路工藝雙極型集成電路工藝(P15)3微電子教研

2、中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理 思考題思考題1.與分立器件工藝有什么不同？與分立器件工藝有什么不同？2.需要幾塊光刻掩膜版需要幾塊光刻掩膜版(mask)?3.每塊掩膜版的作用是什么？每塊掩膜版的作用是什么？4.器件之間是如何隔離的？器件之間是如何隔離的？5.器件的電極是如何引出的？器件的電極是如何引出的？4微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.1.1典型典型PN結(jié)隔離工藝流程結(jié)隔離工藝流程P-Sub襯底準備（襯底準備（P型）型）光刻光刻n+埋層區(qū)埋層區(qū)氧化氧化n+埋層擴散埋層擴散清潔表面清潔表面5微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路

3、設(shè)計原理P-Sub1.1.1典型典型PN結(jié)隔離工藝流程結(jié)隔離工藝流程（續(xù)（續(xù)1）生長生長n-外延外延 隔離氧化隔離氧化 光刻光刻p+隔離區(qū)隔離區(qū)p+隔離擴散隔離擴散 p+隔離推進、氧化隔離推進、氧化N+N+N-N-6微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.1.1典型典型PN結(jié)隔離工藝流程結(jié)隔離工藝流程（續(xù)（續(xù)2）光刻硼擴散區(qū)光刻硼擴散區(qū)P-SubN+N+N-N-P+P+P+硼擴散硼擴散 氧化氧化7微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.1.1典型典型PN結(jié)隔離工藝流程結(jié)隔離工藝流程（續(xù)（續(xù)3）光刻磷擴散區(qū)光刻磷擴散區(qū)磷擴散磷擴散氧化氧化P-Sub

4、N+N+N-N-P+P+P+PP8微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.1.1典型典型PN結(jié)隔離工藝流程結(jié)隔離工藝流程（續(xù)（續(xù)4）光刻引線孔光刻引線孔清潔表面清潔表面P-SubN+N+N-N-P+P+P+PP9微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.1.1典型典型PN結(jié)隔離工藝流程結(jié)隔離工藝流程（續(xù)（續(xù)5）蒸鍍金屬蒸鍍金屬反刻金屬反刻金屬P-SubN+N+N-N-P+P+P+PP10微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.1.1典型典型PN結(jié)隔離工藝流程結(jié)隔離工藝流程（續(xù)（續(xù)6）鈍化鈍化P-SubN+N+N-N-P+P+

5、P+PP光刻鈍化窗口光刻鈍化窗口后工序后工序11微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.1.2典型典型PN結(jié)隔離工藝結(jié)隔離工藝 光刻掩膜版匯總光刻掩膜版匯總埋層區(qū)埋層區(qū)隔離墻隔離墻硼擴區(qū)硼擴區(qū)磷擴區(qū)磷擴區(qū) 引線孔引線孔金屬連線金屬連線鈍化窗口鈍化窗口GND Vi Vo VDDTR12微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.1.3 外延層電極的引出外延層電極的引出歐姆接觸電極：歐姆接觸電極：金屬與參雜濃度較低的外延金屬與參雜濃度較低的外延層相接觸易形成整流接觸層相接觸易形成整流接觸（金半接觸勢壘二極（金半接觸勢壘二極管）管）。因此，。因此，外延層電

6、極引出處應(yīng)增加濃擴散。外延層電極引出處應(yīng)增加濃擴散。BP-SubSiO2光刻膠光刻膠N+埋層埋層N-epiP+P+P+SiO2N-epiPPN+N+N+鈍化層鈍化層N+CECEBB13微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.1.4 埋層的作用埋層的作用1.減小串聯(lián)電阻減小串聯(lián)電阻（集成電路中的各個電極均從（集成電路中的各個電極均從上表面引出，外延層電阻率較大且路徑較長。上表面引出，外延層電阻率較大且路徑較長。BP-SubSiO2光刻膠光刻膠N+埋層埋層N-epiP+P+P+SiO2N-epiPPN+N+N+鈍化層鈍化層N+CECEBB2.減小寄生減小寄生pnp晶體管的影

7、響晶體管的影響（第二章介紹）（第二章介紹）14微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.1.5 隔離的實現(xiàn)隔離的實現(xiàn)1.P+隔離擴散要擴穿外延層，與隔離擴散要擴穿外延層，與p型襯底連型襯底連通。通。因此，將因此，將n型外延層分割成若干個型外延層分割成若干個“島島” 。2. P+隔離接電路最低電位，隔離接電路最低電位，使使“島島” 與與“島島” 之間形成兩個背靠背的反偏二極管。之間形成兩個背靠背的反偏二極管。N+N+N-epiPN-epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻膠光刻膠N+埋層埋層N-epiSiO2P+P+P+S

8、iO2N-epiPPN+N+N+N+CECEBB鈍化層鈍化層15微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.1.6 其它雙極型集成電路工藝簡介其它雙極型集成電路工藝簡介對通隔離：對通隔離：減小隔離所占面積減小隔離所占面積泡發(fā)射區(qū)：泡發(fā)射區(qū)：減小發(fā)射區(qū)面積減小發(fā)射區(qū)面積磷穿透擴散：磷穿透擴散：減小串聯(lián)電阻減小串聯(lián)電阻離子注入：離子注入：精確控制參雜濃度和結(jié)深精確控制參雜濃度和結(jié)深介質(zhì)隔離：介質(zhì)隔離：減小漏電流減小漏電流光刻膠光刻膠BP-SubN+埋層埋層SiO2P+P+P+PPN+N+N+N+CECEBB16微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.1.

9、7 習題習題P14: 1.1 工藝流程及光刻掩膜版的作用工藝流程及光刻掩膜版的作用 1.3（1） 識版圖識版圖 1.5 集成度與工藝水平的關(guān)系集成度與工藝水平的關(guān)系 1.6 工作電壓與材料的關(guān)系工作電壓與材料的關(guān)系17微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2 MOS集成電路集成電路工藝工藝(P511)18微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理 思考題思考題1.需要幾塊光刻掩膜版？各自的作用是什么？需要幾塊光刻掩膜版？各自的作用是什么？2.什么是局部氧化（什么是局部氧化（LOCOS ) ) ？ （Local Oxidation of Silicon

10、) ) 3.什么是硅柵自對準什么是硅柵自對準(Self Aligned )？4. N阱的作用是什么？阱的作用是什么？5. NMOS和和PMOS的源漏如何形成的？的源漏如何形成的？6.襯底電極如何向外引接？襯底電極如何向外引接？19微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2.1 N阱硅柵阱硅柵CMOS工藝工藝主要流程主要流程 （ 參考參考P阱硅柵阱硅柵CMOS工藝工藝流程）流程）1.1.襯底準備襯底準備P P+ +/P/P外延片外延片P P型單晶片型單晶片20微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理P-Sub1.2.1 N阱硅柵阱硅柵CMOS工藝工藝主

11、要流程（續(xù)）主要流程（續(xù)） 2. 氧化、光刻氧化、光刻N-阱阱(nwell)21微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2.1 N阱硅柵阱硅柵CMOS工藝工藝主要流程（續(xù)）主要流程（續(xù)） 3. N-阱注入，阱注入，N-阱推進，退火，清潔表面阱推進，退火，清潔表面N阱P-Sub22微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理P-SubN阱1.2.1 N阱硅柵阱硅柵CMOS工藝工藝主要流程（續(xù)）主要流程（續(xù)） 4. 長薄氧、長氮化硅、光刻場區(qū)長薄氧、長氮化硅、光刻場區(qū)(active反版反版)23微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理P-

12、Sub1.2.1 N阱硅柵阱硅柵CMOS工藝工藝主要流程（續(xù)）主要流程（續(xù)） 5.場區(qū)氧化（場區(qū)氧化（LOCOS）, 清潔表面清潔表面 (之前可做之前可做N管場區(qū)注入和管場區(qū)注入和P管場區(qū)注入，提高場管場區(qū)注入，提高場開啟；改善襯底和阱的接觸，減少閂鎖效應(yīng)）開啟；改善襯底和阱的接觸，減少閂鎖效應(yīng)）24微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理P-Sub1.2.1 N阱硅柵阱硅柵CMOS工藝工藝主要流程（續(xù)）主要流程（續(xù)） 6. 柵氧化柵氧化,淀積多晶硅，多晶硅淀積多晶硅，多晶硅N+摻雜，反刻摻雜，反刻多晶多晶 （polysiliconpoly)（之前可作開啟電壓調(diào)整注入）（之

13、前可作開啟電壓調(diào)整注入）25微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2.1 N阱硅柵阱硅柵CMOS工藝工藝主要流程（續(xù)）主要流程（續(xù)） 7. P+ active注入注入（Pplus）（ 硅柵自對準）硅柵自對準）P-SubP-SubP-Sub26微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2.1 N阱硅柵阱硅柵CMOS工藝工藝主要流程（續(xù)）主要流程（續(xù)） 8. N+ active注入注入（Nplus Pplus的反版）的反版） （ 硅柵自對準）硅柵自對準）P-SubP-SubP-Sub27微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.

14、2.1 N阱硅柵阱硅柵CMOS工藝工藝主要流程（續(xù)）主要流程（續(xù)） 9. 淀積淀積BPSG，光刻接觸孔光刻接觸孔(contact)，回回流流P-SubP-Sub28微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2.1 N阱硅柵阱硅柵CMOS工藝工藝主要流程（續(xù)）主要流程（續(xù)） 10. 蒸鍍金屬蒸鍍金屬1，反刻金屬，反刻金屬1（metal1)P-Sub29微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2.1 N阱硅柵阱硅柵CMOS工藝工藝主要流程（續(xù)）主要流程（續(xù)） 11. 絕緣介質(zhì)淀積，平整化，光刻通孔絕緣介質(zhì)淀積，平整化，光刻通孔(via)P-SubP-S

15、ub30微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2.1 N阱硅柵阱硅柵CMOS工藝工藝主要流程（續(xù)）主要流程（續(xù)） 12. 蒸鍍金屬蒸鍍金屬2，反刻金屬，反刻金屬2（metal2)P-Sub31微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2.1 N阱硅柵阱硅柵CMOS工藝工藝主要流程（續(xù)）主要流程（續(xù)） 13. 鈍化層淀積，平整化，光刻鈍化窗孔鈍化層淀積，平整化，光刻鈍化窗孔(pad)P-Sub32微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2.2 N阱硅柵阱硅柵CMOS工藝工藝 光刻掩膜版匯總簡圖光刻掩膜版匯總簡圖N阱阱有源區(qū)有

16、源區(qū)多晶多晶 Pplus Nplus引線孔引線孔金屬金屬1通孔通孔金屬金屬2鈍化鈍化33微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2.3 局部氧化的作用局部氧化的作用2. 減緩表面臺階減緩表面臺階3. 減小表面漏電流減小表面漏電流P-SubN-阱阱1. 提高場區(qū)閾值電壓提高場區(qū)閾值電壓34微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2.4 硅柵自對準的作用硅柵自對準的作用 在硅柵形成后，利用硅柵的遮蔽作用在硅柵形成后，利用硅柵的遮蔽作用來形成來形成MOS管的溝道區(qū)，使管的溝道區(qū)，使MOS管的溝道管的溝道尺寸更精確，寄生電容更小。尺寸更精確，寄生電容更小

17、。P-SubN-阱阱35微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2.5 MOS管襯底電極的引出管襯底電極的引出 NMOS管和管和PMOS管的襯底電極都從管的襯底電極都從上表面引出，由于上表面引出，由于P-Sub和和N阱的參雜濃度阱的參雜濃度都較低，為了避免整流接觸，電極引出處都較低，為了避免整流接觸，電極引出處必須有濃參雜區(qū)。必須有濃參雜區(qū)。P-SubN-阱阱36微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2.6 其它其它MOS工藝簡介工藝簡介雙層多晶：雙層多晶：易做多晶電容、多晶電阻、疊易做多晶電容、多晶電阻、疊柵柵MOS器件，適合器件，適合CMO

18、S數(shù)數(shù)/?；旌想娐?、?；旌想娐贰EPROM等等多層金屬：多層金屬：便于布線，連線短，連線占面便于布線，連線短，連線占面積小，適合大規(guī)模、高速積小，適合大規(guī)模、高速CMOS電路電路P阱阱CMOS工藝，雙阱工藝，雙阱CMOS工藝工藝E/D NMOS工藝工藝37微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.2.7 習題習題1.闡述闡述N阱硅柵阱硅柵CMOS集成電路集成電路制造工制造工藝藝的主要流程，說明流程中需要哪些光的主要流程，說明流程中需要哪些光刻掩膜版及其作用?？萄谀ぐ婕捌渥饔谩?. NMOS管管源漏區(qū)的形成需要哪些光源漏區(qū)的形成需要哪些光刻掩膜版?？萄谀ぐ?。38微電子教研中心微電子教研中心集成電路設(shè)計原理集成電路設(shè)計原理1.3