電磁兼容技術(shù)報告

1、任何一個電子設(shè)備、 分系統(tǒng)、 系統(tǒng)以至復雜的系統(tǒng)工程， 要能達到設(shè)計的指 標和正常運行，只考慮電性能的設(shè)計是不夠的，還必須同步進行 EMC 設(shè)計。否 則，在產(chǎn)品定型或系統(tǒng)組建后再發(fā)現(xiàn)電磁兼容問題， 將會帶來許多麻煩， 甚至不 可挽回的損失。EMC 學科的建立和一系列電磁兼容標準的制定，為我們從理論與實踐的結(jié) 合上實現(xiàn)產(chǎn)品或系統(tǒng)的電磁兼容提供了指導。 電磁兼容的工作應(yīng)從設(shè)備或系統(tǒng)研 制的初期，即方案論證階段就開始考慮，并貫穿研制過程的各個階段。而 EMC 設(shè)計則是實現(xiàn)設(shè)備或系統(tǒng)電磁兼容的關(guān)鍵環(huán)節(jié)。有資料表明，進行 EMC 設(shè)計， 可以使 90左右的干擾得以控制。EMC 設(shè)計的最終目的是為了使我們

2、的設(shè)備或系統(tǒng)能在預定的電磁環(huán)境中正 常、穩(wěn)定的工作， 無性能降低或無故障， 并對該電磁環(huán)境中的任何事物不構(gòu)成電 磁騷擾，即實現(xiàn)電磁兼容。EMC 設(shè)計的目標是通過 EMC 測試和認證。EMC 設(shè)計涉及的內(nèi)容很多?？偫▉碚f，主要是對系統(tǒng)之間及系統(tǒng)內(nèi)部的電 磁兼容性進行分析、預測和控制。從原理上講，要研究干擾的三要素（干擾源、干擾的耦合通道和接收器 ）和抑制干擾的措施等。從技術(shù)上來說，主要是如何運 用濾波、接地和屏蔽三大技術(shù)。濾波是消除傳導干擾 （低頻 ）的最好方法，屏蔽對 高頻輻射干擾的隔離比較有效。合理的接地會減小地環(huán)路的干擾電流。電磁兼容設(shè)計的基本原則和方法，首先是根據(jù)電磁兼容的有關(guān)標準和規(guī)范

3、， 把產(chǎn)品設(shè)計對 EMC 提出的指標要求分解成元器件級、電路級、模塊級和產(chǎn)品級的指標要求， 再按照各級要實現(xiàn)的功能要求， 逐級分層次的進行設(shè)計。 下面以計 算機為例，談?wù)?EMC 設(shè)計的粗淺認識。一、計算機系統(tǒng)工作的特點數(shù)字計算機是一個含有多種元器件和許多分系統(tǒng)的復雜的信息技術(shù)設(shè)備(ITE)。外來的電磁騷擾，內(nèi)部元器件之間、分系統(tǒng)之間的相互竄擾等，對計算 機及其傳送的信息所產(chǎn)生的干擾與破壞， 嚴重地威脅著計算機工作的穩(wěn)定性、 可 靠性和安全性。據(jù)統(tǒng)計，由于干擾引起的計算機事故占其總事故的 80以上。另外，計算機作為高速運行的數(shù)字系統(tǒng)， 也不可避免地向外輻射電磁干擾， 污染 電磁環(huán)境，對人體和其

4、它設(shè)備造成危害。所以，計算機系統(tǒng)既是干擾源，又是干 擾的敏感接收設(shè)備。 隨著信息技術(shù)的飛速發(fā)展， 數(shù)字系統(tǒng)， 特別是計算機系統(tǒng)的 電磁兼容性問題會越來越突出。由于計算機系統(tǒng)以高速運行并傳送數(shù)字邏輯信號， 所以，計算機系統(tǒng)的電磁 兼容性研究有其特殊性。主要表現(xiàn)在：1. 計算機是以數(shù)字電路為主， 數(shù)字集成電路既是干擾源又是干擾的敏感器 件，如 MOS 電路、 D/A 電路等；2. 計算機以低電平傳送信號，在電磁環(huán)境中易受干擾，即抗擾性差；3. 數(shù)字電路工作于邏輯方式，干擾超過閾值后，其狀態(tài)不會因干擾消失而 恢復(模擬電路在瞬時干擾消失后，系統(tǒng)工作可以恢復正常 )；4. 計算機以識別二進制碼為基礎(chǔ)，

5、傳送的是脈沖信號，因此，系統(tǒng)中分布 著高頻含量豐富的諧波，易產(chǎn)生高頻干擾；5. 計算機工作于開關(guān)和瞬時狀態(tài)的電路較多，瞬時產(chǎn)生的能量很大，干擾也就大；6. 計算機中使用的傳輸線常常需要作為具有分布參數(shù)特性的長線理論去考慮和分析，而長線有延時、波形畸變和受外界干擾等問題，應(yīng)采取屏 蔽和匹配等措施；7. 在計算機中，干擾信號以差模和共模兩種形態(tài)來表征干擾作用的存在；8. “計算機病毒”是計算機特有的干擾；9. 計算機是傳送信息的設(shè)備，一旦有用信息被泄漏，將會造成失密；10. 利用計算機硬件和軟件相結(jié)合的技術(shù)抑制 EMI 是計算機獨特的技術(shù)手段。二、計算機系統(tǒng)的電磁兼容設(shè)計根據(jù)計算機工作的特點和信息

6、技術(shù)設(shè)備的 EMC 標準，在設(shè)計中應(yīng)考慮如下 諸多方面：(一 ) 元器件的選擇和電路的分析是 EMC 設(shè)計的基礎(chǔ)。1元器件的精心選擇計算機是以數(shù)字邏輯電路為主， 并以低電平傳輸信號。 所用的數(shù)字集成電路(IC)既是干擾源，又是干擾的敏感器件。不同的器件其噪聲和延時指標不同，在 器件手冊中對噪聲容限等都有明確的規(guī)定，因此，器件需要精心選擇。邏輯器件的抗干擾性取決于噪聲容限。 所謂噪聲容限， 即迭加在器件輸入信 號上的噪聲最大允許值。 直流噪聲容限關(guān)系到器件的翻轉(zhuǎn)電壓， 而交流噪聲容限 則與器件的延時相關(guān)。一般認為， MOS 器件的抗擾性差，加之工作在低電壓、 高速和高密度組裝，器件很易受外來干擾

7、而觸發(fā)，造成誤動作。所以，應(yīng)盡量選 取小功率、低損耗、抗擾性強、溫度特性好和抗靜電的器件。如CMOS 、HTL等。2電路的分析邏輯電路的噪聲， 作為干擾源引起的電磁騷擾， 是不容忽視的。 在計算機電 路設(shè)計中，人們往往注重邏輯功能的實現(xiàn)，而忽略隨之產(chǎn)生的干擾。然而，數(shù)字 電路工作時，在發(fā)生“0”、“1”狀態(tài)或高、低電平變換的過程中，會有電流從電路 流回源或流入地線。 這種變化的電流將會在電源或地線的阻抗上產(chǎn)生電壓的波動 或電壓降。 這也就是噪聲電壓。 它會通過公共阻抗去竄擾其它電路， 也會通過器 件或互連線等輻射其干擾。 尤其要注意的是數(shù)字電路工作在脈沖狀態(tài)， 從付氏變 換可知，脈沖信號的頻譜

8、范圍很寬（主要是脈沖的上升沿和下降沿所決定的） ， 其高次諧波的頻率可達千兆以上， 遠高于脈沖信號的工作頻率。 我們知道， 傳導 騷擾隨頻率成正比增加， 而輻射騷擾更是隨頻率的平方而增加。 所以，在數(shù)字電 路中，器件的翻轉(zhuǎn)速度越快，產(chǎn)生的干擾也就越大（高頻情況下，阻抗呈感性， 噪聲電壓 U=L（di/dt） 。如 MOS 存儲器是以電容器充放電為基礎(chǔ)的電路，為提高 存取速度， 要求電容器快速充放電， 所以瞬時的工作電流可高達百余毫安， 工作 頻率可在百兆以上， 如果多片存儲器同時工作， 將會在瞬間產(chǎn)生很大的噪聲電流， 并引起電源電壓波動， 使電路工作電源電壓發(fā)生偏移， 從而影響其他電路的穩(wěn)定

9、工作，甚至發(fā)生錯誤。在地線上產(chǎn)生的噪聲干擾（尖峰電壓）也會通過公共地阻 抗去干擾其它電路。 再如微處理器的各種時鐘電路， 振蕩器電路以及驅(qū)動器等周 期性的脈沖電路都是典型的強干擾源。 但它們又是計算機系統(tǒng)中不可缺少和無可 取代的電路，只有在 EMC 設(shè)計中，通過精心選擇器件和全面分析電路并采取有 效措施，使噪聲騷擾在產(chǎn)品或系統(tǒng)設(shè)計的初級階段即被抑制。3實現(xiàn) EMC 的具體措施：1）在滿足功能要求的前提下，波形前、后沿的陡峭程度應(yīng)有所控制。盡量 避免使用不必要的高速電路，以減少高頻輻射、竄擾和耦合干擾；2）對于安裝有高速電路的底板，應(yīng)建立正確的、良好的接地系統(tǒng)。如采用 具有地線面的多層印制板，與

10、各子線路板連接時，應(yīng)為每一個高速時鐘信號線、 數(shù)據(jù)和地址信號線提供一條地線。還可在信號線和數(shù)據(jù)線上加鐵氧體磁珠等。3 ）高頻電路加裝去耦電容。如在存儲器等高速器件的電源引腳與接地腳之 間，加小容值的高頻濾波電容（一般為 0.001商），以減小瞬態(tài)干擾的影響；對于 印制電路，板上的電源入口處應(yīng)加足夠容量的低頻旁路電容，為整個電路板提供一個電流源，以補償電路板工作時所產(chǎn)生的噪聲電流， 從而使電源電壓得以穩(wěn)定。4）在元器件和電路的布局上，注意各種不相容的電路，如數(shù)字與模擬、高 速與低速、大電流與小電流、噪聲大的器件與敏感器件都應(yīng)分開安排。對互聯(lián)線 進行濾波（如使用信號濾波器），在電路之間采取屏蔽或隔

11、離（如采用變壓器耦合， 光電耦合等）。強電的饋線必須單獨走，絕不能與信號線混在一起，強信號線與 弱信號線要正交而不能平行走線等等；5）線路中地線的連接要合理。電源地、信號地和機殼地要分開，最后一點 接地。為避免線間電磁場的耦合，電纜線應(yīng)屏蔽，而且，引線端口外露盡量短， 或采用雙絞屏蔽線等；6）利用軟件技術(shù)提高微處理器的抗干擾能力（如“看門狗”技術(shù)等（二）印制電路板級的EMC設(shè)計印制電路板是計算機的基本部件，它的電磁兼容性直接關(guān)系到計算機系統(tǒng)的穩(wěn)定與可靠。一般來說，元器件、電路和地線引起的騷擾都會在印制電路板上反映出來。在數(shù)字系統(tǒng)中，隨著時鐘頻率的大幅度提高，PCB板布局密度的不斷 增加，極短的

12、波長會使高頻阻抗增加，小于 1/4波長的印制線會產(chǎn)生天線效應(yīng)， 細間距會使線間耦合干擾嚴重等等。盡管遵照國標 GB4588.3印制電路板設(shè)計 與使用標準進行印制板的 CAD設(shè)計，也有兼顧EMC的成分，然而，這與IC 技術(shù)的發(fā)展對EMC提出的要求是遠遠不夠的。尤其對高速度、高密度、細間距、 多引腳和多層板的表面貼裝來說， 還面臨許多新的技術(shù)難題。但是，在板級解決 EMI問題，終究比解決設(shè)備級（或系統(tǒng)級）EMI問題付出的代價要小得多。因此， 對PCB板的EMC設(shè)計，應(yīng)給予足夠的重視。1、PCB板的布局設(shè)計要合理，這是解決板級 EMC的重要環(huán)節(jié)。根據(jù)線路和功能設(shè)計的需要，印制板可采用單層、雙層和多層

13、。對于高速邏 輯電路和復雜的巨型計算機，只有采用多層印制板，才能較好地解決電磁兼容性 問題。1）多層印制板的層數(shù)與層間的安排視布線的密集程度及 EMC的要求而定。 其基本原則是電源平面應(yīng)靠近接地層。 所以，除元器件在表層外，內(nèi)層分別為電 源層、接地層和信號線層。電源層應(yīng)緊貼地線層，而且電源層在下，利用兩層間 的電容作為電源的去耦電容，而且，接地層還可對電源層上分布的輻射電流起屏 蔽作用，從而抑止供電線路和公共阻抗上的噪聲。信號線層應(yīng)與接地層相鄰，加大信號線與地線面之間的分布電容，以抑止噪聲向空間輻射的能力。尤其在高頻， 回流線要走靠近信號線的路徑（地線面提供最佳回流路徑）以達信號環(huán)路面積最 小

14、，阻抗最?。ōh(huán)路面積越小，環(huán)路電感越小）。從而減小了輻射。圖3 2 - 1 為多層印制板示意圖。電源模塊、低速邏輯 一中頻、中速邏輯_ 一高頻和高頻邏輯2）模擬和數(shù)字電路應(yīng)分層布線，地和電源 也要分開，以達到板上各電路之間的相互兼容。3）元器件在板上的布局應(yīng)按電源電壓、電 路的速度快慢及電流的大小等分組布線，如時 鐘、振蕩器等主要騷擾源，應(yīng)單獨布線，遠離敏感電路，與其它功能塊隔離，自身屏蔽等。各種連接器電纜應(yīng)盡量從印制板的一側(cè)引出。圖3-2-2為印制板各功能模塊布線位置示意圖。2、采用去耦技術(shù)，以抑制噪聲。即可在PCB板的外接電源和器件電源上加接對地去耦電容。用來慮除高速 器件在電源上引起地騷

15、擾電流，從而保持電源的平穩(wěn)和潔凈。關(guān)鍵是選好電容量 和接入電容的地點。一般來說，器件上加局部去耦電容（如O.Lf/O.OLf），而整體去耦（或旁路）電容則加在靠近 PCB板外接電源線入口與地之間，其值應(yīng)大 于PCB板所有負載電容的50倍以上。另外，在I/O連接器、時鐘發(fā)生器附近， 也都應(yīng)加旁路電容。還由于電容器具有自諧振頻率，故需選擇自諧振頻率高的電 容器。電容器材料對溫度敏感，故需選擇溫度系數(shù)好的電容器。圖3-2-2 PcB板功能模塊布局圖1、 堅持PCB板級的EMC /CAD軟件布線設(shè)計是消除EMI隱患的有效 方法。該類軟件包括在原有的 PCB CAD 軟件基礎(chǔ)上擴充 EMC 功能，也可以是 完整的 EMC 專用軟件，以及可視化的電磁場分析軟件等。4、高密度電子組裝技術(shù)是抑制 EMI 的有效措施之一。5、為避免線路板邊緣的信號線或電源線上產(chǎn)生電流的強輻射?？刹捎玫鼐€ 面外延