混合信號電路板的設計準則

1、混合信號電路板的設計準則的工作依靠延續(xù)變幻的和。數字的工作依靠在接收端按照預先定義的電壓電平或門限對高電平或低電平的檢測，它相當于推斷規(guī)律狀態(tài)的“真”或“假”。在數字電路的高電平和低電平之間，存在“灰色”區(qū)域，在此區(qū)域數字電路有時表現(xiàn)出模擬效應，例如當從低電平向高電平(狀態(tài))跳變時，假如數字信號跳變的速度足夠快，則將產生過沖和回鈴反射現(xiàn)象。 對于現(xiàn)代板極設計來說，混合信號的概念比較含糊，這是由于即使在純粹的“數字”器件中，仍然存在模擬電路和模擬效應。因此，在設計初期，為了牢靠實現(xiàn)嚴格的時序分配，必需對模擬效應舉行。事實上，除了通信產品必需具備無故障持續(xù)工作數年的牢靠性之外，大量生產的低成本/高

2、性能消費類產品中特殊需要對模擬效應舉行仿真。（麥|斯|艾|姆|問您提供文章。） 現(xiàn)代混合信號pcb設計的另一個難點是不同數字規(guī)律的器件越來越多，比如gtl、lvttl、lv及l(fā)vds規(guī)律，每種規(guī)律電路的規(guī)律門限和電壓擺幅都不同，但是，這些不同規(guī)律門限和電壓擺幅的電路必需共同設計在一塊pcb上。在此，通過透徹分析高密度、高性能、混合信號pcb的布局和布線設計，你可以把握勝利策略和技術。 混合信號電路布線基礎 當數字和模擬電路在同一塊板卡上分享相同的元件時，電路的布局及布線必需考究辦法。 在混合信號pcb設計中，對電源走線有特殊的要求并且要求模擬噪聲和數字電路噪聲互相隔離以避開噪聲耦合，這樣一來布

3、局和布線的復雜性就增強了。對電源傳輸線的特別需求以及隔離模擬和數字電路之間噪聲耦合的要求，使混合信號pcb的布局和布線的復雜性進一步增強。 假如將a/d轉換器中模擬的電源和a/d轉換器的數字電源接在一起，則很有可能造成模擬部分和數字部分電路的互相影響。或許，因為輸入/輸出位置的緣故，布局計劃必需把數字和模擬電路的布線混合在一起。 在布局和布線之前，工程師要弄清晰布局和布線計劃的基本弱點。即使存在虛假推斷，大部分工程師傾向利用布局和布線信息來識別潛在的電氣影響。 現(xiàn)代混合信號pcb的布局和布線 下面將通過oc48接口卡的設計來闡述混合信號pcb布局和布線的技術。oc48代表光載波標準48，基本上

4、面對2.5gb串行光通訊，它是現(xiàn)代通訊設備中高容量光通訊標準的一種。oc48接口卡包含若干典型混合信號pcb的布局和布線問題，其布局和布線過程將指明解決混合信號pcb布局計劃的挨次和步驟。oc48卡包含一個實現(xiàn)光信號和模擬電信號雙向轉換的光。模擬信號輸入或輸出數字信號處理器，將這些模擬信號轉換為數字規(guī)律電平，從而可與微處理器、可編程門陣列以及在oc48卡上的dsp和微處理器的系統(tǒng)接口電路相銜接。自立的鎖相環(huán)、電源和本地參考電壓源也集成在一起。 其中，微處理器是一個多電源器件，主電源為2v，3.3v的i/o信號電源由板上其他數字器件分享。自立數字時鐘源為oc48i/o、微處理器和系統(tǒng)i/o提供時

5、鐘。 經過檢查不同功能電路塊的布局和布線要求，初步建議采納12層板，3所示。微帶和帶狀線層的配置可以平安地削減鄰近走線層的耦合并充實阻抗控制。第一層和其次層之間設置接地層，將把敏感的模擬參考源、cpu核和pll濾波器電源的布線與在第一層的微處理器和dsp器件相隔離。電源和接地層總是成對浮現(xiàn)的，與oc48卡上為分享3.3v電源層所做的一樣。這樣將降低電源和地之間的阻抗，從而削減電源信號上的噪聲。 要避開在鄰近電源層的地方走數字時鐘線和高頻模擬信號線，否則，電源信號的噪聲將耦合到敏感的模擬信號之中。 要按照數字信號布線的需要，認真考慮利用電源和模擬接地層的開口(split)，特殊是在混合信號器件的

6、輸入和輸出端。在鄰近信號層穿過一開口走線會造成阻抗不延續(xù)和不良的傳輸線回路。這些都會造成信號質量、時序和emi問題。 有時增強若干接地層，或在一個器件下面為本地電源層或接地層用法若干外圍層，就可以取消開口并避開浮現(xiàn)上述問題，在oc48接口卡上就采納了多個接地層。保持開口層和布線層位置的層疊對稱可以避開卡變形并簡化制作過程。因為1盎司覆銅板耐大電流的能力強，3.3v電源層和對應的接地層要采納1盎司覆銅板，其它層可以采納0.5盎司覆銅板，這樣，可以降低暫態(tài)高電流或尖峰期間引起的電壓波動。 假如你從接地層往上設計一個復雜的系統(tǒng)，應采納0.093英寸和0.100英寸厚度的卡以支撐布線層及接地隔離層?？?/p>

7、的厚度還必需按照過孔焊盤和孔的布線特征尺寸調節(jié)，以便使鉆孔直徑與成品卡厚度的寬高比不超過創(chuàng)造商提供的金屬化孔的寬高比。 假如要用最少的布線層數設計一個低成本、高產量的商業(yè)產品，則在布局或布線之前，要認真考慮混合信號pcb上全部特別電源的布線詳情。在開頭布局和布線之前，要讓目標創(chuàng)造商復查初步的分層計劃?；旧弦凑粘善返暮穸?、層數、銅的分量、阻抗(帶容差)和最小的過孔焊盤和孔的尺寸來分層，創(chuàng)造商應當書面提供分層建議。 建議中要包含全部受控阻抗帶狀線和微帶線的配置實例。要將你對阻抗的預測與創(chuàng)造商對阻抗的結合起來考慮，然后，利用這些阻抗預測可以驗證用于開發(fā)cad布線規(guī)章的仿真工具中的信號布線特性。

8、oc48卡的布局 在光收發(fā)器和dsp之間的高速模擬信號對外部噪聲十分敏感。同樣，全部特別電源和參考電壓電路也使該卡的模擬和數字電源傳輸電路之間產生大量的耦合。有時，受機殼外形的限 制，不得不設計高密度板卡。因為外部光纜接入卡的方位和光收發(fā)器部分元件尺寸較高，使收發(fā)器在卡中的位置很大程度上被固定死。系統(tǒng)i/o銜接器位置和信號分配也是固定的。這是布局之前必需完成的基礎工作(見圖4)。 與大多數勝利的高密度模擬布局和布線計劃一樣，布局要滿足布線的要求，布局和布線的要求必需相互兼顧。對一塊混合信號pcb的模擬部分和2v工作電壓的本地cpu內核，不推舉采納“先布局后布線”的辦法。對oc48卡來說，dsp

9、模擬電路部分包含有模擬參考電壓和模擬電源旁路的部分應首先互動布線。完成布線后，具有模擬元件和布線的囫圇dsp要放到距離光收發(fā)器足夠近的地方，充分保證高速模擬差分信號到dsp的布線長度最短、彎曲和過孔最少。差分布局和布線的對稱性將削減共模噪聲的影響。但是，在布線之前很難預測布局的最佳計劃(見圖5)。 要向芯片分銷商詢問pcb排板的設計指南。在根據指南設計之前，要與分銷商的應用工程師充分溝通。許多芯片分銷商對提供高質量的布板建議有嚴格的時光限制。有時，他們提供的解決計劃對于用法該器件的“一級客戶”是可行的。在信號完整性(si)設計領域，新器件的信號完整性設計特殊重要。按照分銷商的基本指南并與封裝中

10、每條電源和接地引腳的特定要求相結合，就可以開頭對集成了dsp和微處理器的oc48卡布局布線。 高頻模擬部分的位置和布線確定后，就可以根據框圖中所示的分組辦法放置其余的數字電路。要注重認真設計下列電路：對模擬信號敏捷度高的cpu中pll電源濾波電路的位置；本地cpu內核電壓調節(jié)器；用于“數字”微處理器的參考電壓電路。 數字布線的電氣和創(chuàng)造準則規(guī)范此時才可以恰當地應用到設計之中。前述對高速數字和時鐘信號的信號完整性的設計，揭示出一些對處理器總線、平衡ts及某些時鐘信號布線的時滯匹配的特別布線拓撲要求。但是你或許不知道，也有人提出更新的建議，即增強若干端接。 在解決問題的過程中，布板階段做一些調節(jié)是

11、固然的事。但是，在開頭布線之前，很重要的一步是根據布局計劃驗證數字部分的時序。此時此刻，對板卡舉行完整dfm/dft布局復查將有助于確保該卡滿足客戶的需要。 oc48卡的數字布線 對于數字器件電源線和混合信號dsp的數字部分，數字布線要從smd出路圖(escape patterns)開頭。要采納裝配工藝允許的最短和最寬的印制線。對于高頻器件來說，電源的印制線相當于小，它將惡化電源噪聲，使模擬和數字電路之間產生不期望的耦合。電源印制線越長，電感越大。 采納數字旁路電容可以得到最佳的布局和布線計劃。簡言之，按照需要微調旁路電容的位置，使之安裝便利并分布在數字部件和混合信號器件數字部分的周圍。要采納

12、同樣的“最短和最寬的走線”辦法對旁路電容出路圖舉行布線。 當電源分支要穿過延續(xù)的平面時(如oc48接口卡上的3.3v電源層)，則電源引腳和旁路電容本身不必分享相同的出口圖，就可以得到最低的電感和esr旁路。在oc48接口卡這樣的混合信號pcb上，要特殊注重電源分支的布線。記住，要在囫圇卡上以矩陣羅列的形式放置額外的旁路電容，即使在無源器件附近也要放置 電源出路圖確定之后，就可以開頭自動布線。oc48卡上的ate測試觸點要在規(guī)律設計時定義。要確保ate接觸到100%的節(jié)點。為了以0.070英寸的最小ate測摸索頭實現(xiàn)ate測試，必需保留引出過孔(breakout via)的位置，以保證電源層不會被過孔的反面焊盤(antipads)交錯所隔斷。 假如要采納一個電源和接地層開口(split)計劃，應在平行于開口的鄰近布線層上挑選偏移層(layer bias)。在鄰近層上按該開口區(qū)域的周長定義禁止布線區(qū)，防止布線進入。假如布線必需穿過開口區(qū)域到另一層，應確保與布線相鄰的另一層為延續(xù)的接地層。這將削減反射路徑。讓旁路電容跨過開口的電源層對一些數字信號的布板有益處，但不推舉在數字和模擬電源層之間舉行橋接，這是由于噪聲會通過旁路電容相互耦合。 若干最新的自動布線應用程序能夠對高密度多層數字電路舉行布線。初步布線階段要在smd出口中用法0.050英寸大尺寸過孔間距和考慮所用法的