計算機組成原理期末復(fù)習(xí)資料匯總

1、Wcg整理提供計算機組成原理期末復(fù)習(xí)資料匯總一、名詞解釋微程序：是指能實現(xiàn)一條機器指令功能的微指令序列。微指令：在機器的一個CPU周期內(nèi)，一組實現(xiàn)一定操作功能的微命令的組合。微操作：執(zhí)行部件在微命令的控制下所進行的操作。加減交替法：除法運算處理中對恢復(fù)余數(shù)法來說，當(dāng)余數(shù)為正時，商“1”，余數(shù)左移一位，減除數(shù)；當(dāng)余數(shù)為負(fù)時，商“0”，余數(shù)左移一位，加除數(shù)。有效地址：EA是一16位無符號數(shù)，表示操作數(shù)所在單元到段首的距離即邏輯地址的偏移地址.形式地址：指令中地址碼字段給出的地址，對形式地址的進一步計算可以得到操作數(shù)的實際地址。相容性微操作：在同一CPU周期中，可以并行執(zhí)行的微操作。相斥性微操作：在

2、同一CPU周期中，不可以并行執(zhí)行的微操作。PLA：Programmable Logic Arrays，可編程邏輯陣列。PAL：Programmable Array Logic，可編程陣列邏輯。GAL：Generic Array Logic，通用陣列邏輯。CPU：Central Processing Unit，中央處理器。一塊超大規(guī)模的集成電路，是一臺計算機的運算核心和控制核心。RISC：Reduced Instruction Set Computer，精簡指令系統(tǒng)計算機。CISC：Complex Instruction Set Computer，復(fù)雜指令系統(tǒng)計算機。ALU：Arithmetic

3、 Logic Unit，算術(shù)邏輯單元。CPU執(zhí)行單元，用來完成算術(shù)邏輯運算。二、選擇題1. 沒有外存儲器的計算機監(jiān)控程序可以存放在( B )。ARAM BROM CRAM和ROM DCPU2. 完整的計算機系統(tǒng)應(yīng)包括（ D ）。 A運算器存儲器控制器 B外部設(shè)備和主機C主機和使用程序 D配套的硬件設(shè)備和軟件系統(tǒng)3. 在機器數(shù)（ BC ）中，零的表示形式是唯一的。A原碼 B補碼 C移碼 D反碼4. 在定點二進制運算器中，減法運算一般通過（ D ）來實現(xiàn)。A原碼運算的二進制減法器 B補碼運算的二進制減法器C原碼運算的十進制加法器 D補碼運算的二進制加法器5. 某寄存器中的值有時是地址，因此只有計算

4、機的（ C ）才能識別它。A 譯碼器 B 判斷程序 C 指令 D 時序信號6. 下列數(shù)中最小的數(shù)為（ C ）。A（101001）2 B（52）8 C（101001）BCD D（233）167. 若浮點數(shù)用補碼表示，則判斷運算結(jié)果是否為規(guī)格化數(shù)的方法是（ C ）。A階符與數(shù)符相同為規(guī)格化數(shù)B階符與數(shù)符相異為規(guī)格化數(shù)C數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相同為規(guī)格化數(shù)8. 補碼加減法是指（ C ）。A操作數(shù)用補碼表示，兩數(shù)尾數(shù)相加減，符號位單獨處理，減法用加法代替B操作數(shù)用補碼表示，符號位與尾數(shù)一起參與運算，結(jié)果的符號與加減相同C操作數(shù)用補碼表示，連同符號位直接

5、相加減，減某數(shù)用加某數(shù)的補碼代替，結(jié)果的符號在運算中形成D操作數(shù)用補碼表示，由數(shù)符決定兩尾數(shù)的操作，符號位單獨處理9. 運算器雖然由許多部件組成，但核心部件是（ B ）。A數(shù)據(jù)總線 B算術(shù)邏輯運算單元C多路開關(guān) D累加寄存器10. 指令系統(tǒng)中采用不同尋址方式的目的主要是（ B ）。A實現(xiàn)存儲程序和程序控制B縮短指令長度，擴大尋址空間，提高編程靈活性C可以直接訪問外存D提供擴展操作碼的可能并降低指令譯碼難度11. 指令的尋址方式有順序和跳轉(zhuǎn)兩種方式，采用跳轉(zhuǎn)尋址方式，可以實現(xiàn)（ D ）。A 堆棧尋址 B 程序的條件轉(zhuǎn)移C 程序的無條件轉(zhuǎn)移 D 程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移12. 微程序控制器中，機

6、器指令與微指令的關(guān)系是（ B ）。A每一條機器指令由一條微指令來執(zhí)行B每一條機器指令由一段由微指令編程的微程序來解釋執(zhí)行C一段機器指令組成的程序可由一條微指令來執(zhí)行D一條微指令由若干個機器指令組成13. 用以指定將要執(zhí)行的指令所在地址的是（ B ）。A 指令寄存器 B程序計數(shù)器 C數(shù)據(jù)寄存器 D累加器14. 常用的虛擬存儲系統(tǒng)由（ B ）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。 Acache-主存 B主存-輔存 Ccache-輔存 D通用寄存器-cache15. RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（ D ）。A棧頂和次棧頂 B兩個主存單元C一個主存單元和一個通用寄存器 D兩

7、個通用寄存器16. CPU中跟蹤指令后繼地址的寄存器是（ C ）。A地址寄存器 B指令計數(shù)器C程序計數(shù)器 D指令寄存器17. 單級中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，立即關(guān)閉（ C ）標(biāo)志，以防止本次中斷服務(wù)結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷進行干擾。 A中斷允許 B中斷請求 C中斷屏蔽 DDMA請求18. 下面操作中應(yīng)該由特權(quán)指令完成的是（ B ）。A設(shè)置定時器的初值B從用戶模式切換到管理員模式C開定時器中斷D關(guān)中斷19. 主存貯器和CPU之間增加cache的目的是（ A ）。A解決CPU和主存之間的速度匹配問題B擴大主存貯器容量C擴大CPU中通用寄存器的數(shù)量D既擴大主存貯器容量，又?jǐn)U大CPU

8、中通用寄存器的數(shù)量20. 單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個常需采用（ C ）。A堆棧尋址方式 B立即尋址方式C隱含尋址方式 D間接尋址方式21. 為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用（ B ）。 A通用寄存器 B堆棧 C存儲器 D外存22. 某DRAM芯片，其存儲容量為512K×8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（ D ）。A8，512 B512，8 C18，8 D19，8解析：內(nèi)存的地址線跟內(nèi)存的容量有關(guān)，類似于有1萬個人有電話，電話號碼就至少得5位一樣，只不過區(qū)別是電腦內(nèi)部用二進制而不是十進制。內(nèi)存的容量有多少，是用多少個

9、二進制數(shù)表示，那么地址線的條數(shù)就是多少個，比如容量是4位的，用兩個2進制數(shù)表述，那么地址線就是2條，8位的，用三個2進制數(shù)表示，地址線就應(yīng)該是3條，這樣推下來，內(nèi)容容量是能用多少個二進制數(shù)表示，相當(dāng)于1個二進制數(shù)的2的多少次，那么地址條數(shù)就是多少。512k應(yīng)該指的是512KB，相當(dāng)于4Mb（按照1比8換算），需要用22位二進制數(shù)表示，相當(dāng)于2的22次，所以用22條地址線。數(shù)據(jù)線指一次傳輸?shù)臄?shù)據(jù)的寬度，8位的寬度應(yīng)該用8根數(shù)據(jù)線。23. 定點運算器用來進行（ B ）。A十進制加法運算B定點數(shù)運算C浮點數(shù)運算D既進行定點數(shù)運算也進行浮點數(shù)運算24. 直接間接立即3種尋址方式指令的執(zhí)行速度，由快至慢

10、的排序是（ C ）。A直接立即間接B直接間接立即C立即直接間接D立即間接直接25. 寄存器間接尋址方式中，操作數(shù)處在（ B ）。A通用寄存器B主存單元C程序計數(shù)器D堆棧26. 微指令執(zhí)行的順序控制問題，實際上是如何確定下一條微指令的地址問題。通常采用的一種方法是斷定方式，其基本思想是（ C ）。A用程序計數(shù)器PC來產(chǎn)生后繼微指令地址B用微程序計數(shù)器µPC來產(chǎn)生后繼微指令地址C通過微指令順序控制地段由設(shè)計者指定或者由設(shè)計者指定的判斷字段控制產(chǎn)生后繼微指令地址D通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址27. 兩補碼相加，采用1位符號位，當(dāng)（ D ）時，表示結(jié)果溢出。A. 符號位

11、有進位 B. 符號位進位和最高數(shù)位進位異或結(jié)果為0C. 符號位為1 D. 符號位進位和最高數(shù)位進位異或結(jié)果為128. 某單片機字長32位，其存儲容量為4MB。若按字編址，它的尋址范圍是（ A ）。A1M B4MB C4M D1MB解析問題：1某計算機字長為32位,其存儲容量為16MB,若按雙字編址,它的尋址范圍是多少2某機字長為32位,存儲容量為64MB,若按字節(jié)編址.它的尋址范圍是多少?解答：我的方法是全部換算成1位2進制的基本單元來算。先計算總?cè)萘?，如第一題中是16mb中，一B為8位，也就是8個一位基本單元組成，16M=224位=224個一位基本單元。所以總的基本單元是224*8。一個字長

12、是n位，就是說一個字是由n個一位基本單元組成。按照字來編址就是說由一個字所包含的一位基本單元的個數(shù)作為一個地址單元，它對應(yīng)一個地址。同理，雙字編址就是兩個字所包含的的基本單元數(shù)作為一個地址單元。由于一個字節(jié)（1B）永遠(yuǎn)是8位，所以按字節(jié)編址永遠(yuǎn)是8個一位基本單元作為一個地址單元。尋址范圍就是說總共有多少個這樣的地址。第一題中一個字長是32位，對于按字編址來說一個地址單元有32個基本單元，按雙字編址則是一個地址單元有64個，按字節(jié)是8個，總?cè)萘渴?24*8個。所以按字編址的地址數(shù)是224*8/32個，按雙字是224*8/64個，按字節(jié)是224*8/8個。因此，第一題答案是221=2M。同理，第二

13、題答案是226*8/8=226=64M。29. 某SRAM芯片，其容量為1M×8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數(shù)目是（ D ）。A20 B28 C30 D32這個題目其實就是要計算地址總線和數(shù)據(jù)總線的引腳數(shù)。既然是8位寬帶，那數(shù)據(jù)線引腳就要8個，1M個存儲單元需要20根地址線，因為2的20次方等于1M，所以這個芯片的引腳數(shù)目至少為1+1+1+1+8+20=32（電源+地+E+R/W+數(shù)據(jù)線+地址線）30. 存儲單元是指（ B ）。A存放1個二進制信息位的存儲元 B存放1個機器字的所有存儲元集合C存放1個字節(jié)的所有存儲元集合 D存放2個字節(jié)的所有存儲元集

14、合31. 指令周期是指（ C ）。ACPU從主存取出一條指令的時間BCPU執(zhí)行一條指令的時間CCPU從主存取出一條指令加上執(zhí)行一條指令的時間D時鐘周期時間32. 中斷向量地址是（ C ）。A子程序入口地址 B中斷服務(wù)程序入口地址C中斷服務(wù)程序入口地址指示器 D例行程序入口地址33. 從信息流的傳輸速度來看，（ A ）系統(tǒng)工作效率最低。A單總線 B雙總線 C三總線 D多總線34. 同步控制是（ C ）。A只適用于CPU控制的方式 B只適用于外圍設(shè)備控制的方式C由統(tǒng)一時序信號控制的方式 D所有指令執(zhí)行時間都相同的方式35. 采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)，就要占用一個（ C ）的時間。A

15、指令周期 B機器周期 C存儲周期 D總線周期36. 計算機硬件能直接執(zhí)行的是（ C ）。A符號語言 B匯編語言 C機器語言 D機器語言和匯編語言37. 運算器的核心部件是（ C ）。A數(shù)據(jù)總線 B數(shù)據(jù)選擇器 C算術(shù)邏輯運算部件 D累加寄存器38. 對于存儲器主要作用，下面說法是正確（ C ）。A存放程序 B存放數(shù)據(jù) C存放程序和數(shù)據(jù) D存放微程序39. 至今為止，計算機中所含所有信息仍以二進制方式表示，其原因是（ C ）。A節(jié)約元件 B運算速度快 C物理器件性能決定D信息處理方便40. CPU中有若干寄存器，其中存放存儲器中數(shù)據(jù)的寄存器是（ A ）。A地址寄存器 B程序計數(shù)器 C數(shù)據(jù)寄存器 D

16、指令寄存器41. CPU中有若干寄存器，其中存放機器指令的寄存器是（ D ）。A地址寄存器 B程序計數(shù)器 C指令寄存器 D數(shù)據(jù)寄存器42. CPU中有若干寄存器，存放CPU將要執(zhí)行的下一條指令地址的寄存器是（ C ）。A地址寄存器 B數(shù)據(jù)寄存器 C程序計數(shù)器 D指令寄存器43. CPU中程序狀態(tài)寄存器中的各個狀態(tài)標(biāo)志位是依據(jù)（ C ）來置位的。ACPU已執(zhí)行的指令 BCPU將要執(zhí)行的指令C算術(shù)邏輯部件上次的運算結(jié)果 D累加器中的數(shù)據(jù)44. 為協(xié)調(diào)計算機各部件的工作，需要（ B ）來提供統(tǒng)一的時鐘。A總線緩沖器 B時鐘發(fā)生器 C總線控制器 D操作命令發(fā)生器45. 能發(fā)現(xiàn)兩位錯誤并能糾正一位錯的編

17、碼是( A )。A海明碼 BCRC碼 C偶校驗碼 D奇校驗碼46. 下列存儲器中，速度最慢的是（ C ）。A半導(dǎo)體存儲器 B光盤存儲器 C磁帶存儲器 D硬盤存儲器47. 下列部件設(shè)備中，存取速度最快的是( B )。A光盤存儲器 BCPU的寄存器 C軟盤存儲器 D硬盤存儲器48. 某一SRAM芯片，容量為16K×1位，則其地址線條數(shù)下面哪項正確( C )。A18根 B16K根 C14根 D22根49. 計算機的存儲器采用分級存儲體系的目的是（ D ）。A便于讀寫數(shù)據(jù) B減小機箱的體積C便于系統(tǒng)升級 D解決存儲容量價格與存取速度間的矛盾50. 在Cache的地址映射中，若主存中的任意一塊

18、均可映射到Cache內(nèi)的任意一快的位置上，下面哪項符合這種特點（ B ）。A直接映射 B全相聯(lián)映射 C組相聯(lián)映射 D混合映射51. 指令系統(tǒng)中采用不同尋址方式的目的主要是（ B ）。 A. 實現(xiàn)程序控制和快速查找存儲器地址 B. 縮短指令長度，擴大尋址空間，提高編程靈活性C. 可以直接訪問主存和外存D. 降低指令譯碼難度52. CPU組成中不包括（ D ）。A指令寄存器 B地址寄存器 C指令譯碼器 D地址譯碼器53. 程序計數(shù)器PC在下面（ C ）部件中。A運算器B存儲器 C控制器 DI/O接口54. CPU內(nèi)通用寄存器的位數(shù)取決于（ B ）。A存儲器容量 B機器字長 C指令的長度DCPU的管

19、腳數(shù)55. 以硬件邏輯電路方式構(gòu)成的控制器又稱為（ B ）。A存儲邏輯型控制器 B組合邏輯型控制器 C微程序控制器 D運算器56. 直接轉(zhuǎn)移指令的功能是將指令中的地址代碼送入（ C ）部件中。A累加器 B地址寄存器 CPC寄存器 D存儲器57. 狀態(tài)寄存器用來存放（ B ）。A算術(shù)運算結(jié)果B算術(shù)邏輯運算及測試指令的結(jié)果狀態(tài)C運算類型 D邏輯運算結(jié)果58. 微程序放在（ D ）。A指令寄存器 BRAM C內(nèi)存 D控制存儲器 59. 主機，外設(shè)不能并行工作的方式是（ B ）。A中斷方式 B程序查詢方式 C通道方式 DDMA方式60. 禁止中斷的功能可由（ D ）來完成。A中斷觸發(fā)器 B中斷禁止觸發(fā)

20、器C中斷屏蔽觸發(fā)器 D中斷允許觸發(fā)器61. 在微機系統(tǒng)中，主機與高速硬盤進行數(shù)據(jù)交換一般用（ C ）。A程序中斷控制 B程序直接控制 CDMA方式 D通道方式62. DMA方式數(shù)據(jù)的傳送是以( C )為單位進行的。A字節(jié) B字 C數(shù)據(jù)塊 D位63. DMA方式在( A )之間建立的直接數(shù)據(jù)通路。A主存與外設(shè) BCPU與外設(shè) C外設(shè)與外設(shè) DCPU與主存64. 馮·諾依曼機工作方式的基本特點是（ B ）。A多指令流單數(shù)據(jù)流B按地址訪問并順序執(zhí)行指令C堆棧操作D存儲器按內(nèi)部選擇地址65. 針對8位二進制數(shù)，下列說法中正確的是( B )。A127的補碼為10000000B127的反碼等于0

21、的移碼C1的移碼等于127的反碼 D0的補碼等于1的反碼66. 計算機系統(tǒng)中采用補碼運算的目的是為了（ C ）。A與手工運算方式保持一致B提高運算速度C簡化計算機的設(shè)計D提高運算的精度67. 長度相同但格式不同的2種浮點數(shù)，假設(shè)前者階碼長尾數(shù)短，后者階碼短尾數(shù)長，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為（ B ）。A兩者可表示的數(shù)的范圍和精度相同B前者可表示的數(shù)的范圍大但精度低C后者可表示的數(shù)的范圍大且精度高D前者可表示的數(shù)的范圍大且精度高68. 在浮點數(shù)原碼運算時，判定結(jié)果為規(guī)格化數(shù)的條件是（ D ）。A階的符號位與尾數(shù)的符號位不同B尾數(shù)的符號位與最高數(shù)值位相同C尾數(shù)的符號位與最高數(shù)值

22、位不同D尾數(shù)的最高數(shù)值位為169. 若浮點數(shù)用補碼表示，則判斷運算結(jié)果是否為規(guī)格化數(shù)的方法是（ C ）。A階符與數(shù)符相同B階符與數(shù)符相異C數(shù)符與尾數(shù)小數(shù)點后第1位數(shù)字相異D數(shù)符與尾數(shù)小數(shù)點后第1位數(shù)字相同70. 在定點運算器中，無論采用雙符號位還是單符號位，必須有（ C ），它一般用（）來實現(xiàn)。A譯碼電路，與非門B編碼電路，或非門C溢出判斷電路，異或門D移位電路，與或非門71. 在定點數(shù)運算中產(chǎn)生溢出的原因是（ C ）。A運算過程中最高位產(chǎn)生了進位或借位B參加運算的操作數(shù)超出了機器的表示范圍C運算的結(jié)果超出了機器的表示范圍D寄存器的位數(shù)太少，不得不舍棄最低有效位72. 存儲周期是指（ C ）。

23、A存儲器的讀出時間B存儲器的寫入時間C存儲器進行連續(xù)讀和寫操作所允許的最短時間間隔D存儲器進行連續(xù)寫操作所允許的最短時間間隔73. 和外存儲器相比，內(nèi)存儲器的特點是（ C ）。A容量大，速度快，成本低B容量大，速度慢，成本高C容量小，速度快，成本高D容量小，速度快，成本低74. 某計算機字長16位，它的存儲容量64KB，若按字編址，那么它的尋址范圍是（ B ）。A064K B032KC064KBD032KB75. 某SRAM芯片，其存儲容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（ D ）。A64,16B16,64C64,8D16,1676. 某DRAM芯片，其存儲容量為512

24、K×8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（ D ）。A8,512B512,8C18,8D19，877. 某機字長32位，存儲容量1MB，若按字編址，它的尋址范圍是（ C ）。A01MB0512KBC0256KD0256KB78. 某計算機字長32位，其存儲容量為4MB，若按字編址，它的尋址范圍是（ A ）。A01MB04MBC04MD01MB79. 某計算機字長32位，其存儲容量為4MB，若按半字編址，它的尋址范圍是（ C ）。A04MB B02MBC02MD01MB80. 某計算機字長為為32位，其存儲容量為16MB，若按雙字編址，它的尋址范圍是（ B ）。A016MBB08MC08

25、MBD016MB81. 某SRAM芯片，其容量為512×8位，加上電源端和接地端，該芯片引出線的最小數(shù)目應(yīng)為（ D ）。A23B25C50D1982. 在虛擬存儲器中，當(dāng)程序在執(zhí)行時，（ D ）完成地址映射。A程序員B編譯器C裝入程序D操作系統(tǒng)83. 虛擬段頁式存儲管理方案的特點為( D )。A空間浪費大存儲共享不易存儲保護容易不能動態(tài)連接B空間浪費小存儲共享容易存儲保護不易不能動態(tài)連接C空間浪費大存儲共享不易存儲保護容易能動態(tài)連接D空間浪費小存儲共享容易存儲保護容易能動態(tài)連接84. 在cache的地址映射中，若主存中的任意一塊均可映射到cache內(nèi)的任意一塊的位置上，則這種方法稱為

26、( A )。A全相聯(lián)映射B直接映射C組相聯(lián)映射D混合映射85. 對某個寄存器中操作數(shù)的尋址方式稱為( C )尋址。A直接B間接C寄存器D寄存器間接86. 變址尋址方式中，操作數(shù)的有效地址等于( C )。A基值寄存器內(nèi)容加上形式地址（位移量）B堆棧指示器內(nèi)容加上形式地址C變址寄存器內(nèi)容加上形式地址D程序計數(shù)器內(nèi)容加上形式地址87. 堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，Msp為SP指示的棧頂單元，如果進棧操作的動作是：(A)Msp,(SP)1SP，那么出棧操作的動作應(yīng)為( B )。A(Msp)A,(SP)+1SP B(SP)+1SP,(Msp)A C(SP)1SP,(Msp)A D(M

27、sp)A,(SP)1SP88. 運算型指令的尋址與轉(zhuǎn)移性指令的尋址不同點在于( A )。A前者取操作數(shù)，后者決定程序轉(zhuǎn)移地址B后者取操作數(shù)，前者決定程序轉(zhuǎn)移地址C前者是短指令，后者是長指令D前者是長指令，后者是短指令89. 中央處理器是指( C )。A運算器B控制器C運算器和控制器D運算器，控制器和主存儲器90. 在CPU中跟蹤指令后繼地址的寄存器是( B )。A主存地址寄存器B程序計數(shù)器C指令寄存器D狀態(tài)條件寄存器91. 指令周期是指( C )。ACPU從主存取出一條指令的時間BCPU執(zhí)行一條指令的時間CCPU從主存取出一條指令加上執(zhí)行這條指令的時間D時鐘周期時間92. 下面描述的RISC機

28、器基本概念中正確的句子是( B )。ARISC機器不一定是流水CPUBRISC機器一定是流水CPUCRISC機器有復(fù)雜的指令系統(tǒng)DCPU配備很少的通用寄存器93. 計算機操作的最小時間單位是( A )。A時鐘周期B指令周期CCPU周期D微指令周期94. 計算機系統(tǒng)的輸入輸出接口是（ B ）之間的交接界面。ACPU與存儲器B主機與外圍設(shè)備C存儲器與外圍設(shè)備DCPU與系統(tǒng)總線95. 計算機的外圍設(shè)備是指（ D ）。A輸入/輸出設(shè)備B外存設(shè)備C遠(yuǎn)程通信設(shè)備 D除了CPU和內(nèi)存以外的其它設(shè)備96. 顯示器的主要參數(shù)之一是分辨率，其含義為（ B ）。A顯示屏幕的水平和垂直掃描頻率B顯示屏幕上光柵的列數(shù)和

29、行數(shù)C可顯示不同顏色的總數(shù)D同一幅畫面允許顯示不同顏色的最大數(shù)目97. 中斷發(fā)生時，由硬件保護片更新程序計數(shù)器PC，而不是由軟件完成，主要是為了( A )。A能進入中斷處理程序并能正確返回原程序B節(jié)省內(nèi)存C提高處理機的速度D使中斷處理程序易于編制，不易出錯98. 中斷向量地址是( B )。A子程序入口地址B中斷源服務(wù)程序入口地址C中斷服務(wù)程序入口地址D中斷返回地址99. 在I/O設(shè)備數(shù)據(jù)通道時鐘和軟件這四項中，可能成為中斷源的是( D )。AI/O設(shè)備 BI/O設(shè)備和數(shù)據(jù)通道CI/O設(shè)備數(shù)據(jù)通道和時鐘 DI/O設(shè)備數(shù)據(jù)通道時鐘和軟件100. 中斷允許觸發(fā)器用來( D )。A表示外設(shè)是否提出了中

30、斷請求BCPU是否響應(yīng)了中斷請求CCPU是否正在進行中斷處理D開放或關(guān)閉可屏蔽硬中斷101. 硬中斷服務(wù)程序結(jié)束返回斷點時，程序末尾要安排一條指令I(lǐng)RET，它的作用是( B )。A構(gòu)成中斷結(jié)束命令 B恢復(fù)斷點信息并返回C轉(zhuǎn)移到IRET的下一條指令 D返回到斷點處102. 在采用DMA方式高速傳輸數(shù)據(jù)時，數(shù)據(jù)傳送是( B )。A在總線控制器發(fā)出的控制信號控制下完成的B在DMA控制器本身發(fā)出的控制信號控制下完成的C由CPU執(zhí)行的程序完成的D由CPU響應(yīng)硬中斷處理完成的103. 周期挪用方式常用于( A )方式的/輸入輸出中。ADMAB中斷C程序傳送D通道104. 如果有多個中斷同時發(fā)生，系統(tǒng)將根據(jù)

31、中斷優(yōu)先級最高的中斷請求。若要調(diào)整中斷事件的響應(yīng)次序，可以利用( D )。A中斷嵌套B中斷向量C中斷響應(yīng)D中斷屏蔽105. 通道對CPU的請求形式是( B )。A自陷B中斷C通道命令D跳轉(zhuǎn)指令106. CPU對通道的請求形式是( D )。A自陷B中斷C通道命令DI/O指令三、填空1. 浮點數(shù)規(guī)格化時的精度由尾數(shù)的位數(shù)決定，范圍由階碼的位數(shù)決定。2. 三態(tài)門比普通狀態(tài)（高電平、低電平）多哪一個狀態(tài)？高阻態(tài)（懸空）。3. Am2901芯片是運算器作用的部件，它的兩個主要功能是：作為運算器、作為定序器（確定下一條微指令的指令）。4. Am2910芯片是寄存器作用的部件。5. 運算器可以實現(xiàn)算術(shù)運算和

32、邏輯運算。6. BCD碼 ：用4位二進制代碼表示一位十進制數(shù)，最常見的BCD碼是8421碼。7. 根據(jù)操作數(shù)的位置，指出尋址方式： 操作數(shù)在寄存器中，稱為寄存器尋址方式： 操作數(shù)地址在寄存器中，稱為寄存器間接尋址方式； 操作數(shù)在指令中，稱為立即尋址方式； 操作數(shù)地址在指令中，稱為直接尋址方式。8. 設(shè)形式地址為D，以直接尋址方式，有效地址為：D；以間接尋址方式，有效地址為：（D）；以相對尋址方式，有效地址為：（PC）;以寄存器尋址間接尋址方式，有效地址為：（Ri）;以基址尋址方式，有效地址為：D+（BR）；以變址尋址方式，有效地址為：D+（IX）。9. 浮點數(shù)向左規(guī)格化的原則：尾數(shù)左移一位，階

33、碼減。浮點數(shù)向右規(guī)格化的原則：尾數(shù)右移一位，階碼加。10. 在微指令的字段編碼中，操作控制字段的分段并非是任意的，必須遵循分段的原則，包括：.把相斥性的微命令分在同一段中；.一般每個小段要留出一個狀態(tài)，表示：本段不執(zhí)行任何操作。11. 補碼定點加減運算的溢出判斷有兩種方式，分別是：用一位符號位判斷溢出和用兩位符號位判斷溢出。12. 規(guī)格化浮點數(shù)的判斷依據(jù)是：尾數(shù)的絕對值在0.5和范圍內(nèi)。13. 所謂尋址方式是：找出有效地址的方式。14. 基址尋址：操作數(shù)的有效地址形式地址基地址。15. 在計算機中存放指令地址的寄存器叫PC（程序計數(shù)器）。16. 在取指令之前，首先把PC的內(nèi)容送到地址（MAR）

34、寄存器中，然后由CPU發(fā)出讀命令，把指令從地址寄存器所指定的內(nèi)存存儲單元中取出來，送到CPU的指令寄存器中。17. 控制器的設(shè)計方法有兩種，分別是：組合邏輯設(shè)計和微程序設(shè)計。18. 影響并行加法器的兩個因素是：進位信號和傳遞時間。19. 微程序控制的計算機中的控制存儲器CM是用來存放微程序。20. 編碼左移、右移的計算結(jié)果。補碼為11110101，算術(shù)左移位后得11101010，算術(shù)右移一位后得11111010。21. -0的反碼表示為：1.1111111（假設(shè)數(shù)據(jù)有8位，用二進制表示）。的原碼、補碼、反碼、移碼（8位二進制數(shù)表示）原碼補碼反碼移碼+00.00000000.00000000.0

35、0000001,0000000-01.00000000.00000001.11111111,000000022. 控制器在生成各種控制信號時，必須按照一定的時序進行，以便對各種操作實施時間上的控制。23. 根據(jù)編碼方式，微指令分成水平型微指令和垂直型微指令兩種類型。水平型微指令可以同時執(zhí)行若干個微操作，所以執(zhí)行機器的速度比垂直型微指令快。24. 階碼位（最左一位為符號位），用移碼表示，尾數(shù)為24位（最左一位為符號位），用規(guī)格化補碼表示，則它能表示的最大正數(shù)的階碼為FFH，尾數(shù)為7FFFFF，絕對值最小的負(fù)數(shù)的階碼為FFH，尾數(shù)為800000（用十六進制表示）。25. 影響流水線性能的因素主要反

36、映在訪存沖突和相關(guān)問題兩個方面。四、簡答題1. 設(shè)x=0.11011，y=0.10111，用變形補碼計算x+y的值，同時指出結(jié)果是否溢出。解：x補=00.11011，y補=00.10111，則x補+y補=00.11011+00.10111=01.10010，符號位為“01”，表示溢出。由于第一位符號位為0，表示正溢出。2. AM2901器件中的Q寄存器的用途是什么，為什么需要它與通用寄存器一起移位？解：主要用途是運算器，在進行邏輯運算時用于存放部分積；進行除法運算時，用作商寄存器。目的：為了乘除法的需要。3. 試問CPU中有哪些主要的寄存器，它們各自的功能是什么？解：地址寄存器AR：存放將被訪

37、問的存儲單元的地址；數(shù)據(jù)寄存器DR：存放欲存入存儲器中的數(shù)據(jù)或最近從存儲器中讀出的數(shù)據(jù)；指令寄存器IR：存放從存儲器中取出的待執(zhí)行的指令。程序計數(shù)器PC：存放正在執(zhí)行的指令的地址或接著將要執(zhí)行的下一條指令的地址。累加寄存器AC：為ALU提供一個工作區(qū)，暫時保存一個操作數(shù)或運算結(jié)果。狀態(tài)字寄存器PSW：用來表征當(dāng)前運算的狀態(tài)及程序的工作方式。4. 假設(shè)某機器有86條指令，平均每條指令由12條微指令組成，其中一條是取指微指令。取指指令是公用的，已知微指令字長48 位。請問控制存儲器的容量需多大？解：共有微指令(121)×86+1=947條，故控制存儲器的容量為947×48 =4

38、5456位。 5. 指令和數(shù)據(jù)均存放在內(nèi)存中，計算機如何區(qū)分它們是指令還是數(shù)據(jù)？解：從時間上講，取指令事件發(fā)生在“取指階段”，取數(shù)據(jù)事件發(fā)生在“執(zhí)行階段”。故在取指階段從存儲器取出的信息即為指令，在執(zhí)行階段從存儲器取出的信息為數(shù)據(jù)。6. 簡要說明組合邏輯與微程序的控制器組成的異同之處，兩種控制器各自的優(yōu)缺點。解：組合邏輯與微程序控制器相同之處是根據(jù)指令操作碼和時序信號，產(chǎn)生各種控制信號，以便正確地建立各種數(shù)據(jù)通路，完成取指令和執(zhí)行指令的控制。組合邏輯的優(yōu)點是由于控制器的速度取決于電路延遲，所以速度較快。缺點是由于將控制部件看成專門產(chǎn)生固定時序控制信號的邏輯電路，所以把用最少元件和取得最高速度作

39、為設(shè)計目標(biāo)。一旦設(shè)計完成，不可能通過其他的修改添加新功能。微程序控制的優(yōu)點是同組合邏輯控制器相比，具有規(guī)整性、靈活性、可維護性等一系列優(yōu)點。缺點是由于微程序控制器采用了存儲程序原理，所以每條指令都要從控存中取一次，故影響了速度。7. 說明得到下一條微指令地址有哪些方式，各自在什么情況下？解：地址譯碼器：用于取指令結(jié)束后根據(jù)指令操作碼譯碼后產(chǎn)生的微程序入口地址；硬件產(chǎn)生的初始入口地址：用于設(shè)定開機后執(zhí)行的第一條微指令地址；PC：用于微程序的順序執(zhí)行；下地址字段：用于微程序中的轉(zhuǎn)移；微堆棧：用于微程序的返回。8. 什么是指令周期，機器周期和時鐘周期（微節(jié)拍）的含義以及他們之間的關(guān)系。解：指令周期：

40、CPU每取出并執(zhí)行完一條指令所需的全部時間。機器周期：從內(nèi)存讀取一條指令的最短時間。時鐘周期：一個時鐘脈沖所需要的時間。關(guān)系：一個指令周期包含若干個機器周期，一個機器周期包含若干個時鐘周期。每個指令周期中的機器周期數(shù)可以不等，每個機器周期中的時鐘周期也可以不等。9. 簡述浮點運算中溢出的處理問題。解：溢出就是超出了機器數(shù)所能表示的數(shù)據(jù)范圍，浮點數(shù)的范圍是由階碼決定的。當(dāng)運算階碼大于最大階碼時，屬溢出；當(dāng)運算階碼小于最小負(fù)階碼時，計算機按0處理。10. 在機器數(shù)中，“零”有+0和-0之分，請說明原碼、補碼和反碼中，哪種編碼中“零”的表示是唯一的？并分別寫出這三種編碼中-0的的表示（設(shè)機器字長為8

41、位）。解：補碼中的“0”的表示是唯一的。-0原=1.0000000，-0反=1.1111111，-0補=0.000000011. 在寄存器-寄存器型，寄存器-存儲器型，存儲器-存儲器型這3類指令中，哪類指令的執(zhí)行時間最長？哪類指令的執(zhí)行時間最短？為什么？解：寄存器-寄存器型執(zhí)行速度最快,存儲器-存儲器型執(zhí)行速度最慢。因為前者操作數(shù)在寄存器中，后者操作數(shù)在存儲器中，而訪問一次存儲器所需的時間一般比訪問一次寄存器所需時間長。 12. 設(shè)有主頻為16MHz的微處理器，平均每條指令的執(zhí)行時間為兩個機器周期，每個機器周期由兩個時鐘脈沖組成。問：(1)存儲器為“0等待”，求出機器速度。(“0等待

42、”表示存儲器可在一個機器周期完成讀/寫操作，因此不需要插入等待時間) ；(2)假如每兩個機器周期中有一個是訪存周期，需插入1個時鐘周期的等待時間，求機器速度。 解：(1)存儲器為“0等待”時：時鐘周期=1/16MHz=1/(16*106)=0.0625*10-6=62.5ns，機器周期=62.5ns*2=125ns，指令周期=125ns*2=250ns，機器運算速度=1/250ns=0.004*109=4MIPS(2)訪存周期=62.5ns*3=187.5ns，指令周期=125ns+187.5ns=312.5ns，機器運算速度=1/312.5ns=0.0032*109=3.2MIPS13. 在

43、計算機中實現(xiàn)乘法運算一般可用軟件、硬件（組合邏輯）和微碼控制3種方式。請簡述：（1）、實現(xiàn)上述3種方法的基本原理；（2）、各種方法實現(xiàn)時所需配備的硬件設(shè)備；（3）、各種方法速度比較。解：（1）、軟件實現(xiàn)乘法是用加法指令、移位指令、判斷轉(zhuǎn)移指令來實現(xiàn)的；硬件是采用專用的陣列乘法器來實現(xiàn)的；微碼控制是用微程序來實現(xiàn)乘法步驟的判斷相加、移位過程。（2）、軟件實現(xiàn)乘法需要CPU支持加法指令、移位指令、判斷轉(zhuǎn)移指令即可，所需硬件最少；硬件實現(xiàn)乘法需要專用的加法器，而且所需的這種器件比較多；微碼控制只需要在微控存中加入相應(yīng)的微程序段即可，這樣只要適當(dāng)增加控存ROM的大小就可以實現(xiàn)。（3）、硬件實現(xiàn)的速度最

44、快，微碼次之，軟件實現(xiàn)最慢五、綜合題1. 某運算器數(shù)據(jù)通路如下圖所示：（1）、指出相容性和相斥性微操作；（2）、用字段直接編譯法設(shè)計適用于此運算器的微指令格式；（3）、畫出計算1/2(a-b)R2的微程序流程圖。解: (1)、相斥性的微操作有如下五組：移位器（R、L、V）、ALU（、M）、A選通門的4個控制信號、B選通門的7個控制信號、寄存器的輸入與輸出控制信號，即輸入時不能輸出，反之亦然相容性的微操作：ALU的任一信號與加1控制信號；寄存器的4個輸入控制信號；五組控制信號中組與組之間。（2）、每一小組的控制信號由于是相斥性的，故可以采用字段直接譯碼法。微指令格式如下：(3)考慮取指周期，則微程序流程圖如下，其中執(zhí)