一種改善DDS性能的倍頻方法講解

1、一種改善DDS生能的倍頻方法摘要：介紹了一種利用倍頻的方法來改善 DDS的上限頻率和雜散電 平。首先對DDS的原理和雜散進(jìn)行分析，在此基礎(chǔ)上提出了 DDS咅頻模塊的原 理方案。經(jīng)過實(shí)驗(yàn)調(diào)試和測試，得到 DDS勺輸出頻率為198220MHz輸出功 率為 +8.0 +10.5dBm。關(guān)鍵詞：直接數(shù)字合成(DDS技術(shù)晶體管倍頻 近二十年來，隨著數(shù)字集成電路和微電子技術(shù)的發(fā)展，出現(xiàn)了一種新的頻率合 成技術(shù)直接數(shù)字合成(Direct Digital Synthesize)技術(shù)。DDS勺出現(xiàn)導(dǎo)致了頻率合成領(lǐng)域的第二次革命。DDS具有相對帶寬很寬、頻率捷變速率快、 頻率分辨率高、輸出相位連續(xù)、可輸出寬帶的正

2、交信號、可編程、全數(shù)字化和 便于集成等優(yōu)越性能。但是它的全數(shù)字結(jié)構(gòu)造成了DDS的主要缺點(diǎn)：其一，根據(jù)取樣定量，輸出信號的最高頻率將低于參考時鐘的一半，故若要提高輸出頻 率將受到器件(如DAC ROM的速度限制；其二，DDS俞出信號中雜散寄生分 量大，其中輸出高頻尤其，它無法達(dá)到 PLL頻率合成的頻譜純度；其三，DDS 的功耗與其時鐘頻率成正比，故在供電受到限制的場合且又要求有較高的頻率 輸出，DDS就有局限性。如何克服限制 DDST泛應(yīng)用的主要缺點(diǎn)，是當(dāng)前國際 上DDS技術(shù)研究的主要課題。本文將利用倍頻的方法擴(kuò)展DDS的頻率上限和改善DDS雜散電平。1 DDS的基本原理 及其雜散電平 DDS勺

3、理論依據(jù)是 奈奎斯特抽樣定 理。根據(jù)該定理， 對于一個周期正弦 波連續(xù)信號，可以 沿其相位軸方向， 以等量的相位間隔對其進(jìn)行相位/幅度抽樣，得到一個周期性的正弦信號的離散 相位的幅度序列，并且對模擬幅度進(jìn)行量化，量化后的幅值采用相應(yīng)的二進(jìn)制 數(shù)據(jù)編碼。這樣就把一個周期的正弦波連續(xù)信號轉(zhuǎn)換成為一系列離散的二進(jìn)制 數(shù)字量，然后通過一定的手段固化在只讀存儲器 ROh中，每個存儲單元的地址 即是相位取樣地址，存儲單元的內(nèi)容是已經(jīng)量化了正弦波幅值。這樣的一個只 讀存儲器就構(gòu)成了一個與2n周期內(nèi)相位取樣相對應(yīng)的正弦函數(shù)表，因它存儲 的是一個周期的正弦波波形幅值，因此又稱其為正弦波形存儲器。對于一個連 續(xù)的

4、正弦波信號，其角頻率 3可以用相位斜率/表示。當(dāng)角頻率3為一定 值時，其相位斜率/ A也是一個確定值。此時，正弦波形信號的相位與時間 成線性關(guān)系，即©=3X4根據(jù)這一基本關(guān)系，在一定頻率的時鐘信號作用 下，通過一個線性的計數(shù)時序發(fā)生器所產(chǎn)生的取樣地址對已得到的正弦波波形 存儲器進(jìn)行掃描，進(jìn)而周期性地讀取波形存儲器中的數(shù)據(jù)，其輸出通過數(shù)模轉(zhuǎn) 換器及低通濾波器就可以合成一個完整的、具有一定頻率的正弦波信號。DDS勺基本原理框圖如圖1所示。它主要由標(biāo)準(zhǔn)參考頻率源、相位累加器、波 形存儲器、數(shù)模轉(zhuǎn)換器、低通平滑濾波器構(gòu)成。在時鐘脈沖的控制下，頻率控 制字K由累加器得到相應(yīng)的相碼，相碼尋址波形

5、存儲器進(jìn)行相碼-幅碼變換輸出 不同的幅度編碼，再經(jīng)過數(shù)模變換 器得到相應(yīng)的階梯波，最后經(jīng)低通 波器對階梯波進(jìn)行平滑，即得到由 頻率控制字K決定的連續(xù)變化的輸 出波形。其中，參考頻率源一般是 一個高穩(wěn)定的晶體振蕩器，其輸出 信號用于DDS中各部件同步工作。 因此，DDS俞出的合成信號的頻率 穩(wěn)定度與晶體振蕩器是一樣的。相位累加器是實(shí)現(xiàn) DDS的核心，如圖2所示。 它由一個N位字長的二進(jìn)制加法器和一個由固定時鐘脈沖取樣的 N位相位寄存器組成。相位寄存器的輸出與加法器的一個輸入端在內(nèi)部相連，加法器的另一 個輸入端是外部輸入的頻率控制字 K。這樣，在每個時鐘脈沖到達(dá)時，相位寄 存器采樣字K。這樣，在每

6、個時鐘脈沖到達(dá)時，相位寄存器采樣上個時鐘周期 內(nèi)相位寄存器的值與頻率控制字 K之和，并作為相位累加器在這一時鐘周期的 輸出。當(dāng)頻率合成器正常工作時，在標(biāo)準(zhǔn)頻率參考源的控制下(頻率控制字 K 決定了相應(yīng)的相位增量)，相位累加器則不斷地對該相位增量進(jìn)行線性累加， 當(dāng)相位累加器積滿量時就會產(chǎn)生一次溢出，從而完成一個周期性的動作，這個 動作周期即是DDS合成信號的一個頻率周期。于是，輸出信號波形的頻率及頻 率分辨率可以表示如下：fout=Kfc/2 N(1)fmi n=fc/2 N(2)式中：fout為輸出信號頻率;fmin為輸出信號分辨率；K為頻率控制字；N為相 位累加器字長；fc為標(biāo)準(zhǔn)參考頻率源工

7、作頻率。由式(1)和(2)可知，DDS俞出信號的頻率主要取決于頻率控制字K,相位累加器字長N決定DDS的頻率分辨率。當(dāng)K增大時，fout可以斷地提高，由抽樣 定理，最高輸出頻率不得大于fc/2，但工作輸出頻率達(dá)40%fc左右時，輸出波 形的相位抖 動就很大。根據(jù)實(shí)驗(yàn)所 得，實(shí)際工 作時輸出頻 率小于fc/3 較為合適。同時當(dāng)N增大時，DDS俞出頻率的分辨率也越精細(xì)。 從理論上來講，DDS俞出信號的相位噪聲對參考時鐘信號的相位噪聲有 20lg(fc/fout)dB 的改善。但是DDS的數(shù)字化處理也帶來了不利因素，豐富的 雜散隨著主頻率一起輸出，使得降低雜散成為一個主要問題。圖3表示了 DDS的雜

8、散來源，主要有以下三個方面的因素：(1) E DA(n)是D/A變換器引入的誤差，它是由D/A變換器的非理想特性引 起的。DAC勺非理想特性有：差分、積分的非線性、 D/A轉(zhuǎn)換過程中的尖峰電 流、轉(zhuǎn)換速率受限等；(2) ET(n)是ROM存貯數(shù)據(jù)的有限字長引起的誤差。由于 ROM存儲的位數(shù)是 有限的D,所以幅值量化過程中將產(chǎn)生量化誤差 ET(n);(3) EP(n)是相位舍位引起的誤差。在 DDS中，一般相位累加器的位數(shù) L遠(yuǎn) 大于ROM勺尋址位數(shù)W因此累加器的輸出尋址 ROM時，其L-W個低位就必須 舍去，這樣就不可避免地產(chǎn)生相位誤差，稱為相位截斷誤差E P(n)該誤差是 DDS俞出雜散的主

9、要原因。2擴(kuò)展DDS頻率上限的方法根據(jù)前面的分析可以知道，DDS勺輸出頻率較低以及雜散電平高，限制了它在 寬帶、高穩(wěn)定、高純頻譜雷達(dá)信號中的應(yīng)用。為了降低雜散，不能完全利用 DDS相對帶寬很寬的優(yōu)點(diǎn)，只能選擇 DDS中 一段雜散軟低的有限帶寬，通過倍 頻擴(kuò)展其上限頻率。這就是為了獲寬帶信號波形采用DDS加倍頻的理由。擴(kuò)展帶寬的方法有很多，可以利用倍頻器直接倍頻，乘法器倍頻，利用鏡像抑 制混頻器分取上、下邊帶，利用 DDS正交輸出合成，DDS與混頻器組合，DDS與 鎖相環(huán)組合，以及多路并行 DDS的方法。本文采用的是DDS直接倍頻的方法， 下面詳細(xì)介紹這種方法。圖4是DDS直接倍頻的原理方框圖。

10、來自型號為 Stel-1175的DDS俞出 的020MHz較小的信號經(jīng)前置放大后，通過后面的窄帶濾波器，經(jīng)過耦合電容 加到第一級晶體管倍頻器，調(diào)整晶體管的直流工作點(diǎn)，使其工作在丙類工作狀 態(tài)下，由于晶體管的非線性特性，在其信號輸出端產(chǎn)生多次諧波，再通過帶通 濾波器來有 效地提取輸 入信號的二 倍頻信號。 通過這樣的 四次二倍頻 后輸出頻率 為198220MHz 由 于帶通濾波 器有大的衰 減(插損-10dB),輸 出信號很 小，故在最 后加了一級 晶體管線性 放大器，用 以獲所需幅 度的信號。與許多倍頻方式相比，晶體管倍頻具有電路簡單、支態(tài)范圍大、增益高、雜散 諧波電平低等優(yōu)點(diǎn)，故在DDS咅頻

11、電路中采用了晶體管倍頻的方案。基本原理 是利用了晶體管在丙類工作狀態(tài)下，導(dǎo)致輸入信號波形的失真，從而產(chǎn)生它的 各次諧波分量，然后通過后級選頻回路來提取所需要的諧波分量。在DDS咅頻模塊的晶體管倍頻電路中，選用了 2SC3358作為倍頻用的晶體管，它是一種低 相噪、高可靠、高穩(wěn)定性的晶體管，具有較大的動態(tài)范圍。下面將扼要分析晶 體管倍頻的工作原理。二倍頻電路中各級電壓與電流關(guān)系如圖5所示。由于晶體管的非線性，在集電極產(chǎn)生基波的各次諧波，讓輸出回路諧振于二次諧波，因此Vc的頻率比基波信號頻率高一倍，同時，Vcmin與Vbmax仍在同一點(diǎn)相遇。瞬時集電極電壓與瞬 時基極電壓的表達(dá)式可分別寫成：vc=

12、Vcc-Vcmcos2t (3) vB=- VBB+Vbmco：& t(4)為了比較，圖5中同時用虛線畫出作為放大器時的 bc=Vcc-Vcmcos3t的曲線。 可以看出，在有ic流通的時間內(nèi)，倍頻器的集電極瞬時電壓上升速度比較快。 因此，在同樣的Vcmin值的情況下，倍頻器的集電極損耗功率Pc比正常工作于基波頻率時大得多，亦即集電極效率nc要低得多。為了避免Pc太大，應(yīng)減小倍頻器的集電極電流通角9 c以減小Pc,提高n c 由于Vcmin相同，因此兩者的電壓利用系數(shù) E =Vcmn/Vcc也相?，F(xiàn)在從相同的 iCmax與rCmin這兩個條件出發(fā)，來比較倍頻器與放大器的輸出功率與效率：

13、Pon=1/2Vcmlcmn=1/2( E Vcc)iCmaxan( 9 c) (5) n c=(Pon)/(Po)=(1/2)Vcmlcmn/(VccIco)=(1/2)E g(6)9 c)式中：gn=(Icimn)/(Ico)=an(9 c)/a0(9 c)由式(5)可見，n次諧波倍頻器的輸出功率正比于 n次諧波的分解系數(shù) an( 9 c)由圖5可以知道：9 c=120° a1( 9 c)=0.5最6大) 9 c=60° a2( 9 c)=0.2最6大)(7)因此為了倍頻器的輸出功率最大，在 n=2時，9 c應(yīng)取60°左右。這時與 9 c=120時的放大器輸出

14、功率相比較有：(Po2)/(Po1)=a2(60)° /a1(120 ° )=0.52 1/2(8)由此可見，在采用最佳通值角的情況下，二次倍頻器的輸出功率只能約等于它 作為放大器時的1/2。與此同時，由 式(8)可以求出它的效率也隨著倍 頻次數(shù)n的增而下降。由以上的討論可以知道，隨著倍頻次 數(shù)n的增加，它的輸出功率與效率下 降。同時，n值越高，最佳的9 c值越 小。為了減小9 c，就必須提高倍頻器 的基極反向偏壓-VBB VBB加大后， 基極激勵電壓Vbm也必須加大。對于 晶體管電路來說，增加激勵電壓與偏 壓，就可能使發(fā)射結(jié)的反向偏壓超過 擊穿電壓V (BR EBO基于以

15、上這些 原因，這種倍頻器的倍頻次數(shù)n通常 不能超過34。因此，在DDS咅頻模 塊中，倍頻次數(shù)選為2。在完成方案和系統(tǒng)框圖的設(shè)計基礎(chǔ)上，進(jìn)一步完成了整個DDS咅頻模塊方案設(shè)計和PCB圖的設(shè)計。在完成制板和系統(tǒng)的裝配后，進(jìn)行了系統(tǒng)的調(diào)試，得到了 最后的測試結(jié)果。測試結(jié)果如下：輸入頻率范圍 輸入功率范圍 輸出頻率范圍 輸出功率范圍12.375 13.75MHz-25 OdBm198 220MHz+8.0+11.0dBm/輸入功率為-9dBm時雜散電平：w -60dBc諧波電平：w -35dBc相位噪聲：£ (1kHz)w -90dBc/Hz ; &(10kHz)w -100dBc/Hz圖6、圖7給出用ADVANTEST R34頻 譜分析儀測出的幾個頻點(diǎn)的頻譜圖。根據(jù)上述分析可以知道，當(dāng)型號為Stel-1175的DDS俞出信號頻率為020MHz并且功率為-250dBmi時，DDS倍頻模塊擴(kuò)展的DDS&