山東大學(xué)計(jì)算機(jī)組成原理三套題匯總要點(diǎn)

1、計(jì)算機(jī)組成原理一、名詞解釋1 總線：就是多個(gè)信息源分時(shí)傳送數(shù)據(jù)到多個(gè)目的地的傳送通路2 指令系統(tǒng)：一臺(tái)計(jì)算機(jī)所能執(zhí)行的全部指令的總和3 微指令：在一個(gè)單位時(shí)間中，能實(shí)現(xiàn)一定操作功能的微命令的集合。4溢出：在定點(diǎn)小數(shù)機(jī)器中，數(shù)的表示范圍為|x |<1.在運(yùn)算過程中如出現(xiàn)大于 1的現(xiàn)象1 尋址方式：表示指令中操作數(shù)所在的方法稱為尋址方式2 指令周期：是完成一條指令所用的時(shí)間3 虛擬存儲(chǔ)器：是由操作系統(tǒng)提供的一個(gè)假想的特大存儲(chǔ)器。4 多級(jí)中斷：是指計(jì)算機(jī)系統(tǒng)中有相當(dāng)多的中斷源，根據(jù)各中斷事件的輕重緩急程度不同而分成若 干級(jí)別，每一中斷級(jí)分配給一個(gè)優(yōu)先權(quán)。1 基本字長(zhǎng)：是指參與運(yùn)算的數(shù)的基本位數(shù)

2、 ，它是由加法器、寄存器 、數(shù)據(jù)總線的位數(shù)決定的2 數(shù)據(jù)通路：數(shù)字系統(tǒng)中，各個(gè)子系統(tǒng)通過數(shù)據(jù)總線連接形成的數(shù)據(jù)傳送路徑3 程序中斷：在計(jì)算機(jī)執(zhí)行當(dāng)前程序時(shí)，系統(tǒng)中出現(xiàn)了某些緊急需處理的異常事件或特殊請(qǐng)求，CPU應(yīng)暫時(shí)中止現(xiàn)行程序的執(zhí)行，轉(zhuǎn)去處理這些事件或特殊請(qǐng)求，待處理完畢后CPU自動(dòng)恢復(fù)原來被子中止的程序繼續(xù)運(yùn)行。4 灰度級(jí)：指所顯示像素點(diǎn)的亮暗差別，在彩色顯示器中表現(xiàn)為顏色的不同。二、填空題1 按馮諾依曼設(shè)計(jì)原則，其硬件是由（ 運(yùn)算器）、（控制器）、（存儲(chǔ)器）、（輸入設(shè)備）和（輸出設(shè)備） 組成。2 計(jì)算機(jī)系統(tǒng)是由（硬件系統(tǒng)）和（軟件系統(tǒng)）兩大部分構(gòu)成。3 計(jì)算機(jī)最主要的三大性能指標(biāo)是（基本

3、字長(zhǎng)）、（存儲(chǔ)容量）、和（運(yùn)算速度）。4一個(gè)完善的指令系統(tǒng)應(yīng)滿足（完備性）、（有效性）、（規(guī)整性）、和（兼容性）的要求。5 .堆棧的硬件是由（堆棧區(qū)）和（堆棧指針）構(gòu)成，存取是按（后進(jìn)先出）原則。6通?？刂破鞯脑O(shè)計(jì)可分為（組合邏輯型）和（存儲(chǔ)邏輯型）,前者采用的核心器件是（ 門電路）,后者采用的核心器件是（微程序控制器）。7 主機(jī)與外設(shè)的連接方式有（輻射型連接）,（總線型連接）和（輻射，總線型連接）。&目前在微型機(jī)中主機(jī)與外設(shè)廣泛采用的信息交換方式是（程序查詢）和（程序中斷。二、填空題1 計(jì)算機(jī)指令的基本格式應(yīng)包括（ 操作碼）和（地址碼）兩部分。在間接尋址方式中，地址碼部分表示的是（地

4、址內(nèi)容+偏移量）；在相對(duì)尋址方式中，地址碼部分表示的是（寄存器內(nèi)容+位移量）。2按功能分類，存儲(chǔ)器可以分為（高速緩沖存儲(chǔ)器）、（外存儲(chǔ)器）、（主存儲(chǔ)器）等。3 源數(shù)據(jù)為10010111，若采用奇校驗(yàn)，則其校驗(yàn)位是（1 ）。4 CPU響應(yīng)某中斷請(qǐng)求的條件是一條指令結(jié)束時(shí)且（沒有更緊迫的任務(wù)時(shí)）、（有中斷請(qǐng)求）和（CPU允許中斷）。5 微指令的格式有（垂直）型微指令、（水平）型微指令和混合型微指令。6 輸入輸出設(shè)備的編址方式有（統(tǒng)一編址）和（單獨(dú)編址）。二、填空題1 計(jì)算機(jī)指令的基本格式應(yīng)包括（操作碼）和（地址碼）兩部分。根據(jù)操作數(shù)所在位置，指出其尋址方式：操作數(shù)在指令中為（ 立即）尋址方式，操作

5、數(shù)的存儲(chǔ)單元地址在指令中，為（ 間接）尋址方式。2存儲(chǔ)器地址譯碼電路的譯碼方式有（單譯碼方式）和（雙譯碼方式）兩種方式。3 （ 361） 10 = （1011010010） 2 = （2D2） 16。4 CPU響應(yīng)可屏蔽中斷應(yīng)滿足的三個(gè)條件是（有中斷請(qǐng)求）、CPU允許接受中斷請(qǐng)求和（一條指令執(zhí)行完畢）。中斷周期結(jié)束后進(jìn)入（中斷響應(yīng)）周期。5 微指令的類型通常有（垂直）型微指令、（水平）型微指令和混合型微指令。6通?？刂破鞯脑O(shè)計(jì)可分為（組合邏輯型）和（存儲(chǔ)邏輯型）,前者采用的核心器件是（ 門電路）,后者采用的核心器件是（控制存儲(chǔ)器）7 主機(jī)與外設(shè)的連接方式有（ 輻射型連接）、（總線型連接）和（輻

6、射、總線型連接）。&目前在微型機(jī)中主機(jī)與外設(shè)廣泛采用的信息交換方式是（程序查詢）和（程序中斷）。三、簡(jiǎn)答題1 .簡(jiǎn)述中斷的處理過程。它與程序查詢方式有何不同點(diǎn)？中斷處理過程可粗略的分為以下四個(gè)過程：保護(hù)當(dāng)前正在運(yùn)行程序的現(xiàn)場(chǎng)；分析是何種中斷，以便轉(zhuǎn)去執(zhí)行相應(yīng)的中斷處理程序；執(zhí)行相應(yīng)的中斷處理程序；恢復(fù)被中斷程序的現(xiàn)場(chǎng)。程序查詢方式控制簡(jiǎn)單，但外設(shè)和主機(jī)不能同時(shí)工作，各外設(shè)之間也不能同時(shí)工作系統(tǒng)效率很低。因此，僅適用于 CPU的速度不是很高，而且外設(shè)的種類和數(shù)目不多，數(shù)據(jù)傳送率較低的情況。而中斷的處理方式不僅適用于外設(shè)的數(shù)據(jù)交換，也適用于對(duì)外界的隨機(jī)事件的處理。2 按通道的工作方式，通道

7、分哪幾類？簡(jiǎn)述其特點(diǎn)。答案要點(diǎn)：按通道的工作方式，通道可分為字節(jié)多路通道、選擇通道和數(shù)組多路通道三種類型。特點(diǎn)：字節(jié)多路通道：1）有多個(gè)子通道，設(shè)備間可（分時(shí)）并行操作。2）數(shù)據(jù)以字節(jié)為單位交叉?zhèn)魉汀?）適合于連接大量的低速設(shè)備。選擇通道：1）被選中的外設(shè)采用獨(dú)占方式使用通道。2）數(shù)據(jù)以成組（數(shù)據(jù)塊）方式進(jìn)行傳輸。3） 適合于連接高速外設(shè)。數(shù)組多路通道：是將前二者的優(yōu)點(diǎn)結(jié)合在一起的一種通道結(jié)構(gòu)。數(shù)組多路通道含有多個(gè)子通道，可同 時(shí)執(zhí)行多個(gè)通道程序，數(shù)據(jù)以成組方式進(jìn)行傳送。既具有多路并行操作能力，又有很高的數(shù)據(jù)傳輸率，可 用來連接多臺(tái)中高速的外設(shè)。3 畫圖說明存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)，并說明各種存儲(chǔ)器

8、的特點(diǎn)。答案：存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)如圖所示：CPU高速緩存主存儲(chǔ)器I/O控制磁鼓磁盤磁帶輔助存儲(chǔ)器存儲(chǔ)器的特點(diǎn)：1）高速緩存：存放當(dāng)前要執(zhí)行的程序和數(shù)據(jù)。速度快，可與CPU速度匹配；存儲(chǔ)容量較小。成本高。2） 主存儲(chǔ)器：存放正在執(zhí)行的程序和數(shù)據(jù)，CPU可直接訪問，容量較大，速度較高，每位價(jià)格介于 高速緩存和輔存之間。3） 輔助存儲(chǔ)器：存放當(dāng)前暫不參與運(yùn)行的程序和數(shù)據(jù)文件，CPU不能直接訪問；容量極大而速度較 低，單位成本低。三、簡(jiǎn)答題1 .試分析比較 DMA方式和中斷傳送方式的異同點(diǎn)，說明DMA方式為什麼不能替代中斷方式。1. 答案要點(diǎn)：相同點(diǎn)：1）兩種方式均為目前在微型機(jī)中主機(jī)與外設(shè)廣泛采用的

9、信息交換方式。2）兩種方式下主機(jī)和外設(shè)之間均可實(shí)現(xiàn)一定程度的并行工作。不同點(diǎn)：1 ）中斷傳送方式是通過中斷服務(wù)處理程序來完成信息交換；而DMA方式則是用硬件代替軟件來實(shí)現(xiàn)數(shù)據(jù)的傳輸。2）中斷傳送方式不僅適合于一般的信息交換，還適合對(duì)隨機(jī)事件的處理。3） DMA方式適合于高速外設(shè)和主機(jī)之間的信息交換，對(duì)高速外設(shè)采用程序中斷方式傳送數(shù)據(jù)往 往回丟失數(shù)據(jù)。DMA方式不能替代中斷方式的原因：1）DMA方式只能用于高速外設(shè)與內(nèi)存直接交換信息，卻不能像中斷方式那樣處理隨機(jī)的異?，F(xiàn)象。2）在DMA方式的數(shù)據(jù)傳輸過程中，需用到中斷方式。2 何為三級(jí)存儲(chǔ)體系結(jié)構(gòu)？分析采用這種結(jié)構(gòu)的原因和優(yōu)點(diǎn)？答案要點(diǎn)：把各種不

10、同存儲(chǔ)容量，不同存取速度的存儲(chǔ)器，按一定的體系結(jié)構(gòu)組織起來，使所存放的程序 和數(shù)據(jù)按層次分布在各存儲(chǔ)器中，形成一個(gè)統(tǒng)一整體的存儲(chǔ)系統(tǒng)。由高速緩沖存儲(chǔ)器、主存儲(chǔ)器、輔助存 儲(chǔ)器構(gòu)成的三級(jí)存儲(chǔ)系統(tǒng)可以分成兩個(gè)層次，其中高速緩存和主存間稱為Cache-主存存儲(chǔ)層次，主存和輔存間稱為主-輔存存儲(chǔ)層次。這就是三級(jí)存儲(chǔ)體系結(jié)構(gòu)。采用Cache-主存存儲(chǔ)層次的原因和優(yōu)點(diǎn) ：在速度方面，計(jì)算機(jī)的主存和CPU 直保持了大約一個(gè)數(shù)量級(jí)的差距。顯然這個(gè)差距限制了CPU速度潛力的發(fā)揮。為了彌合這個(gè)差距，設(shè)置Cache是解決存取速度的重要方法。在 CPU和主存之間設(shè)置 Cache，構(gòu)成Cache-主存層次，則從 CPU

11、的角度看，Cache注存 層次的速度接近于 Cache，容量與每位價(jià)格則接近于主存。因此，解決了速度與成本之間的矛盾。采用主-輔存存儲(chǔ)層次的原因和優(yōu)點(diǎn)：由于成本和工藝的原因，主存的存儲(chǔ)容量受到了限制，另一方面，系統(tǒng)程序、應(yīng)用程序及各種信息量要求主存容量越來越大。采用“主存-輔存”存儲(chǔ)層次，程序員可用機(jī)器指令的地址對(duì)整個(gè)程序統(tǒng)一編址，而不必?fù)?dān)心程序能否在主存中放得下。虛擬空間可以比實(shí)際空間大得軌從整冰臣主輔存以次的湮度接逬丁主存的速匪容量則接逬丁輔存的容量，而每位平均價(jià)格也 接近于廉價(jià)的輔存平均價(jià)格，從而解決了大容量和低成本間的矛盾。3.簡(jiǎn)要說明動(dòng)態(tài)RAM的各種刷新方式及其特點(diǎn)。答案：動(dòng)態(tài)RAM

12、的刷新方式有集中式刷新、分散式刷新、異步式刷新和透明式刷新等四種方式。集中式刷新的特點(diǎn)：其優(yōu)點(diǎn)是系統(tǒng)的存取周期不受刷新工作的影響，讀寫操作和刷新工作在最大刷 新周期中分開進(jìn)行。因此，系統(tǒng)的存取速度比較高。其缺點(diǎn)是進(jìn)行刷新時(shí)必須停止讀、寫操作。這對(duì)主機(jī) 而言是個(gè)“死區(qū)”分散式刷新的特點(diǎn)： 刷新工作安排在系統(tǒng)的存儲(chǔ)周期內(nèi)進(jìn)行，對(duì)主機(jī)而言不再有“死區(qū)”。但該方式加長(zhǎng)了系統(tǒng)的存取周期，降低了整機(jī)運(yùn)算速度。因此，分散方式刷新不適用于高速存儲(chǔ)器。異步式刷新的特點(diǎn)：結(jié)合了上述兩種方式的優(yōu)點(diǎn)，充分利用了最大刷新間隔。對(duì)分散式刷新而言，它減少了刷新次數(shù)；對(duì)集中方式來說，主機(jī)的“死區(qū)”又縮短很多。因此，這種方式使

13、用得比較多。透明式刷新的特點(diǎn)： 該方式不占用CPU時(shí)間，對(duì)CPU廳占層才刨對(duì)仁 譏控制線胳址汕三、簡(jiǎn)答題1 簡(jiǎn)述其中兩種補(bǔ)碼加減運(yùn)算判別溢出方法的工作原理。答案：以下三種方法答對(duì)其中任意兩種方法即可。方法1兩個(gè)符號(hào)相同的補(bǔ)碼數(shù)相加，如果和的符號(hào)與加數(shù)符號(hào)相反，或者符號(hào)相反的兩個(gè)補(bǔ)碼數(shù)相 減，差的符號(hào)與減數(shù)符號(hào)相同，表明運(yùn)算結(jié)果溢出。方法2:兩個(gè)補(bǔ)碼數(shù)實(shí)現(xiàn)加減運(yùn)算時(shí)，若最高數(shù)值位向符號(hào)位的進(jìn)位值與符號(hào)位產(chǎn)生的進(jìn)位輸出值不 相同，則表明運(yùn)算結(jié)果產(chǎn)生了溢出。方法3:采用雙符號(hào)位方案。當(dāng)兩位符號(hào)位的值不相同時(shí)，則表明運(yùn)算結(jié)果產(chǎn)生了溢出。2 字節(jié)多路通道和數(shù)組多路通道有何相同點(diǎn)？有何不同點(diǎn)?答案：相同點(diǎn)

14、：設(shè)備間可并行操作不同點(diǎn)：字節(jié)多路通道數(shù)組多路通道1）連接低速設(shè)備連接中高速設(shè)備2）以字節(jié)為單位傳送以數(shù)據(jù)塊為單位傳送3）設(shè)備間并行操作一設(shè)備傳數(shù)，其它設(shè)備只作輔助操作3 CPU中設(shè)有哪些寄存器？各寄存器的位數(shù)由何因素確定？答案要點(diǎn)：CPU中設(shè)有的寄存器包括運(yùn)算器中的通用寄存器，程序計(jì)數(shù)器PC,指令寄存器IR，存儲(chǔ)器地址寄存器MAR，存儲(chǔ)器數(shù)據(jù)寄存器 MBR和狀態(tài)標(biāo)志寄存器等。PC和MAR的位數(shù)取決于要訪問的地址空間的大小。IR的位數(shù)取決于指令字長(zhǎng)。通用寄存器及存儲(chǔ) 器數(shù)據(jù)寄存器 MBR的位數(shù)取決于操作數(shù)（或操作數(shù)地址）的基本字長(zhǎng)。四、計(jì)算題已知x = - 0.10101,y = +0.110

15、11，符號(hào)用雙符號(hào)位表示。求 1. X 原= ?Y原=?2 . X 補(bǔ)=?Y補(bǔ)=?3. X+Y補(bǔ)=?X-Y補(bǔ)=?并分別討論其溢出情況。1）寫出補(bǔ)碼一位乘的運(yùn)算步驟。2）與原碼乘法運(yùn)算有何不同？3）寫出補(bǔ)碼乘法運(yùn)算器的基本部件。參考答案：已知x = - 0.10101,y = +0.11011，符號(hào)用雙符號(hào)位表示。答案：1. X 原=11.10101Y原=00.110112. X 補(bǔ)=11.01011Y補(bǔ)=00.110113. X+Y補(bǔ)=X 補(bǔ)+Y補(bǔ)=11.01011+00.1101仁00.00110結(jié)果的兩個(gè)符號(hào)位相同，無溢出。 X-Y補(bǔ)=X 補(bǔ)+-Y補(bǔ)=11.01011+11.00101=1

16、0.10000結(jié)果的兩個(gè)符號(hào)位不相同為10,產(chǎn)生下 溢。2）與原碼乘法運(yùn)算有何不同？答案： 補(bǔ)碼乘法：運(yùn)算結(jié)果的符號(hào)位無需單獨(dú)處理；而原碼乘法：結(jié)果的符號(hào)位需單獨(dú)處理。 原碼乘法：位于乘數(shù)寄存器末位的乘數(shù)作為判斷位；而補(bǔ)碼乘法則是以乘數(shù)寄存器最末兩位作判斷位。 若乘數(shù)的有效尾數(shù) n位。原碼乘法須做 n次加法，n次移位；而補(bǔ)碼乘法則需n+1次加法，n次移位。3）寫出補(bǔ)碼乘法運(yùn)算器的基本部件。答案要點(diǎn)：所用的基本部件： 存放部分積累加和的寄存器； 存放乘數(shù)（具備移位功能）和被乘數(shù)的寄存器； 加法器； 移位器； 計(jì)數(shù)器。四、計(jì)算題已知x = 0.1011,y = - 0.1101，符號(hào)用雙符號(hào)位表示

17、。求1. X+Y補(bǔ)=?X- Y補(bǔ)=?并分別討論其溢出情況。答案：1. X+Y補(bǔ)二X 補(bǔ) +Y補(bǔ)二 00.1011 + 11.0011 = 11.1110，結(jié)果的兩個(gè)符號(hào)位 相同，無溢出。X- Y補(bǔ)=X 補(bǔ)+-Y補(bǔ)=00.1011+00.1101=01.1000，結(jié)果的兩個(gè)符號(hào)位不相 同，為01,產(chǎn)生上溢。四、計(jì)算題1. 已知 x=0.10101,y = 0.11011用定點(diǎn)補(bǔ)碼一位乘法計(jì)算x*y補(bǔ)，要求寫出計(jì)算步驟。答：x X y補(bǔ)=1.0111001001,詳細(xì)運(yùn)算步驟略。011 0102. 已知 x=2 x 0.101100,y =2 x（ - 0.100100 ）用浮點(diǎn)規(guī)格化補(bǔ)碼加法求x

18、+y補(bǔ)（階碼、尾數(shù)均用補(bǔ)碼表示），要求寫出計(jì)算步驟。答：X補(bǔ)= 1.101 , 00.101100Y補(bǔ)= 1.110 , 11.011100 浮點(diǎn)補(bǔ)碼格式1）判零，對(duì)階，X尾右移 階碼+ 1, X補(bǔ)=1.110 , 00.010110 求和得11.1100102）規(guī)格化X+Y尾 左移2 次 階碼-2 X+Y補(bǔ)=1.100, 11.001000 無溢出五、設(shè)計(jì)題采用32KX 32的RAM 芯片，構(gòu)成 128K X 64的存儲(chǔ)器。1. 畫出存儲(chǔ)器的邏輯框圖。2. 圖中標(biāo)明信號(hào)線的種類、方向、條數(shù)。答案：根據(jù)題意*存諸總?cè)萘繛?28KB*故地址總線需17位.而數(shù)據(jù)寬度為64 位°現(xiàn)便用32

19、KX32位RAM芯片*其需«片S芯片本射地址線占15位，數(shù)據(jù) 線為32所以采用位并聯(lián)與地址串聯(lián)和納合的方叢，將兩個(gè)芯片引為一組，共組成4組，從而形成整個(gè)存儲(chǔ)器.其組成邏輯圖如圖所示、其中使川 片2： 4 譯碼器來賽現(xiàn)不同存儲(chǔ)器芯片組的選擇。答案：該存儲(chǔ)器占用的地址空間：0000H-7FFFH （按字編址）2：4譯碼器A15五、設(shè)計(jì)題米用4K X 8的RAM芯片，構(gòu)成32K X 16的存儲(chǔ)器。3.畫出存儲(chǔ)器的邏輯框圖，圖中標(biāo)明信號(hào)線的種類、方向、條數(shù)。2 用十六進(jìn)制寫出該存儲(chǔ)器占用的地址空間。9A20ftAcsu*«&五、設(shè)計(jì)題試選用1M X 4的RAM芯片，構(gòu)成4M

20、 X 8的存儲(chǔ)器。完成下列各題:2.用十六進(jìn)制寫出存儲(chǔ)器占用的地址空間。答案：該存儲(chǔ)器占用的地址空間：000000H-3FFFFFH （按字編址）拗 gAD1.畫出存儲(chǔ)器連線框圖，圖中標(biāo)明信號(hào)的種類、方向和信號(hào)線的條數(shù)。六、綜合應(yīng)用題在模型機(jī)的數(shù)據(jù)通路上，對(duì)于指令A(yù)DD X(R i), (R2)+，回答下列問題：1 寫出指令的執(zhí)行流程。2 寫出目的周期的全部數(shù)據(jù)通路。參考答案：答案要點(diǎn)：1、2)指令的執(zhí)行流程及目的周期的數(shù)據(jù)通路：FTo： M t MBR t IRFTi: PC+1t PCJSTo： PCt MARJST1: Mt MBR t CJST2： PC+1t pcJST3： C+R1

21、t marJST4： Mt MBR t CJDTo： R2T MAR; R2T A 選擇器，So-3, M , DM , CPMARJ_DT1： M t MBR t d ; R/W , SMBR , MBR tb 選擇器，Sg, M , DM , CPDJDT2: R2+1 t R2； R2TA 選擇器，So-3, M , C°, DM , CPR2JETo : C+D t MBRJET1 : MBR t MJET2 : PCt MAR六、綜合應(yīng)用題在模型機(jī)的數(shù)據(jù)通路上，對(duì)于指令1 寫出指令的執(zhí)行流程。SUB X(R”，-(R2),回答下列問題:2 寫出目的周期的全部數(shù)據(jù)通路。參考答案:答案要點(diǎn)：1、2)指令的執(zhí)行流程及目的周期的數(shù)據(jù)通路:FT0： M t MBR t IRFTi: PC+1t PCJST0： PCt MARJST1: Mt MBR t CJST2： PC+1t pcJST3： C+R1t marJST4： Mt MBR t cR2TA 選擇器，So。, M , Co, DM , CPR2R2T A 選擇器，So-3, M