計算機組成原理答案

1、第5章習題參考答案1請在括號內(nèi)填入適當答案。在 CPU中：(1) 保存當前正在執(zhí)行的指令的寄存器是(IR );(2) 保存當前正在執(zhí)行的指令地址的寄存器是(AR )(3) 算術(shù)邏輯運算結(jié)果通常放在(DR )和(通用寄存器)。2參見圖5.15的數(shù)據(jù)通路。畫出存數(shù)指令“ STO Rl, (R2)”的指令周期流程 圖，其含義是將寄存器Rl的內(nèi)容傳送至(R2)為地址的主存單元中。標出各微操 作信號序列。解：STO R1, (R2)的指令流程圖及微操作信號序列如下：3參見圖5.15的數(shù)據(jù)通路，畫出取數(shù)指令LAD (R3), RO”的指令周期流程圖， 其含義是將(R3)為地址主存單元的內(nèi)容取至寄存器 R2

2、中，標出各微操作控制信 號序列。解：LAD R3, (R0)的指令流程圖及為操作信號序列如下：4假設主脈沖源頻率為10MHz，要求產(chǎn)生5個等間隔的節(jié)拍脈沖，試畫出時序 產(chǎn)生器的邏輯圖。解：5. 如果在一個CPU周期中要產(chǎn)生3個節(jié)拍脈沖；Tl = 200ns,T2=400ns,T3=200ns, 試畫出時序產(chǎn)生器邏輯圖。解：取節(jié)拍脈沖Tl、T2、T3的寬度為時鐘周期或者是時鐘周期的倍數(shù)即可。所 以取時鐘源提供的時鐘周期為200ns,即，其頻率為5MHz.;由于要輸出3個節(jié) 拍脈沖信號，而T3的寬度為2個時鐘周期，也就是一個節(jié)拍電位的時間是 4個 時鐘周期，所以除了 C4外，還需要3個觸發(fā)器一一C

3、l、C2、C3；并令T1 =C1 C； ； T C2 C3 ; T3二G，由此可畫出邏輯電路圖如下：6. 假設某機器有80條指令，平均每條指令由4條微指令組成，其中有一條取 指微指令是所有指令公用的。已知微指令長度為32位，請估算控制存儲器容量。 解：80條指令，平均每條指令由4條微指令組成，其中有一條公用微指令，所 以總微指令條數(shù)為80： (4-1)+仁241條微指令，每條微指令32位，所以控存容量 為：241 ：32 位7. 某ALU器件是用模式控制碼 M S3 S2 S1 C來控制執(zhí)行不同的算術(shù)運算和邏輯操作。下表列出各條指令所要求的模式控制碼，其中y為二進制變量，©為0或l任

4、選。試以指令碼(A , B, H , D , E, F, G)為輸入變量，寫出控制參數(shù) M , S3,S2, Sl, C的邏輯表達式指令碼MS3S2S1CA, B00110H, D01101E0010yF0111yG1011?解:由表可列如下邏輯方程M=GS3=H+D+FS2=A+B+D+H+E+F+GSi =A+B+F+GC=H+D+Ey+Fy8. 某機有8條微指令IiIs，每條微指令所包含的微命令控制信號如下表所示 a-j分別對應10種不同性質(zhì)的微命令信號。假設一條微指令的控制字段僅限為 8位，請安排微指令的控制字段格式。微指令abcdefghijI1?9?9129779I399I4?15

5、9999I6999I7?9?I8999解：因為有10種不同性質(zhì)的微命令信號，如果采用直接表示法則需要 10位控 制字段，現(xiàn)控制字段僅限于8位，那么，為了壓縮控制字段的長度，必須設法把一個微指令周期中的互斥性微命令組合在一個小組中，進行分組譯碼。經(jīng)分析，(e,f,h)和(b,i,j)、或(d,i,j)和(e,f,h)、或(g,b,j)和(i,f,h)均是不可能同時 出現(xiàn)的互斥信號，所以可將其通過2:4譯碼后輸出三個微命令信號(00表示該組所有的微命令均無效)，而其余四個微命令信號用直接表示方式。因此可用下面 的格式安排控制字段。e f h b i ja c d gX XX X或.e f hd i

6、 j999999a b c gX XX X或.f h ib g j999999a c d eX XX X9.微地址轉(zhuǎn)移邏輯表達式如下:A8 =P1 IR6 T 4A7 =P1 IR5 T411 A6 =P2 C T4其中卩A8y A6為微地址寄存器相應位，P1和P2為判別標志，C為進位標志, IR5和IR6為指令寄存器的相應位，T4為時鐘周期信號。說明上述邏輯表達式的 含義，畫出微地址轉(zhuǎn)移邏輯圖。解：卩 A5=P3 IR5 T 4卩 A4=P3 IR4 T4卩 A3=Pl IR3 T4卩 A2=Pl IR2 T4卩 Ai=Pi IR1 T4 卩 Ao=Pi IRo T4+P2 C T4用觸發(fā)器

7、強置端(低有效)修改，前5個表達式用 與非”門實現(xiàn)，最后1個用與 或非”門實現(xiàn)卩A2、卩Ai、卩Ao觸發(fā)器的微地址轉(zhuǎn)移邏輯圖如下：(其他略)10某計算機有如下部件，ALU，移位器，主存M，主存數(shù)據(jù)寄存器MDR，主 存地址寄存器MAR，指令寄存器IR，通用寄存器Ro：R3，暫存器C和D。(1) 請將各邏輯部件組成一個數(shù)據(jù)通路，并標明數(shù)據(jù)流動方向。(2) 畫出“ ADD R1，R2”指令的指令周期流程圖。解：(1) 設該系統(tǒng)為單總線結(jié)構(gòu)，暫存器 C和D用于ALU的輸入端數(shù)據(jù)暫存，移位 器作為ALU輸出端的緩沖器，可對 ALU的運算結(jié)果進行附加操作，則數(shù)據(jù)通 路可設計如下： 根據(jù)上面的數(shù)據(jù)通路，可畫

8、出“ ADD R1，R2”(設R1為目的寄存器)的指令 周期流程圖如下：11.已知某機采用微程序控制方式，控存容量為 512*48位。微程序可在整個控 存中實現(xiàn)轉(zhuǎn)移，控制微程序轉(zhuǎn)移的條件共 4個，微指令采用水平型格式，后繼 微指令地址采用斷定方式。請問；(1) 微指令的三個字段分別應為多少位(2) 畫出對應這種微指令格式的微程序控制器邏輯框圖。解：(1) 因為容量為512*48位，所以下址字段需用9位，控制微程序轉(zhuǎn)移的條件有4 個，所以判別測試字段需4位或(3位譯碼)，因此操作控制字段的位數(shù)48-9-4=35 位(或 48-9-3=36 位)(2) 微程序控制器邏輯框圖參見教材 P.147圖5

9、.23作。今假設完成各步操作的時間依次為100ns, 100ns, 80ns, 50ns。請問；(1) 流水線的操作周期應設計為多少(2) 若相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么第2條指令要推遲多少時間進行(3) 如果在硬件設計上加以改進，至少需推遲多少時間答：(1) 流水操作周期為 max(100,100,80,50)=100ns(2) 若相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么在第1條指令“送結(jié)果”步驟完成后，第 2條指令的“取數(shù)”步驟才能開始，也就是說，第2條指令要推遲兩個操作周期，即200ns才能進行。 如果在硬件設計上加以改進，采用定向傳送的技術(shù)，則只

10、要第1條指令完成“運算”的步驟，第2條指令就可以“取數(shù)”了，因此至少需推遲100ns。13指令流水線有取指(IF)、譯碼(ID)、執(zhí)行(EX)、訪存(MEM)、寫回寄存器堆(WB)五個過程段，共有20條指令連續(xù)輸入此流水線。(1) 畫出流水處理的時空圖，假設時鐘周期為100 ns。(2) 求流水線的實際吞吐率(單位時間里執(zhí)行完畢的指令數(shù))。(3) 求流水線的加速比。解：(1)流水處理的空圖如下，其中每個流水操作周期為100n s：所以實際吞吐率為:t t lIlI 2I 3I4I 5IlI 2I 3I4I 5I 6IlI 2I 3I4I 5I 6I7IlI 2I 3I4I 5I 6I7I 8W

11、BEXIDIFIl I 2 I 3 I4 I5流水線的加速比為：設流水線操作周期為T，則n指令串行經(jīng)過k個過程段的時間為n*k* t ;而n條指令經(jīng)過可并行的k段流水線時所需的時間為(k+n-1)* t ;故20條指令經(jīng)過5個過程段的加速比為：14 用時空圖法證明流水計算機比非流水計算機具有更高的吞吐率。解：設流水計算機的指令流水線分為4個過程段：IF、ID、EX、WB，則流水計算機 的時空圖如下：空間S12345678 時間 T非流水計算機的時空圖：由圖中可以看出，同樣的8個操作周期內(nèi)，流水計算機執(zhí)行完了 5條指令，而 非流水計算機只執(zhí)行完了 2條指令；由此，可看出流水計算機比非流水計算機

12、具有更高的吞吐率。15 用定量描述法證明流水計算機比非流水計算機具有更高的吞吐率。 證明：設流水計算機具有k級流水線，每個操作周期的時間為：，執(zhí)行n條指令的時間為：T = k n -1.； 吞吐率為：比=(k + n _ 1 M而非流水計算機，執(zhí)行n條指令的時間為：T二n k .;吞吐率為:H2nn k當n>1時，H1h2，即:流水計算機具有更咼的吞吐率。16判斷以下三組指令中各存在哪種類型的數(shù)據(jù)相關(guān)(1) I1LADR1,A; M(A) - R1, M(A)是存儲器單元12ADDR2，Rl;(R2)+(R1) R2(2) I1ADDR3,R4;(R3)+(R4) R3|2MULR4,R

13、5;(R4)：(R5) R4(3) I1LADR6,B;M(B) -R6, M(B)是存儲器單元I2MULR6,R7;(R6)： (R7) R6當n=1時,Hi二 H2 ；解：Ri,然后再在12中讀取Ri的內(nèi)容作為操作數(shù)，所(1) Ii的運算結(jié)果應該先寫入 以是發(fā)生RAW ( “寫后讀”)相關(guān)WARRAW和 WAW 兩種相關(guān)17參考圖5.39所示的超標量流水線結(jié)構(gòu)模型，現(xiàn)有如下 6條指令序列:I1LADR1,B; M(B) R1, M(I2SUBR2,Rl;(R2)-(R1) R2I3MULR3,R4;(R3)*(R4) R3I4ADDR4,R5;(R4)+(R5) R4|5LADR6, A;M(A) R6, M(A)是存儲器單元IsADDR6, R7;(R6)+(R7) R6請畫出：(1)按序發(fā)射按序完成各段推進情況圖。(2)按序發(fā)射按序完成的流水線時空圖。解：(1)按序發(fā)射按序完成各段推進情況圖如下(仍設F、D段要求成對輸入；F、D、W段只需1個周期；加需要2個周期