常用電子元器件封裝圖集_第1頁
常用電子元器件封裝圖集_第2頁
常用電子元器件封裝圖集_第3頁
常用電子元器件封裝圖集_第4頁
常用電子元器件封裝圖集_第5頁
已閱讀5頁,還剩4頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、TQFP hin Quad Flat PacksPPGA Plastic Pin Grid ArraysMini-BGA Mini Ball Grid ArrayBGA Ball Grid ArrayCerDIP Ceramic Dual-In-Line PackagesCQFP Ceramic FlatpacksCerSOJ Ceramic Small Outline J-BendCPGA Ceramic Pin Grid ArraysWLCC Ceramic Windowed J-Leaded Chip CarriersPLCC Plastic Leaded Chip CarriersCe

2、rPACK CerpacksLCC Ceramic Leadless Chip CarriersPQFP Plastic Quad FlatpacksSSOP Shrunk Small Outline PackagesPDIP Plastic Dual-In-Line PackagesQSOP Quarter Size Outline PackagesW-LCC Ceramic Windowed Leadless Chip CarriersWPGA Ceramic Windowed Pin Grid ArraysSOIC Plastic Small Outline ICsW-CerPACK W

3、indowed CerpacksCQFP Ceramic Quad FlatpacksSOJ Plastic Small Outline J-BendW-CerDIP Ceramic Windowed Dual-In-Line PackagesCLCC Ceramic J-Leaded Chip CarriersTSOP Thin Small Outline PackagesSTSOP Small Thin Small Outline PackagesRTSOP Reverse Thin Small Outline PackagesTSOP II Thin Small Outline Pack

4、ages, Type I芯片的封裝芯片包裝指包裹于硅晶外層的物質(zhì)。目前最常見的包裝稱為 TSOP(Thin Small Outline Packaging ,早期的 芯片設(shè)計(jì)以 DIP(Dual In-line Package 以及 SOJ(Small Outline J-lead 的方式包裝。較新的芯片,例如 RDRAM 使用 CSP(Chip Scale Package 包裝。以下對(duì)不同封裝方式的介紹能夠幫助了解它們的不同點(diǎn)。DIP (Dual In-Line Package 雙列直插式封裝、 雙入線封裝 早期的內(nèi)存常被直接安裝在計(jì)算機(jī)的系統(tǒng)主機(jī)版上, DIP 包裝也因此非常受歡迎 DIP

5、 包裝芯片為插入式的零 件, 就是說, 它們被安裝在延伸到印刷電路版上的洞里它們能以焊接的方式固 定 也能夠被安裝在插 槽中 , DIP 封 裝 形 式 曾經(jīng)十分流行 。 DIP 還有一種派生 方式 SDIP ( Shrink DIP, 緊縮 雙入線封裝 ,它 比 DIP 的 針腳密 度要高 6 六倍 。SOJ (Small Outline J-Lead 小尺寸 J 形引腳 封裝 SOJ 包裝 由 于包裝外的插 針形似英文字母 “ J ” 而得名 SOJ 包裝芯片為 表面鑲嵌 零件 , 也就是它們被直接 焊 嵌 在印刷電路版的表面 。TSOP (Thin Small Outline Packa

6、ge 薄型小尺寸 封裝 另一個(gè)鑲嵌 在電路版上的包裝 ,TSOP 因?yàn)樗?厚度遠(yuǎn) 較 SOJ 為 薄而得名 , TSOP 最早被 應(yīng) 用在 制造筆記型 計(jì) 算機(jī) 所 用的 名 片 大小模塊 上。CSP (Chip Scale Package 芯片 型 封裝 不同于 DIP,SOJ 以及 TSOP 包裝 ,CSP 包裝不使用插 針來連 接芯片 與 主機(jī)版 而與 電路 板間 的 連結(jié) 是 通過 芯片 下方的 BGA(Ball Grid Array 球狀矩陣排 列封裝 進(jìn)行 RDRAM(Rambus DRAM 芯片使用 這類 包裝 技術(shù) 。 芯片相迭 針 對(duì) 某些更高容量 的 模塊 ,芯片 必須 被 相迭 使用 才 能 配合 電路 板 上 有限 的 空間 ,芯片 相迭 的 分 式 分 為內(nèi) 部 及外 部 兩 種 ,外 部相迭 的芯片安 排 是 可 目 測(cè)看 到的, 而 內(nèi) 部合 并 的芯片是外 部 無法看 到的。常見元件封裝圖 CPGA Ceramic Pin GridArraySBGABGABall Grid ArrayFBGA LBGA 160L uBGA Micro Ball Grid Array Duron CPUGull Wing LeadsSC-70 5L

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論