2014北科計算機組成原理試題

1、北京科技大學2021年碩士學位研究生入學測試試題試題編號： 869 試題名稱：計算機組成原理共9頁適用專業(yè)：計算機科學與技術、軟件工程、計算機技術專業(yè)學位、軟件工程專業(yè)學位o10 .移碼表示法主要用于表示 ,以利于在加減運算的 操作中比擬大小.11 .某機指令宇長24位,定長操作碼,共能完成129種操作,采用單地址格式 可直接尋址的范圍是 ,采用二地址格式指令,可直接尋址范圍是 012 .用74181和74182組成64位多重進位運算器,那么需 片74181和片 74182.13 .存放器間接尋址方式中,操作數存放在,存放器中存放的3.假設浮點數用補碼表示,那么判斷運算結果是否為規(guī)格化數的方法

2、是A.階符與數符相同為規(guī)格化數B.階符與數符相異為規(guī)格化數C.數符與尾數小數點后第一位數字相異為規(guī)格化數D.數符與尾數小數點后第一位數字相同為規(guī)格化數4 .假定以下字符碼中有奇偶校驗位,但沒有數據錯誤,采用偶校驗的字符碼是 0A 11001011 B . 11010110 C . 11001001 D. 110000015 .計算機的存儲器采用分級方式是為了 .A.減少主機箱的體積B.解決容量、速度、價格三者之間的矛盾C.存儲大量數據方便D.操作方便6 .下面所述不正確的選項是.A. RAMT隨機存取信息,掉電后信息喪失B.訪問RAM寸,訪問時間與單元的物理位置無關C.內存中存儲的信息均是不可

3、改變的D.隨機存儲器和只讀存儲器可統(tǒng)一編址7 .某計算機字長32位,存儲容量為4MB假設按半字編址,它的尋址范圍是 <A 4M B . 3M C . 2M D . 1M8 .在定點二進制運算器中,減法運算一般通過 來實現.A.原碼運算的二進制減法器B.補碼運算的二進制減法器C.補碼運算的十進制加法器D.補碼運算的二進制加法器9 .在向下生成的堆棧中,如果入棧指令PUSH刈勺操作定義為：SP (SP)+1 ,M(SP) M(X),那么出棧指令POP X應定義為.A. S(SP)-1, M(X)M(SP)B. S(SP)+1, M(X)M(SP)C. M(X)M(SP), S(SP) -1

4、D. M(X)M(SP), S(SP)+110 .以下四種類型指令中,執(zhí)行時間最長的是 .B. RS型A. RRSIC. SS型D. SR型11 .微程序限制器中,機器指令與微指令的關系是 A.每一條機器指令由一條微指令來執(zhí)行B.每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行C.每一條機器指令組成的程序可由一條微指令來執(zhí)行D. 一條微指令由假設干條機器指令組成12 .從限制存儲器中讀取一條微指令并執(zhí)行相應操作的時間叫 A. CPg期B.微周期C.時鐘周期D.機器周期13 .掛接在總線上的多個部件 .A.只能分時向總線發(fā)送數據,并只能分時從總線接收數據B.只能分時向總線發(fā)送數據,但可同時從總線

5、接收數據C.可同時向總線發(fā)送數據,并同時從總線接收數據D.可同時向總線發(fā)送數據,但只能分時從總線接收數據14 .單地址指令中為了完成兩個數的算術運算,除地址碼指明的一個操作數外, 另一個常需采用.A.堆棧尋址方式B.立即尋址方式C.隱含尋址方式D.間接尋址方式15 .同步限制是.A.只適用于CPlfi制的方式B.只適用于外圍設備限制的方式C.由統(tǒng)一時序信號限制的方式D.所有指令執(zhí)行時間都相同的方式16 .為了便于實現多級中斷,保存現場信息最有效的方法是采用 .A.通用存放器 B .堆棧 C .存儲器 D .外存17 .下面浮點運算器的描述中正確的句子是： .A.尾數部件只進行乘法和除法運算B.

6、階碼部件可實現加、減、乘、除四種運算C.階碼部件只進行階碼相加、相減和比擬操作D.尾數部件只進行乘法和減法運算18 .在定點數運算中產生溢出的原因是 .A.運算過程中最高位產生了進位或借位B.參加運算的操作數超出了機器表示的范圍C.存放器的位數太少,不得不舍棄最低有效位D.運算的結果超出了機器的表示范圍19 .在浮點數加減法的對階過程中, oA.將被加減數的階碼向加減數的階碼看齊B.將加減數的階碼向被加減數的階碼看齊C.將較大的階碼向較小的階碼看齊D.將較小的階碼向較大的階碼看齊20 .四片74181和1片74812器件相配合,具有如下進位傳遞功能 .A.串行進位B.組內先行進位,組間先行進位

7、C.組內先行進位,組間串行進位 D.組內串行進位,組間先行進位21 .指令系統(tǒng)采用不同尋址方式的目的是 oA.實現存貯程序和程序限制.B.縮短指令長度,擴大尋址空間,提升編程靈活性.C.可直接訪問外存.D.提供擴展操作碼的可能并降低指令譯碼的難度.22 .系統(tǒng)總線地址的功能是.A.選擇主存單元地址B.選擇進行信息傳輸的設備C.選擇外存地址D.指定主存和I / O 設備接口電路的地址23 .算術右移指令執(zhí)行的操作是.A.符號位填0,并順次右移1位,最低位移至進位標志位B.符號位不變,并順次右移1位,最低位移至進位標志位C.進位標志位移至符號位,順次右移 1位,最低位移至進位標志位D.符號位填1,

8、并順次右移1位,最低位移至進位標志位24 .某存放器中的值有時是地址,因此只有計算機的 才能識別它.A.譯碼器 B .判斷程序C .指令 D.時序信號25 .在虛擬存貯器中,當程序正在執(zhí)行時,由 完成地址映射.A.程序員 B .編譯器 C .裝入程序D .操作系統(tǒng)26 .周期挪用方式常用于 方式的輸入/輸出中.A. DMA B .中斷 C .程序傳送D.通道27 .至今為止,計算機中的所有信息仍以二進制方式表示的理由是 .A.節(jié)約元件B,運算速度快C.物理器件的性能決定D.信息處理方便28 .以下表達中正確的選項是 oA.只有I/O指令可以訪問I/O設備.B.在統(tǒng)一編址下,不能直接訪問I/O設

9、備.C.訪問存儲器的指令一定不能訪問I/O設備.D.在具有專門I/O指令的計算機中,I/O設備才可以單獨編址.29 .在各種I/O方式中,中斷方式的特點是 .A. CPUf外設用行工作,傳送與主程序申行工作.B. CPUt外設并行工作,傳送與主程序申行工作.C. CPUt外設用行工作,傳送與主程序并行工作.D. CPUt外設并行工作,傳送與主程序并行工作.30 .某計算機的限制器采用微程序限制方式, 微指令中的操作限制字段采用分段 直接編碼法,共有26個微命令,構成4個互斥類,分別包含3、5、12和6個微 命令,那么操作限制字段至少有 位.A. 4B, 12C. 15 D. 26三、簡做題(總

10、分值30分,每題5分)1 .什么是軟件與硬件的邏輯等效性,并舉出兩個實例.2 .畫出微程序限制器的構成框圖,并說明各局部的功能.3 .某四位加法器的四位進位信號分別為 G、C、G、C,低位來的信號為C0 , 請分別按下述兩種方式寫出 C、G、G、.的邏輯表達式.(1)用行進位方式(2)并行進位方式4 .當指令系統(tǒng)和數據通路結構確定后,給出組合邏輯限制器的設計步驟.比擬 組合邏輯限制器和微程序限制器的特點.5 .以打印機輸出為例說明中斷的全過程,并比擬中斷方式和DMAf式的特點.6 .比擬Cache和虛擬存儲器,說明它們的相似點與不同.四、綜合題共50分1. 6分1定點補碼加減運算溢出判斷的三種

11、方法是什么？分別列出邏輯表 達式并加以說明.2機器字長 8 位,x = - 0.0111100 , y = +0.1100100 ,求x補,&x補, y補,-y補,x + y =?,x - y =?要求給出運算器的計算過程,并用溢出判別方法判斷結果是否溢出.2. 4分X=0.1010,Y=-0.1101,用原碼一位乘法計算X*Y=?其中存放器、 加法器的寬度均為4位,要求寫出詳細計算過程與說明.解：X原=Y原=X*Y原= X*Y = 實現的具體過程：C進位 觸發(fā)器P局部積 存放器Y除數存放器說明3. 6 分 X = -0.01101 01X211, Y = 0.1100100X 2-1

12、1 此處數均為二進制.浮點數階碼用4位移碼,尾數用8位補碼表示含符號位,1寫出X, Y的浮點數表示要求格式：數符階碼尾數.2計算X+Y要求給出運算過程舍入采用 0舍1入法.3如何判斷浮點補碼加減運算是否溢出？并說明發(fā)生溢出時如何處理？并判斷 上述運算結果是否溢出.4. 7分有一個全相聯(lián)Cache系統(tǒng),Cache由8個塊構成,CPUX出的主存地 址流序列分別為：14、18、14、18、8、4、8、10,求1每次訪問后,Cache的地址分配情況.2當Cache的容量換成4個塊,地址流為6、15、6、13、11、10、8、7時, 求采用先進先出替換算法的相應地址分配和操作.5. 3分設指令字長為16

13、位,每個操作數的地址碼為6位,指令有零地址、一 地址、二地址3種格式.1設指令系統(tǒng)的操作碼長度和位置固定,假設零地址指令有M種,一地址指令有N種,那么二地址指令最多有幾種？2采用擴展操作碼技術,二地址指令最多有幾種？3采用擴展操作碼技術,假設二地址指令有 P條,零地址指令有Q條,那么一地 址指令最多有幾種？6. 6分設某機存儲字長、指令字長和機器字長均相等,該機的指令格式如下：538OPMA其中,A為形式地址,補碼表示包括一位符號位；M為尋址方式,M=0立即尋址；M=1直接尋址此時A視為無符號數；M=2間接尋址此時A視為無符號數；M=3變址尋址A為位移量,變址存放器為 R;M =4相對尋址.求

14、：1該指令格式能定義多少種不同的操作？立即尋址操作數的范圍是多少？2寫出各種尋址方式M=1 2、3、4計算有效地址的表達式.3當M=1 2、4時,能訪問的最大主存空間為多少機器享 ？7. 8分某半導體存儲器容量 4KX8位.其中固化區(qū)2KX8位低地址,用 1KX8位的EPRO跛片組成；隨機讀寫區(qū)2KX8位高地址,由2KX4位的SRAM 芯片組成.地址總線人,雙向數據總線D-D0, R/W限制讀寫.試問：1數據緩沖存放器多少位？地址存放器多少位？2二種芯片各需多少片？求每片芯片的片選邏輯式與地址分配完成下表.3設計并完成該存儲器邏輯圖,注明芯片與地址總線、數據總線和R/W 信號線的聯(lián)結,并實現片

15、選邏輯芯片 編R芯片芯片 容量芯片 地址片選邏輯 表送式地址范圍1 1EPROM|1KA9A)CS=2CS=3CS3=4 1CS4=邏輯圖：D7-D4D3-Do R/W *地址A11 A 08. (10分)某計算機的數據通路如以下圖所示,其中舊主存,MBR主存數據寄存器,MAR主存地址存放器,R0R一通用存放器,IR一指令存放器,P口程序 計數器(具有自增水平),G A暫存器,ALL-算術邏輯單元,移位器一左移、 右移、直通傳送.所有雙向箭頭表示信息可以雙向傳送.請按數據通路圖畫出以下指令的指令周期流程圖：(1) MOV R, -(R2),指令功能是(R2)-1 一R, (R2) 一R.(2)

16、 ADD (R) , (R2)+,指令功能是(R1)+(R 2) 一(R1) , R)+1 -R.說明：所有答案必須寫在做題紙上,做在試題或草稿紙上無效.一、填空總分值40分,每題2分1.存儲程序原理是指, 它是 型計算機體系結構的核心思想.2 .設浮點數長16位,高8位是階碼,含1位階符,低8位是尾數,含1位數符, 階碼和尾數均用補碼表示,基值底為 2,尾數為規(guī)格化、無隱藏位,機器數 為FC60H的十進制真值是 ,十進制真值11/128的規(guī)格化浮點編碼 是 16進制助記形式.3. x補=X0.X 1X2.X n,貝打-x補=4.設機器數長8位,定點小數,最高位是符號位,2* * 3的原碼是,

17、1283535的補碼是.645.假設浮點數格式中階碼的底一定,且尾數采用規(guī)格化表示法,那么浮點數的表示 范圍取決于的位數,而精度取決于的位數.6.半導體隨機讀寫存儲器包括 ?口,前者的速度比后者快, 但集成度不如后者高.7.存儲系統(tǒng)中,CPU能直接訪問 和,但不能直接訪問磁盤和光盤.8.設主存儲器容量為64K 32位,那么CPU中用做主存接口的存放器 MAR勺位數 是, MBR勺位數是.9.中斷周期前的 CPU工作周期是,中斷周期后的 CPU工作周期14. CPLM取出一條指令并執(zhí)行這條指令的時間稱為 o15.微程序中的微指令是指 .16.當前正在執(zhí)行的指令保存在 CPL勺 存放器中,運算結果如溢出、為負、為零等狀態(tài)標志保存在 CPL勺 存放器中.17.設相對尋址的轉移指令占兩個字節(jié),第一字節(jié)是操作碼,第二字節(jié)是用補碼 表示的相對位移量,假設轉移指令地址為 200aH ,要求轉移到2002H ,那么該轉移 指令第二字節(jié)內