(完整版)MIPS處理器設(shè)計(jì)說(shuō)明

1、西安郵電大學(xué)實(shí)踐課程報(bào)告書(shū)課程名稱：計(jì)算機(jī)組成與實(shí)踐院（系）名稱：電子工程學(xué)院專業(yè)班級(jí)：*學(xué)號(hào)/ 姓名：*實(shí)習(xí)時(shí)間：2015年3月6日至 2015年6月19日1 課程主要目的本課程是在上學(xué)期計(jì)算機(jī)組成與設(shè)計(jì)課程學(xué)習(xí)的基礎(chǔ)上，通過(guò)實(shí)踐課的方式，依照集成電路設(shè)計(jì)流程，完成一個(gè)簡(jiǎn)單獨(dú)立硬件功能電路模塊的設(shè)計(jì)，從而到達(dá)對(duì) 計(jì)算機(jī)組成與設(shè)計(jì) 課程的深入理解和提高電路設(shè)計(jì)的實(shí)踐能力，從理論和實(shí)驗(yàn)的結(jié)合中鞏固計(jì)算機(jī)基本知識(shí)，熟練掌握電路設(shè)計(jì)的基本流程和原理，同時(shí)，加深對(duì)MIPS系統(tǒng)的組成部件及其電路結(jié)構(gòu)，原理和功能的理解，掌握利用硬件描述語(yǔ)言和EDA工具進(jìn)行MIPS設(shè)計(jì)的一般方法。2 課程的主要內(nèi)容和任務(wù)M

2、IPS是典型的32 位定長(zhǎng)指令字RISC處理器，要求深入理解MIPS處理器的內(nèi)部結(jié)構(gòu)及工作原理。采用verilogHDL設(shè)計(jì)一個(gè)兼容MIPS指令格式，具有10 條以上指令功能的單周期CPU硬件電路，該32 位 MIPS設(shè)計(jì)內(nèi)容主要包括系統(tǒng)中的基本組成部件（存儲(chǔ)器，指令寄存器，寄存器堆，算術(shù)邏輯運(yùn)算器，程序計(jì)數(shù)器，多路選擇器，符號(hào)擴(kuò)展等）的設(shè)計(jì)，仿真及硬件下載的方法和過(guò)程。設(shè)計(jì)過(guò)程中使用ISE 仿真工具完成設(shè)計(jì)電路的仿真驗(yàn)證。3 總體設(shè)計(jì)方案3.1 指令及其功能表：（ 1）R 型指令：指令指令格式功能oprsrtrdshamefuncadd000000sj1Sj2jgxx100000Jg=sj1

3、+sj2addu000000100001Jg=sj1+sj2sub000000100010Jg=sj1-sj2subu000000Sj1Sj2jgxx100011Jg=sj1-sj2or000000Sj1Sj2jgxx000010Jg=sj1|sj2and000000Sj1xxjgxx000011Jg=sj1&sj2sla000000Sj1xxjg移位數(shù)000100Jg<sjlr000000sr000000（ 2） I 型指令：指令指令格式功能oprsrtImmediateaddi001000sj1Sj2ImmSj2= sj1+immaddiu001001sj1Sj2ImmSj2

4、= sj1+immandi001100sj1Sj2ImmSj2= sj1&immori001101Sj1Sj2ImmJg=sj1|sj2Lw100011basertoffsetoffset Memorybase+immsw101011basertoffsetMemorybase+imm offsetslti001010Sj1Sj2immsj1=Sj2<immsltu001011sj1Sj2immSj1=sj2<imm（ 3） J 型指令：指令指令格式功能oprsrtoffsetBeq000100sj1Sj2offsetIf sj1 =sj2 then branchBnq00

5、0101sj1Sj2offsetIf sj1 sj2 then branch3.2 總體結(jié)構(gòu)設(shè)計(jì)：該 MIPS 主要由 8 個(gè)模塊組成，各個(gè)子模塊分別設(shè)計(jì)其特定的功能，最終利用一個(gè)總的模塊進(jìn)行子模塊間連接，使得整個(gè) CPU 能連貫執(zhí)行指令，在仿真結(jié)果中觀察設(shè)計(jì)結(jié)果，最終進(jìn)行硬件下載，驗(yàn)證設(shè)計(jì)。其中各個(gè)模塊簡(jiǎn)單功能如下：（ 1）存儲(chǔ)器模塊：具備基本的讀寫(xiě)功能，用于存放數(shù)據(jù)和指令。（ 2）寄存器堆模塊：由 32 個(gè) 32 位的寄存器組成，提供較大的存儲(chǔ)空間，用于存放暫存數(shù)據(jù)和指令。（ 3）算術(shù)邏輯運(yùn)算器模塊：執(zhí)行加減法等算術(shù)運(yùn)算，與非或等邏輯運(yùn)算，以及比較移位傳送等操作的功能部件，是該 CPU 的

6、設(shè)計(jì)核心部分，存在不同的運(yùn)算處理功能，是體現(xiàn)實(shí)驗(yàn)設(shè)計(jì)結(jié)果正確性的模塊。（ 4）立即數(shù)擴(kuò)展模塊： 執(zhí)行 I 型指令時(shí)需要立即數(shù)擴(kuò)展， 該模塊用于 MIPS 符號(hào)擴(kuò)展，將 16 位數(shù)據(jù)擴(kuò)展為 32 位數(shù)據(jù)。（ 5）主控制模塊：用于控制各個(gè)模塊之間的分工運(yùn)行，產(chǎn)生不同數(shù)據(jù)通路的控制信號(hào)，保證指令順序執(zhí)行不發(fā)生紊亂。（ 6）ALU 控制模塊：用于生成 ALU 執(zhí)行各種功能的控制信號(hào)，使 ALU 內(nèi)部運(yùn)行不發(fā)生紊亂。（ 7）分支跳轉(zhuǎn)指令控制模塊：用于生成分支和跳轉(zhuǎn)指令的控制信號(hào)。（ 8）取指模塊：進(jìn)行指令的取出及譯碼，同時(shí)包括程序計(jì)數(shù)器PC 運(yùn)行設(shè)計(jì)。各模塊間關(guān)系如下：MIPS（頂層）立即數(shù)分支跳算術(shù)邏

7、存儲(chǔ)器寄存器主控制取指模ALU控轉(zhuǎn)指令擴(kuò)展模輯運(yùn)算模塊堆模塊模塊塊制模塊控制模塊器模塊塊程序計(jì)數(shù)器譯碼模塊取指模塊模塊3.3 接口定義和接口時(shí)序cpu_clkOut3:0MIPSrst說(shuō)明：該CPU 由 cpu_clk 和進(jìn)行總的控制，并且輸出程序計(jì)數(shù)器低4 位進(jìn)行簡(jiǎn)易流水燈顯示， CPU 運(yùn)行的結(jié)果包括邏輯運(yùn)算等在仿真界面中進(jìn)行分析和設(shè)計(jì)驗(yàn)證。cpu_clk 上升沿有效rst 位低電平時(shí)復(fù)位有效4 子模塊詳細(xì)設(shè)計(jì)4.1存儲(chǔ)器模塊設(shè)計(jì)4.1.1 模塊方案設(shè)計(jì)指令存儲(chǔ)器用于存放CPU 運(yùn)算的程序指令和數(shù)據(jù)等，采用單端口存儲(chǔ)器設(shè)計(jì)，設(shè)計(jì)最大為64 個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元數(shù)據(jù)寬度為32bit。4.

8、1.2 接口定義序號(hào)接口信號(hào)名稱方向（ I/O ）說(shuō)明1clkI存儲(chǔ)器工作時(shí)鐘， 頻率為 50Mhz2rstI存儲(chǔ)器片選信號(hào)，低有效3ExtMem_Adr 5:0I存儲(chǔ)器地址線4ExtMem_WRI存儲(chǔ)器讀寫(xiě)信號(hào)， 1 為寫(xiě)反之讀5ExtMem_Din 31:0I存儲(chǔ)器輸入數(shù)據(jù)線6ExtMem32 31:0O存儲(chǔ)器輸出數(shù)據(jù)線4.1.3 模塊仿真驗(yàn)證4.2寄存器堆模塊設(shè)計(jì)4.2.1 模塊方案設(shè)計(jì)該 MIPS 指令格式中的寄存器號(hào)是5bits ，指令可以訪問(wèn) 32 個(gè) 32 位的寄存器。這 32 個(gè) 32位的寄存器構(gòu)成一個(gè)寄存器堆。4.2.2接口定義序號(hào)接口信號(hào)名稱方向說(shuō)明1clkI處理器工作時(shí)鐘

9、2rstI復(fù)位信號(hào)3Raddr14:0I讀寄存器堆時(shí)的第1 個(gè)寄存器下標(biāo)4Raddr24:0I讀寄存器堆時(shí)的第2 個(gè)寄存器下標(biāo)5Waddr4:0I寫(xiě)寄存器堆時(shí)的寄存器下標(biāo)6WeI寄存器堆寫(xiě)使能7Wdata 31:0I待寫(xiě)入寄存器堆的數(shù)據(jù)8Rdata 131:0O讀寄存器堆時(shí)第1 個(gè)寄存器的輸出9Rdata 231:0O讀寄存器堆時(shí)第2 個(gè)寄存器的輸出4.2.3 模塊仿真驗(yàn)證4.3 算術(shù)邏輯運(yùn)算器模塊設(shè)計(jì)4.3.1 模塊方案設(shè)計(jì)運(yùn)用 alu_clt 控制運(yùn)算器的各種運(yùn)算， 包括無(wú)符號(hào)數(shù)的加法運(yùn)算， 有符號(hào)數(shù)的加法運(yùn)算，或邏輯運(yùn)算，與邏輯運(yùn)算，無(wú)符號(hào)數(shù)的減法運(yùn)算，無(wú)符號(hào)小于置 1 運(yùn)算，邏輯左移，

10、邏輯右移，算術(shù)右移等。4.3.2 接口定義序號(hào)接口信號(hào)名稱方向（ I/O ）說(shuō)明1ALU_DA 31:0I參與運(yùn)算的第一個(gè)輸入數(shù)據(jù)2ALU_DB 31:0I參與運(yùn)算的第二個(gè)輸入數(shù)據(jù)3alu_clt 3:0I運(yùn)算功能編碼4alu_shift 4:0I偏移量5ALU_ZeroO零標(biāo)志位6Alu_OverflowO溢出標(biāo)志位7ALU_Dout 31:0O運(yùn)算結(jié)果輸出位4.3.3 關(guān)鍵控制信號(hào)的產(chǎn)生SUBctr = alu_clt2;ANDctr = alu_clt0;OVctr = !alu_clt1&alu_clt0;SIGctr = alu_clt0;OPctr1 = alu_clt2&

11、amp;alu_clt1|alu_clt3;OPctr0 = alu_clt1;4.3.4 具體 ALU 實(shí)現(xiàn)如下圖所示：異或門陣列位擴(kuò)展或門陣列01ALU_DA31:0ALU_DB31:0Cin異或門ZeroAdd_carryOverflow加減法運(yùn)算器Add_OverflowAdd_SignAdd_Result異或門01021O1ResultSUBctrOPctrOVctrSIGctrALU操作控制信號(hào)4.3.5 模塊仿真驗(yàn)證4.4立即數(shù)擴(kuò)展模塊設(shè)計(jì)4.4.1模塊方案設(shè)計(jì)設(shè)計(jì)一個(gè)32 位 MIPS 符號(hào)擴(kuò)展單元SE，用于將 16 位的數(shù)據(jù)轉(zhuǎn)換為 32 位數(shù)據(jù)。4.4.2接口定義序號(hào)信號(hào)名端

12、口說(shuō)明描述1Imm1615:0I來(lái)自指令寄存器的 16 位立即數(shù)2AluSrcI立即數(shù)擴(kuò)展信號(hào)的使能端3bus31:0I4ExtImm3231:0O符號(hào)擴(kuò)展后的 32 位立即數(shù)4.4.3 模塊仿真驗(yàn)證4.5主控制模塊設(shè)計(jì)4.5.1 模塊方案設(shè)計(jì)以指令譯碼結(jié)果中的 6 位操作碼及相關(guān)信號(hào)產(chǎn)生整個(gè)數(shù)據(jù)通路中的各個(gè)控制信號(hào)。4.5.2 接口定義序號(hào)接口信號(hào)名稱方向（ I/O ）說(shuō)明1opI操作碼2RegDstO目的寄存器選擇3AluSrcOALU 輸入信號(hào)選擇4ExtOpO立即數(shù)擴(kuò)展的使能信號(hào)5RegWrO寄存器寫(xiě)使能6MemWr,O存儲(chǔ)器寫(xiě)使能7MemtoRegO寄存器的裝載信號(hào)選擇4.5.3 各

13、控制信號(hào)的編碼規(guī)則如下表所示：op000001001001001100101001001000000000000001100101011011010011100101RegDst01111101100RegWr11111101100ExtOp01000111011AluSrc01111111100MemWr00000010000MemtoReg000001000004.5.4 模塊仿真驗(yàn)證4.6ALU 控制模塊設(shè)計(jì)4.6.1 模塊方案設(shè)計(jì)通過(guò)譯碼結(jié)果中的高6 位以及相關(guān)信號(hào)編碼出數(shù)據(jù)通路中各個(gè)控制信號(hào)。4.6.2接口定義序號(hào)端口名稱輸入輸出端口說(shuō)明1rstI復(fù)位信號(hào)（高電平1 有效）2cpu_

14、clkI時(shí)鐘（上升沿有效）3func5:0I功能區(qū)分4opI操作碼5Alu_ctrl3:0OAlu 功能信號(hào)4.6.3 執(zhí)行 R 型指令 func 對(duì)應(yīng)的 Alu_ctrl 編碼如下表所示：funcAlu_ctrl1000000001100001000010001001011000110100100100010010010100111010110110101010011100000010010000101001000011110000100000004.6.4 模塊仿真驗(yàn)證4.7分支跳轉(zhuǎn)指令控制模塊設(shè)計(jì)4.7.1 模塊方案設(shè)計(jì)運(yùn)用譯碼結(jié)果的高 6 位以及 ALU 的兩個(gè)輸入數(shù)據(jù)決定分支及分支和

15、跳轉(zhuǎn)指令的控制信號(hào)。4.7.2 接口定義序號(hào)信號(hào)名端口定義描述1ALU_DAI算術(shù)邏輯單元數(shù)據(jù)A2ALU_DBI算術(shù)邏輯單元數(shù)據(jù)B3opI指令操作碼4func,IR 指令的功能操作碼5JumpO跳轉(zhuǎn)信號(hào)使能端6BranchO分支信號(hào)使能端4.7.3 模塊仿真驗(yàn)證4.8取指模塊設(shè)計(jì)4.8.1 模塊方案設(shè)計(jì)由程序計(jì)數(shù)器，取出指令以及譯碼三個(gè)子模塊構(gòu)成總的取指模塊。4.8.2接口定義序號(hào)信號(hào)名方向（ I/O ）端口說(shuō)明1clk2rst3ALU_DA算術(shù)邏輯單元數(shù)據(jù)A4Branch分支信號(hào)使能端5Jump跳轉(zhuǎn)信號(hào)使能端6op指令操作碼7rs8rt9rd10funcR 指令的功能操作碼11shamt偏移

16、量12imm16立即數(shù)13ALU_DB算術(shù)邏輯單元數(shù)據(jù)B14Pc_out程序計(jì)數(shù)器輸出4.8.3 電路基本構(gòu)成如下圖所示：clkop5:0rstPc_outinstructrs4:0Jumprt4:03232rd4:0BranchPCFetch decodefunc5:0ALU_DAALU_DBshamt4:0Imm1615:04.8.4 跳轉(zhuǎn)和分支指令執(zhí)行時(shí)PC_out 的編碼規(guī)律Jump： Pc_out<= ALU_DABranch ： Pc_out<= Pc_out+1+ALU_DB正常情況下：Pc_out<=Pc_out+14.8.5 模塊仿真驗(yàn)證5 設(shè)計(jì)總體連接及仿

17、真驗(yàn)證5.1 設(shè)計(jì)總體連線opPCrsrtALU_DArdALU_DBFetchshamtfuncJumpBranchDecodeimm16Pc_outFlagExtMem_doutMemclkRdata 131:0rstWeRegfileRaddr14:0Raddr24:0Waddr4:0Rdata 231:0Wdata 31:01Imm010rstRegDstAluSrcExtOpRegWrMain_cMemWrMemtoRegtrAluctrALU_ctrALUctrALU_DAzerooverflowALU_DCALU_DB5.2 在 ISE 仿真環(huán)境下仿真驗(yàn)證設(shè)計(jì)結(jié)果，仿真結(jié)果如下圖

18、所示：5.3 仿真結(jié)果分析由仿真結(jié)果得知該CPU 執(zhí)行的 12 條指令均正常運(yùn)行，實(shí)驗(yàn)基本成功， 但是設(shè)計(jì)較為簡(jiǎn)單，并未涵蓋太多復(fù)雜指令，需要進(jìn)一步改善，使其趨于完善。6、實(shí)踐課總結(jié)和心得體會(huì)西安郵電大學(xué)電子工程學(xué)院計(jì)算機(jī)組成與實(shí)踐實(shí)踐課程過(guò)程考核表學(xué)生姓名承擔(dān)任務(wù)實(shí)驗(yàn)室實(shí)施時(shí)間實(shí)施時(shí)間第 1 周第23周第46周第78周第 911 周第12周第 1314 周第 1415 周第16周指導(dǎo)教師對(duì)學(xué)生的評(píng)價(jià)指導(dǎo)教師對(duì)學(xué)生專業(yè)知識(shí)或社會(huì)實(shí)踐能力等情況的意見(jiàn)*班級(jí) /學(xué)號(hào)*微電子實(shí)驗(yàn)室所在部門微電子學(xué)系2015年 3月6日 2015年 6月 19日實(shí)踐課程：時(shí)間安排、具體內(nèi)容及成績(jī)考核具體內(nèi)容安排考核結(jié)果1、 實(shí)踐課程講解，任務(wù)要求說(shuō)明，學(xué)習(xí)和實(shí)踐內(nèi)容安排2、 兼容 MIPS 格式指令系統(tǒng)設(shè)計(jì)1、指令存儲(chǔ)器設(shè)計(jì)，寄存器堆設(shè)計(jì)1、ALU 設(shè)計(jì)基本算術(shù)、邏輯單元的設(shè)計(jì)32 位超前進(jìn)位加法器的設(shè)計(jì)32 位桶式移位寄存器的設(shè)計(jì)1、 取指令部件的設(shè)計(jì)2、 立即數(shù)處理單元設(shè)計(jì)1、單周期處理器設(shè)計(jì)R 型指令的數(shù)據(jù)通路設(shè)計(jì)I 型指令的數(shù)據(jù)通路設(shè)計(jì)Load/Store 指令的數(shù)據(jù)通路設(shè)計(jì)分支指令 /轉(zhuǎn)移指令的數(shù)據(jù)通路設(shè)計(jì)綜合 12 條指令的完整數(shù)據(jù)通路設(shè)計(jì)1、ALU 控制單元設(shè)計(jì)，主控制單元的設(shè)計(jì)1、單周期處理器總體連接1、單周期處理器總體仿真驗(yàn)證課程考核驗(yàn)收學(xué)習(xí)態(tài)度認(rèn)真一般 不認(rèn)真學(xué)習(xí)紀(jì)律全勤