基于FPGA的LED顯示控制系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)(精)

1、郵局訂閱號(hào)：82-946360元/年技術(shù)創(chuàng)新PLD CPLD FPGA 應(yīng)用PLC技術(shù)應(yīng)用200例您的論文得到兩院院士關(guān)注基于FPGA的LED顯示控制系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)Desig n and ImpI eme ntati on of LED Dis play Con trol System Based on FPGA（南京工業(yè)大學(xué)帥仁俊張齊SHUI Ren-jun ZHANG Qi摘要:本文描述了一個(gè)基于可編程邏輯器件的全彩LED顯示系統(tǒng)的設(shè)計(jì)的過(guò)程，這個(gè)系統(tǒng)能夠基于硬件產(chǎn)生LED更多顏色灰度。詳細(xì)分析了其工作原理，并依據(jù)其 原理,設(shè)計(jì)出了基于FPGA的控制電路。關(guān)鍵詞：LED顯示屏;可編程邏輯

2、器件；控制 系統(tǒng)中圖分類(lèi)號(hào)：TN27;TN312+.8文獻(xiàn)標(biāo)識(shí)碼:AAbstract:This article discussed the desig ning p rocess of LED dis play control system.The system for gen erat ing more shades of full-colors from the LEDs based on hard-ware is describedn this pap er,the work ing principle is an alyzed in detail and accord ing as t

3、he princip le to the con trolli ng circuit based on FP GA.Key words:LED dis play scree n;FP GA;c on trol system文章編號(hào):1008-0570(200909-2-0133-031引言L(fǎng)ED的發(fā)展已過(guò)了幾十年了，它現(xiàn)在的技術(shù)也相當(dāng)成熟了。它有很寬的可視角 ， 并且能夠顯示圖像、數(shù)字、視頻，還能夠通過(guò)紅綠籃三種LED組合成任一顏色系統(tǒng)， 但是不推薦在小顯示屏上顯示視頻。典型應(yīng)用是在商場(chǎng)、高速公路、大型體育場(chǎng)和 白天日照下的舞臺(tái)。我們都知道，由PN結(jié)構(gòu)成的LED需要用直流電源驅(qū)動(dòng)發(fā)出其顏色，改

4、變通過(guò)PN結(jié)上的電流達(dá)到顯示顏色亮度的變化。每個(gè)顯示板上的LED都是被恒流源產(chǎn)生的可控電流單獨(dú)直接控制，雖然一個(gè)LED顏色灰度容易產(chǎn)生，但是大量LED組成的LED顯示屏就需要一個(gè)非常復(fù)雜的控制系統(tǒng)來(lái)控制。本文的目的是實(shí)現(xiàn)這個(gè)基于FPGA的具有高刷新率的全彩LED顯示控制系 統(tǒng)。本文介紹了 LED顯示系統(tǒng)中三基色發(fā)光管同時(shí)產(chǎn)生灰度的工作原理，也描述了基于FPGA的LED顯示系統(tǒng)模型在細(xì)節(jié)上的實(shí)現(xiàn)。2LED顯示面板的工作原理根據(jù)驅(qū)動(dòng)LED的工作原理LED顯示屏有靜態(tài)、虛擬、掃描之分,那么對(duì)應(yīng)的LED顯示控制系統(tǒng)也不同。本文介紹的是適合掃描屏的LED控制系統(tǒng)。目前，許多LED顯示面陣板是利用8*8的

5、LED矩陣塊拼接起來(lái),這有益于PCB 的設(shè)計(jì)和節(jié)省空間，在本文的研究中就是使用這樣的 LED面陣板。如圖1所示,由8塊8*8的矩陣塊組成，三色LED點(diǎn)陣?yán)妹啃械年帢O作為公共端，行的選通是通過(guò)3-8譯碼器驅(qū)動(dòng)NPN三極管來(lái)控制的,并且任一時(shí)刻只有一行被Ri選通;每列有3路輸入信號(hào)Rc、Gc、Bc分別單獨(dú)控制每列的紅、綠、藍(lán) LED，每種顏色有8個(gè)8位移位寄存器（74HC595提供恒流去控制列。為了便于讀圖,在圖中沒(méi)畫(huà)出LED和驅(qū) 動(dòng)芯片間的限流電阻。圖1LED顯示面板驅(qū)動(dòng)模塊圖很明顯，能得到的顏色值僅僅是紅、綠、藍(lán)三種顏色組成的，顏色灰度實(shí)際上是依靠改變顏色亮度值產(chǎn)生的，顏色亮度的控制是通過(guò)驅(qū)

6、動(dòng)LED像素點(diǎn)在一周期內(nèi)總的導(dǎo)通時(shí)間來(lái)決定的。為了產(chǎn)生顏色灰度需要對(duì)LED像素值進(jìn)行重新分配，這需要在控制系統(tǒng)里實(shí)現(xiàn)對(duì)同一位面的數(shù)據(jù)進(jìn)行組合，然后發(fā)送到LED面陣板。3基于可編程邏輯器件的LED顯示控制器圖2LED顯示控制系統(tǒng)結(jié)構(gòu)圖LED顯示屏為了獲得更高的亮度等級(jí)，顯示控制器必須能夠在一個(gè)可接受的周期內(nèi)刷新整個(gè)LED屏，如果這個(gè)不能達(dá)到，閃變效應(yīng)就會(huì)影響觀眾。微處理器和微控 制器在普通的控制方面是很強(qiáng)的芯片，但是它不太適合控制帶合適亮度等級(jí)和高刷 新率的LED顯示屏。所以使用基于可編程邏輯器件的控制器來(lái)帥仁俊:研究所所長(zhǎng)副教授133-術(shù)創(chuàng)新微計(jì)算機(jī)信息（嵌入式與SOC 2009年第25卷第9

7、-2期360元/年郵局訂閱號(hào)：82-946現(xiàn)場(chǎng)總線(xiàn)技術(shù)應(yīng)用200例PLD CPLD FPGA 應(yīng)用實(shí)現(xiàn)是一個(gè)很好的選擇。如圖2所示的結(jié)構(gòu)丄ED顯示控制由器由LEDINTER -FACE、BUFFERUPDATA 和 VIDEORAM 模塊組成。LEDIN -TERFACE 和BUFFERUPDATA兩個(gè)模塊共用一個(gè)SRAM存儲(chǔ)器，它類(lèi)似于一雙通道存儲(chǔ)器。以下幾個(gè)部分詳細(xì)說(shuō)明這幾個(gè)模塊。3.1LEDINTERFACE 模塊圖3LEDINTERFACE模塊的狀態(tài)圖LEDINTERFACE模塊是負(fù)責(zé)控制圖1所示的LED點(diǎn)陣的顏色顯示，如圖3所 示為L(zhǎng)EDINTERFACE模塊的狀態(tài)機(jī)的狀態(tài)圖。它能夠

8、很方便的表現(xiàn)狀態(tài)轉(zhuǎn)換和數(shù) 據(jù)流動(dòng)，最重要的是一個(gè)狀態(tài)圖能夠簡(jiǎn)單的修改成 VHDL程序。從這圖中看出丄EDINTERFACE模塊的初始化狀態(tài)是INIT_SIGNALS,它初始化所有涉及到LED顯示屏上的信號(hào)，然后準(zhǔn)備轉(zhuǎn)換到SET_PIXEL_ADDRESS狀態(tài), 這個(gè)狀態(tài)計(jì)算輸出數(shù)據(jù)緩沖器中的地址 （VIDEORAM的地址,在READ_PIXEL狀態(tài) 讀出數(shù)據(jù)。注意,READ_PIXEL不僅是取數(shù)據(jù)而且決定當(dāng)前的 LED狀態(tài)是否需要去 置位或清除有關(guān)像素?cái)?shù)據(jù)的亮度值和當(dāng)前位面。 READ PIXEL狀態(tài)利用一個(gè)PIXCOLOR表，如表1所示,這個(gè)表存儲(chǔ)的是像素顏色值和亮度的關(guān)聯(lián)數(shù)據(jù)。用作重新得到

9、LED狀態(tài)的參量是像素?cái)?shù)據(jù) DataR、DataG、DataB、Plane在不增加顯示緩沖區(qū)的情況下，把一個(gè)像素的顏色值直接轉(zhuǎn)換成 LED的亮度等級(jí)，不僅是一個(gè)簡(jiǎn)單的方法，而且相比較以前的方法能減少硬件復(fù)雜度和存儲(chǔ)器的使用。表1像素顏色值對(duì)應(yīng)顯示狀態(tài)表F面舉一像素顏色轉(zhuǎn)換的例子，說(shuō)明這個(gè)方法的工作過(guò)程。例如首先位面值是 0'個(gè)點(diǎn)的像素值是是（4,0,2,分別是RED,GREEN,BLUE,在READ_PIXEL期間，這 些像素值同時(shí)從 VIDEORAM 中取出存到DataInRQataInGQataInB,再通過(guò)查表1 可以得到，位面值為0'的LED狀態(tài)（RI,GI,BI即第P

10、IXCOL -ORE第一位（1,0,1;位面值是時(shí)即第二位（1,0,1;位面值 3'即第三位（1,0,0。很顯然,32個(gè)位面值都取完后， 這個(gè)像素點(diǎn)的RGB發(fā)光管在這個(gè)周期的導(dǎo)通時(shí)間分別是4/32,0/32,2/32，實(shí)際上由于LED面板是1/8掃描的,RGB發(fā)光管的導(dǎo)通時(shí)間分別是 4/256,0/256,2/256這個(gè)過(guò)程產(chǎn)生了 LED的不同灰度。一旦R、G、B狀態(tài)定下來(lái)，狀態(tài)機(jī)的下兩個(gè)狀態(tài) AC -TIVE_CLK 和 INACTIVE_CLK 把 RDi、GDi、BDi 里的數(shù)據(jù)移位至U LED 面板上，這些操作被重復(fù)直到當(dāng)前所有 LED數(shù)據(jù)分配完，重復(fù)次數(shù)由一個(gè)計(jì)數(shù)器控制，計(jì)數(shù)

11、器的最大值是LED面板每行的LED數(shù)。當(dāng)一行所有的LED數(shù)據(jù)分配完成后，狀態(tài)機(jī)進(jìn)入OUT_ROW_BUS狀態(tài)，激活LED顯示面板的當(dāng)前行，并更新cROW指向下一行QELAY狀態(tài)是為了能夠在退出更新?tīng)顟B(tài)以前，在掃描延時(shí)的控制下使能行一段周期。多路掃描速率由SCAN_DELAY控制,在更新行期間（cROW=cROW+1,如果cROW小于8,則繼續(xù)回 到SET_PIXEL_ADDRESS狀態(tài)開(kāi)始掃描下一行。另外”如果8行全部掃描完成，它 將進(jìn)到AD -VANCE_PLANE狀態(tài)。從這個(gè)狀態(tài)圖可以看出，顏色位面是32個(gè)總共能夠顯示的顏色是 32*32*32=32768色。3.2BUFFERU PDAT

12、A 模塊BUFFERUPDATA模塊是作視頻源信號(hào)和 VIDEOSRAM 的接口部分。BUFFERUPDATA設(shè)計(jì)了只接收24位RGB數(shù)據(jù)格式的信號(hào)，這種格式的信號(hào)可以很容易的從標(biāo)準(zhǔn)的視頻源信號(hào)轉(zhuǎn)換過(guò)來(lái)，且這種轉(zhuǎn)換模塊需要帶數(shù)據(jù)緩沖區(qū)。除了 24位顏色數(shù)據(jù)總線(xiàn),BUFFERUPDATA模塊還增加了 2個(gè)信號(hào):RDB_FULL和RGB_RD。RGB_FULL是指示RGB視頻源緩沖區(qū)中至少有一個(gè) 像素值可以讀取,BUFFERUPDATA模塊去使能RGB_RD信號(hào)撚后通過(guò)24位數(shù)據(jù) 總線(xiàn)去讀取視頻源緩沖區(qū)中的值。如圖 4所示，用有限狀態(tài)機(jī)來(lái)描述這個(gè)模塊。圖4BUFFERUPDATA模塊狀態(tài)圖從圖4可

13、以看出，這個(gè)BUFFERUPDATA模塊的初始狀態(tài)是IDLE,所有有關(guān)信 號(hào)都在這個(gè)狀態(tài)被初始化，并且檢測(cè)RGB_FULL信號(hào)狀態(tài);從IDLE狀態(tài)到ACF_RD 是通過(guò)RGB-FULL信號(hào)來(lái)激勵(lì)的；在ACT RD和INACT RD狀態(tài)為了得到RGB 數(shù)據(jù)強(qiáng)制BUFFERUPDATA模塊產(chǎn)生RGB -RD信號(hào)。RGB-RD有效的時(shí)間是DELAY的值來(lái)控制的QELAY的值是在ACD-RD狀態(tài)重復(fù)的時(shí)鐘周期數(shù)。接收完數(shù)據(jù)后,BUFFERUPDATA模塊沒(méi)有立即把數(shù)據(jù)存到VIDEORAM中，而 是檢查MemBusy信號(hào)的狀態(tài)，為了保證VIDEORAM模塊可操作，即沒(méi)有被LEDINTERFACE模塊占用

14、;當(dāng) MemBusy信號(hào)無(wú)效時(shí)，BUFFERUPDATA模塊就把得到的RGB數(shù)據(jù)存到相應(yīng)的VIDEORAM地址中，每個(gè)像素值的讀取/存儲(chǔ)過(guò)程的最終 狀態(tài)是回到IDLE狀態(tài)。3.3VIDEORAM模塊的結(jié)構(gòu)前面提到,VIEDORAM模塊是LEDINTERFACE模塊和BUFFERUPDATA模塊和共用模塊。實(shí)際上一個(gè)雙端口 RAM是很容易得到的，這個(gè)模塊可能使用一個(gè)靜態(tài) RAM來(lái)實(shí)現(xiàn)。在FPGA里只需綜合相對(duì)簡(jiǎn)單的SRAM的接口模塊和另外兩個(gè)模塊，這個(gè)接 口模塊即VIDEORAM模塊，事實(shí)上這不是一個(gè)真正的雙端口模塊。如圖 5所示為VIDEORAM內(nèi)部結(jié)構(gòu)圖。很容易看出，這個(gè)模塊由以下幾個(gè)部分組

15、成：一個(gè)2選1 的8位地址選134-郵局訂閱號(hào)：82-946360元/年技術(shù)創(chuàng)新PLD CPLD FPGA 應(yīng)用PLC技術(shù)應(yīng)用200例您的論文得到兩院院士關(guān)注擇器、一個(gè)24位雙向三態(tài)數(shù)據(jù)總線(xiàn)，一個(gè)2選1的Wr信號(hào)選擇器。圖5VIDEORAM 內(nèi)部結(jié)構(gòu)圖4F PGA的功能實(shí)現(xiàn)FPGA內(nèi)部寄存器資源比較豐富，適合做同步時(shí)序電路較多的設(shè)計(jì)。FPGA是選用Xilinx公司的有5萬(wàn)門(mén)的XC2S50,它有1728個(gè)邏輯單元(LC,384個(gè)可配置邏輯快(CLB,32Kbit的塊RAM,176個(gè)可用的I/O 口。以上的幾個(gè)功能模塊都是在 Xilinx的ISE平臺(tái)上實(shí)現(xiàn)的，三個(gè)模塊共消耗62%的資源。5結(jié)束語(yǔ)本

16、文作者的創(chuàng)新點(diǎn)：提出了一種基于FPGA的LED掃描屏控制系統(tǒng)的實(shí)現(xiàn)方案, 通過(guò)硬件和軟件的輔助設(shè)計(jì)，完全實(shí)現(xiàn)了對(duì)LED顯示屏的掃描控制?；?FPGA的硬件設(shè)計(jì)大大降低了電路系統(tǒng)的復(fù)雜性，提高了整個(gè)系統(tǒng)的開(kāi)發(fā)效率。參考文獻(xiàn)1關(guān)積珍，等.2005年我國(guó)LED顯示屏產(chǎn)業(yè)發(fā)展綜述J.激光與紅外,2006,36(12:1089-1092 趙才榮，丁鐵夫，鄭喜鳳等.大屏幕LE顯示控制系統(tǒng)的設(shè)計(jì)J.液晶與顯示,2005,20(6:564-569.3沈樹(shù)群，潘曉軍丄ED大屏幕圖像掃描控制的實(shí)現(xiàn)J.北京郵電大學(xué)學(xué)報(bào),1999,22(1:88-914張建軍，陳鐘榮.基于可編程邏輯器件的L ED顯示屏控制系統(tǒng)設(shè)計(jì)

17、J .液晶與顯示,2006,21(4:398-402.5莊車(chē),白瑞林,劉巍.CPLD在LED網(wǎng)絡(luò)控制器中的應(yīng)用J.微計(jì)算機(jī)信 息,2008,11-2:213-215.王鵬，許志祥.256灰度級(jí)L ED大屏幕視頻控制器J .顯示技術(shù),2000,（8:46-49.7Xili nx In c.,Xili nx's XC2S50FPGA DatasheelOnlineiDOomWWW.XILINX.COM.作者簡(jiǎn)介:帥仁?。?962-,男（漢族，江蘇南京人，南京工業(yè)大學(xué)數(shù)字城市與智能建 筑研究所所長(zhǎng)，副教授,主要從事樓宇智能化的研究；張齊（1983-,男（漢族，安徽樅陽(yáng)人， 南京工業(yè)大學(xué)在讀碩

18、士研究生，研究方向?yàn)榍度胧絃ED顯示技術(shù)。Biogra phy:SHUAI Ren-jun (1962-,Male(han eth nicja ngsu,Nanji ng Un iversity ofTech no logy ,ln stitute of Digital City and In tellige ntArchitecture,S uperin te nden t,Associate Pro fessor,I n -tellectualized Architecture research.（210009南京南京工業(yè)大學(xué)信息科學(xué)與工程學(xué)院帥仁俊張齊（College ofIn form

19、atio n Scie nee and Engin eeri ng,Nanji ng Uni -versity of Tech no logy,Na njing 210009,Chi naSHUAI Ren-jun ZHANG Qi通訊地址:（210009江蘇省南京市新模范馬路5號(hào)南京工業(yè)大學(xué)213號(hào)信箱張齊(收稿日期:2008.11.27修稿日期:2009.02.27（上接第130頁(yè)在目前的設(shè)計(jì)中，一個(gè)FPGA為一個(gè)DSP提供轉(zhuǎn)接橋邏輯,過(guò)于浪費(fèi)FPGA的資 源。在緊接下來(lái)的設(shè)計(jì)中，我們將4片DSP組成一簇接入FPGA,從而提高單板的處 理能力，同時(shí)提高了 FPGA的利用率。本文創(chuàng)新觀點(diǎn)：1

20、利用FPGA為DSP實(shí)現(xiàn)RapidIO接口;2.設(shè)計(jì)并實(shí)現(xiàn)轉(zhuǎn)接邏輯， 將DSP總線(xiàn)轉(zhuǎn)接到Avalon總線(xiàn)。參考文獻(xiàn)1林玲蔣俊，倪明，柴小.RapidIO在多處理器互聯(lián)中的應(yīng)用J.工程應(yīng)用技術(shù)與實(shí)現(xiàn),2006(2:244-2462葛遠(yuǎn)飛，鐘勝,顏露新，張?zhí)煨?ADSP-TS101外部總線(xiàn)接口技術(shù)J.微計(jì)算機(jī)信息,2005,9-2:106-1083 A nalog Devices.ADS P-TS101TigerSHARCR Embedded Pro -cessor,Rev.B 2004.124 Altera.Stratix II GX Device Han dbook,Rev1.42007.2作

21、者簡(jiǎn)介：朱含(1984，男，湖北荊門(mén)人，中國(guó)科學(xué)院聲學(xué)研究所，碩士生主研方向: 信號(hào)處理和嵌入式系統(tǒng)設(shè)計(jì)；岑凡,博士生;邢韜,在職;何國(guó)建，研究員。Biogra phy:ZHU Han (1984-,Male,Hubei Jin gme n,ln stitute of Acoustics,Chi neseAcademy of Scien ces,master stude nt,Ma -jored in Signal P rocess ing and EmbeddedSystem Desig n.(100190北京中國(guó)科學(xué)院聲學(xué)研究所朱含岑凡邢韜何國(guó)建(I nstitute of Acoustic of Chi nese Academy of Scie nce,Beiji ng 100080Chi naZHUHan CEN Fan XING Tao HE Guo-jian通訊地址:(100190北京中國(guó)科學(xué)院聲學(xué)研究所DSP大樓301朱含(收稿日期:2008.11.