數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)教材

1、目錄引言實(shí)驗(yàn)一TTL與非門(mén)的靜態(tài)參數(shù)測(cè)試 4 實(shí)驗(yàn)二組合邏輯電路分析與設(shè)計(jì)8 實(shí)驗(yàn)三利用MSI設(shè)計(jì)組合邏輯電路10 實(shí)驗(yàn)四譯碼顯示電路15 實(shí)驗(yàn)五組合電路中的競(jìng)爭(zhēng)與冒險(xiǎn)20實(shí)驗(yàn)六同步計(jì)數(shù)器的設(shè)計(jì)22實(shí)驗(yàn)七計(jì)數(shù)、譯碼、顯示綜合實(shí)驗(yàn)23實(shí)驗(yàn)八8421碼檢測(cè)電路的設(shè)計(jì)25實(shí)驗(yàn)九555時(shí)基電路及其應(yīng)用28實(shí)驗(yàn)十D-A、A-D轉(zhuǎn)換器34實(shí)驗(yàn)十一三位半直流數(shù)字電壓表40實(shí)驗(yàn)十二智力競(jìng)賽搶答裝置46附錄所用集成電路型號(hào)及外引線排列圖48引 言 數(shù)字電路與邏輯設(shè)計(jì)是一門(mén)實(shí)踐性很強(qiáng)的基礎(chǔ)課，在學(xué)習(xí)中不僅要掌握基本原理和基本方法，更重要的是學(xué)會(huì)靈活應(yīng)用。要真正掌握它，必需經(jīng)過(guò)實(shí)驗(yàn)環(huán)節(jié)。數(shù)字電路與邏輯設(shè)計(jì)是其后續(xù)課

2、程。通過(guò)本課程，可鞏固和擴(kuò)充學(xué)過(guò)的理論知識(shí)，更重要的是，通過(guò)實(shí)驗(yàn)訓(xùn)練，使同學(xué)掌握必要的實(shí)驗(yàn)技能和培養(yǎng)科學(xué)的實(shí)驗(yàn)作風(fēng)。課程要求學(xué)生了解所用儀器的基本原理；熟練使用儀器；熟悉各單元電路的工作原理，各集成器件的邏輯功能和使用方法，從而有效地培養(yǎng)學(xué)生理論聯(lián)系實(shí)際和解決實(shí)際問(wèn)題的能力。實(shí)驗(yàn)內(nèi)容是設(shè)計(jì)、安裝、調(diào)試型的，要求學(xué)生獨(dú)立完成設(shè)計(jì)、安裝、調(diào)整、測(cè)試的全過(guò)程。學(xué)生在 實(shí)驗(yàn)中遇到問(wèn)題，原則由他們自行解決，教師不予具體的幫助，必要時(shí)只給思考或方法上的指導(dǎo)。實(shí)驗(yàn)的基本過(guò)程，應(yīng)包括確定實(shí)驗(yàn)內(nèi)容，選定最佳的實(shí)驗(yàn)方法和實(shí)驗(yàn)線路，擬出較好的實(shí)驗(yàn)步驟，合理選擇儀器設(shè)備和元器件，進(jìn)行連接安裝和調(diào)試，最后寫(xiě)出完整的實(shí)驗(yàn)

3、報(bào)告。在進(jìn)行數(shù)字電路實(shí)驗(yàn)時(shí)，充分掌握和正確利用集成元件及其構(gòu)成的數(shù)字電路獨(dú)有的特點(diǎn)和規(guī)律，可以收到事半功倍的效果，對(duì)于完成每一個(gè)實(shí)驗(yàn)，應(yīng)做好實(shí)驗(yàn)預(yù)習(xí)，實(shí)驗(yàn)記錄和實(shí)驗(yàn)報(bào)告等環(huán)節(jié)。一、實(shí)驗(yàn)預(yù)習(xí)認(rèn)真預(yù)習(xí)是做好實(shí)驗(yàn)的關(guān)鍵，預(yù)習(xí)好壞，不僅關(guān)系到實(shí)驗(yàn)?zāi)芊耥樌M(jìn)行，而且直接影響實(shí)驗(yàn)效果，預(yù)習(xí)應(yīng)按本教材的實(shí)驗(yàn)預(yù)習(xí)要求進(jìn)行，在每次實(shí)驗(yàn)前首先要認(rèn)真復(fù)習(xí)有關(guān)實(shí)驗(yàn)的基本原理，掌握有關(guān)器件使用方法，對(duì)如何著手實(shí)驗(yàn)做到心中有數(shù)，通過(guò)預(yù)習(xí)還應(yīng)做好實(shí)驗(yàn)前的準(zhǔn)備，寫(xiě)出一份預(yù)習(xí)報(bào)告，其內(nèi)容包括：1 繪出設(shè)計(jì)好的實(shí)驗(yàn)電路圖，該圖應(yīng)該是邏輯圖和連線圖的混合，既便于連接線，又反映電路原理，并在圖上標(biāo)出器件型號(hào)、使用的引腳號(hào)及元件數(shù)值，

4、必要時(shí)還須用文字說(shuō)明。2擬定實(shí)驗(yàn)方法和步驟。3擬好記錄實(shí)驗(yàn)數(shù)據(jù)的表格和波形座標(biāo)。4列出元器件單。二、實(shí)驗(yàn)記錄實(shí)驗(yàn)記錄是實(shí)驗(yàn)過(guò)程中獲得的第一手資料，測(cè)試過(guò)程中所測(cè)試的數(shù)據(jù)和波形必須和理論基本一致，所以記錄必須清楚、合理、正確，若不正確，則要現(xiàn)場(chǎng)及時(shí)重復(fù)測(cè)試，找出原因。實(shí)驗(yàn)記錄應(yīng)包括如下內(nèi)容：1 實(shí)驗(yàn)任務(wù)、名稱及內(nèi)容。2 實(shí)驗(yàn)數(shù)據(jù)和波形以及實(shí)驗(yàn)中出現(xiàn)的現(xiàn)象，從記錄中應(yīng)能初步判斷實(shí)驗(yàn)的正確性。3 記錄波形時(shí)，應(yīng)注意輸入、輸出波形的時(shí)間相位關(guān)系，在座標(biāo)中上下對(duì)齊。4 實(shí)驗(yàn)中實(shí)際使用的儀器型號(hào)和編號(hào)以及元器件使用情況。三、實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)報(bào)告是培養(yǎng)學(xué)生科學(xué)實(shí)驗(yàn)的總結(jié)能力和分析思維能力的有效手段，也是一項(xiàng)重要

5、的基本功訓(xùn)練，它能很好地鞏固實(shí)驗(yàn)成果，加深對(duì)基本理論的認(rèn)識(shí)和理解，從而進(jìn)一步擴(kuò)大知識(shí)面。實(shí)驗(yàn)報(bào)告是一份技術(shù)總結(jié)，要求文字簡(jiǎn)潔，內(nèi)容清楚，圖表工整。報(bào)告內(nèi)容應(yīng)包括實(shí)驗(yàn)?zāi)康?、?shí)驗(yàn)內(nèi)容和結(jié)果、實(shí)驗(yàn)使用儀器和元器件以及分析討論等，其中實(shí)驗(yàn)內(nèi)容和結(jié)果是報(bào)告的主要部分，它應(yīng)包括實(shí)際完成的全部實(shí)驗(yàn)，并且要按實(shí)驗(yàn)任務(wù)逐個(gè)書(shū)寫(xiě)，每個(gè)實(shí)驗(yàn)任務(wù)應(yīng)有如下內(nèi)容：1.實(shí)驗(yàn)課題的方框圖、邏輯圖（或測(cè)試電路）、狀態(tài)圖，真值表以及文字說(shuō)明等，對(duì)于設(shè)計(jì)性課題，還應(yīng)有整個(gè)設(shè)計(jì)過(guò)程和關(guān)鍵的設(shè)計(jì)技巧說(shuō)明。2.實(shí)驗(yàn)記錄和經(jīng)過(guò)整理的數(shù)據(jù)、表格、曲線和波形圖，其中表格、曲線和波形圖應(yīng)充分利用專用實(shí)驗(yàn)報(bào)告簡(jiǎn)易座標(biāo)格，并且三角板、曲線板等工具描

6、繪，力求畫(huà)得準(zhǔn)確，不得隨手示意畫(huà)出。3.實(shí)驗(yàn)結(jié)果分析、討論及結(jié)論，對(duì)討論的范圍，沒(méi)有嚴(yán)格要求，一般應(yīng)對(duì)重要的實(shí)驗(yàn)現(xiàn)象，結(jié)論加以討論，以使進(jìn)一步加深理解，此外，對(duì)實(shí)驗(yàn)中的異?，F(xiàn)象，可作一些簡(jiǎn)要說(shuō)明，實(shí)驗(yàn)中有何收獲，可談一些心得體會(huì)。實(shí)驗(yàn)一 TTL與非門(mén)的靜態(tài)參數(shù)測(cè)試一、實(shí)驗(yàn)?zāi)康?.掌握TTL與非門(mén)電路主要參數(shù)和電壓傳輸特性的測(cè)試方法。2.熟悉數(shù)字電路實(shí)驗(yàn)箱、數(shù)字萬(wàn)用表的使用。二、實(shí)驗(yàn)儀器及器件1.數(shù)字電路實(shí)驗(yàn)箱、萬(wàn)用表、示波器。3.器件：74LS00X 2、電阻：200X1三、實(shí)驗(yàn)預(yù)習(xí)復(fù)習(xí)TTL與非門(mén)的邏輯功能、主要參數(shù)和電壓傳輸特性。四實(shí)驗(yàn)原理TTL與非門(mén)電路是目前較為普遍的一種集成門(mén)電路。本

7、實(shí)驗(yàn)采用四2輸入與非門(mén)74LS00，即在一塊集成塊內(nèi)含有四個(gè)互相獨(dú)立的與非門(mén),每個(gè)與非門(mén)有2個(gè)輸入端。其電路圖、邏輯符號(hào)及引腳排列如圖（一）(a)、(b)所示。(b) 74LS001234567141312111098VCC 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND&&&& R(a) 圖（一）對(duì)于使用集成電路者來(lái)說(shuō)，所關(guān)心的是集成門(mén)電路從導(dǎo)通到截止所需要的轉(zhuǎn)換條件其所表現(xiàn)出來(lái)的轉(zhuǎn)換特性，諸如開(kāi)門(mén)電平、輸出高電平、輸出低電平等這樣一些靜態(tài)參數(shù)，以及諸如平均傳輸延遲時(shí)間一類動(dòng)態(tài)參數(shù)的測(cè)量，與非門(mén)電路的轉(zhuǎn)換特性（電壓傳輸特性）曲線，

8、它表示輸入由低電平變到高電平時(shí)輸出電平的相應(yīng)變化，所有這些都是選擇和設(shè)計(jì)電路所必須了解的。五實(shí)驗(yàn)內(nèi)容1、低電平輸出電源電流ICCL和高電平輸出電源電流ICCH及靜態(tài)平均功耗： 與非門(mén)處于不同的工作狀態(tài)，電源提供的電流是不同的。 ICCL：指所有輸入端懸空，輸出端空載時(shí)，電源提供器件的電流。也稱空載導(dǎo)通電流。測(cè)試電路如圖（二）（a）所示。 ICCH：指輸出端空載，每個(gè)門(mén)各有一個(gè)以上的輸入端接地，其余輸入端空，電源提供器件的電流。也稱空載截止電流。測(cè)試電路如圖（二）（b）所示。：為電路空載導(dǎo)通功耗POn和空載截止功耗POff的平均值。其值為：74LS001234567141312111098mAV

9、CC(+5V)(a)+-ICCL74LS001234567141312111098mAVCC(+5V)(b)+-ICCH （通常POnPOff） 圖（二）2、輸入短路電流IIS和輸入漏電流IIH： IIS（或IIL）：指被測(cè)輸入端接地，其余輸入端和輸出端懸空時(shí)，由被測(cè)輸入端流出的電流。也稱低電平輸入電流。在由多級(jí)門(mén)構(gòu)成的電路中，IIS相當(dāng)干前級(jí)門(mén)輸出低電平時(shí)，后級(jí)向前級(jí)門(mén)灌入的電流。因此，IIS關(guān)系到前級(jí)門(mén)的灌電流負(fù)載能力，IIS越小，前級(jí)門(mén)帶負(fù)載的個(gè)數(shù)就越多。測(cè)試電路如圖（三）（a）所示。 IIH：指被測(cè)輸入端接高電平，其余輸入端接地，輸出端懸空時(shí)，流入被測(cè)輸入端的電流。也稱高電平輸入電流。

10、在由多級(jí)門(mén)構(gòu)成的電路中，它相當(dāng)于前級(jí)門(mén)輸出高電平時(shí)，前級(jí)門(mén)的拉電流負(fù)載。IIH的大小關(guān)系到前級(jí)門(mén)的拉電流負(fù)載能力，IIH越小，前級(jí)門(mén)電路帶負(fù)載的個(gè)數(shù)就越多。實(shí)際上，因IIH較小，難以測(cè)量，一般免測(cè)試此項(xiàng)。測(cè)試電路如圖（三）（b）所示。AVCC(+5V)（b）+-IIHmAVCC(+5V)（a）+-IIS圖（三）（3）輸出高電平UOH及關(guān)門(mén)電平Uoff 測(cè)量電路如圖（四）（a）所示。先調(diào)W，使輸入電壓為0V這時(shí)輸出電壓即為UOH。然后漸漸增大輸入電壓，當(dāng)輸出電壓下降90%UOH時(shí)，測(cè)得輸入電壓即為關(guān)門(mén)電平Uoff。（4）輸出低電平UOL及開(kāi)門(mén)電平Uon 測(cè)量電路如圖（四）（b）所示。先調(diào)W，使輸

11、入電壓為高電平，測(cè)得的輸出電壓即為UOL。然后漸漸減小輸入電壓，測(cè)得使輸出電壓維持在UOL的最低輸入電平，即為開(kāi)門(mén)電平Uon。5V&10KRLW1K+U-V5V&560RLW1K+U-V圖（四）（b）（a）2、測(cè)試TTL與非門(mén)的電壓傳輸特性：圖（四）（b）去掉RL即為測(cè)量電路。調(diào)W，使輸入電壓由小到大，用萬(wàn)用表對(duì)應(yīng)地測(cè)出輸入電壓和輸出電壓，并一一記錄在表（一）中。表（一 ）只作參考，測(cè)量時(shí)，對(duì)VOff和VON的附近，輸入電壓的變化可取小一些。即測(cè)量點(diǎn)取密一些。表（一）ui(V)00.20.40.60.811.522.533.54uo(V)3、平均傳輸延遲時(shí)間tpdtpd是衡量門(mén)

12、電路開(kāi)關(guān)速度的參數(shù)，它是指輸出波形邊沿的0.5Vm至輸入波形對(duì)應(yīng)邊沿0.5Vm點(diǎn)的時(shí)間間隔，如圖（五）（a）所示。圖（五）(a)中的tpdL為導(dǎo)通延遲時(shí)間，tpdH為截止延遲時(shí)間，平均傳輸延遲時(shí)間為： 至示波器(a) 傳輸延遲特性 (b) tpd的測(cè)試電路圖（五）tpd的測(cè)試電路如圖（五）(b)所示，由于TTL門(mén)電路的延遲時(shí)間較小，直接測(cè)量時(shí)對(duì)信號(hào)發(fā)生器和示波器的性能要求較高，故實(shí)驗(yàn)采用測(cè)量由奇數(shù)個(gè)與非門(mén)組成的環(huán)形振蕩器的振蕩周期T來(lái)求得。 其工作原理是：假設(shè)電路在接通電源后某一瞬間，電路中的A點(diǎn)為邏輯“1”，經(jīng)過(guò)三級(jí)門(mén)的延遲后，使A點(diǎn)由原來(lái)的邏輯“1”變?yōu)檫壿嫛?”；再經(jīng)過(guò)三級(jí)門(mén)的延遲后，A

13、點(diǎn)電平又重新回到邏輯“1”。電路中其它各點(diǎn)電平也跟隨變化。說(shuō)明使A點(diǎn)發(fā)生一個(gè)周期的振蕩，必須經(jīng)過(guò)6 級(jí)門(mén)的延遲時(shí)間。因此平均傳輸延遲時(shí)間為 TTL電路的tpd一般在10nS40nS之間。由于所用的74LS00四輸入與非門(mén)的tpd很短，要用7個(gè)與非門(mén)連成環(huán)形震蕩器，以便測(cè)量其周期T。六實(shí)驗(yàn)報(bào)告：1.畫(huà)出所有測(cè)試電路，記錄、整理實(shí)驗(yàn)數(shù)據(jù)，并對(duì)結(jié)果進(jìn)行分析。 2.畫(huà)出實(shí)測(cè)的電壓傳輸特性曲線，并從中讀出各有關(guān)參數(shù)值。實(shí)驗(yàn)二 組合邏輯電路分析與設(shè)計(jì)一實(shí)驗(yàn)?zāi)康模?.掌握組合邏輯電路的分析方法，并驗(yàn)證其邏輯功能。2.掌握組合邏輯電路的設(shè)計(jì)方法,并能用最少的邏輯門(mén)實(shí)現(xiàn)之。3.熟悉示波器的使用。二實(shí)驗(yàn)儀器及器件

14、：1.數(shù)字電路實(shí)驗(yàn)箱、數(shù)字萬(wàn)用表、示波器。2.器件：四2輸入與非門(mén)X2, 四2輸入異或門(mén)74LS86X1,可預(yù)置二-八-十六進(jìn)制計(jì)數(shù)器74LS197X1。三實(shí)驗(yàn)預(yù)習(xí)：1.復(fù)習(xí)組合邏輯電路的分析方法。對(duì)實(shí)驗(yàn)中所選的組合電路寫(xiě)出函數(shù)式。2.復(fù)習(xí)組合邏輯電路的設(shè)計(jì)方法。對(duì)實(shí)驗(yàn)中要求設(shè)計(jì)的電路，列出真值表，寫(xiě)出函數(shù)式，畫(huà)出邏輯圖，并在圖上標(biāo)明集成塊引腳號(hào)。四實(shí)驗(yàn)原理：1.組合邏輯電路的分析：對(duì)已給定的組合邏輯電路分析其邏輯功能。步驟：（1）由給定的組合邏輯電路寫(xiě)函數(shù)式； （2）對(duì)函數(shù)式進(jìn)行化簡(jiǎn)或變換； （3）根據(jù)最簡(jiǎn)式列真值表； （4）確認(rèn)邏輯功能。2.組合邏輯電路的設(shè)計(jì)：就是按照具體邏輯命題設(shè)計(jì)出最

15、簡(jiǎn)單的組合電路。 步驟：（1）根據(jù)給定事件的因果關(guān)系列出真值表；（2）由真值表寫(xiě)函數(shù)式；（3）對(duì)函數(shù)式進(jìn)行化簡(jiǎn)或變換；（4）畫(huà)出邏輯圖，并測(cè)試邏輯功能。 掌握了上述的分析方法和設(shè)計(jì)方法，即可對(duì)一般電路進(jìn)行分析、設(shè)計(jì)，從而可以正確地使用被分析的電路以及設(shè)計(jì)出能滿足邏輯功能和技術(shù)指標(biāo)要求的電路。五實(shí)驗(yàn)內(nèi)容：1.設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，輸入為4位二進(jìn)制代碼輸出為4位循環(huán)碼。表（一）循環(huán)碼表循環(huán)碼見(jiàn)表（一）所示。G3G2G1G000000001001100100110011101010100110011011111111010101011100110002.用邏輯開(kāi)關(guān)模擬二進(jìn)制代碼輸入，并把輸出接“0-

16、1”顯示器檢查電路，看電路是否正常工作。3.用集成異步下降沿觸發(fā)的異步計(jì)數(shù)器74LS197構(gòu)成十六進(jìn)制計(jì)數(shù)器作為代碼轉(zhuǎn)換電路的輸入信號(hào)源。74LS197的CPA作為時(shí)鐘輸入，QA與CPB連接，則QD、QC、QB和QA就是十六進(jìn)制計(jì)數(shù)器的輸出。將QD、QC、QB和QA接“0-1”顯示器，CPA接手動(dòng)單步脈沖。十六進(jìn)制計(jì)數(shù)器工作正常后，將QD、QC、QB和QA連接到代碼轉(zhuǎn)換得輸入端，作為二進(jìn)制代碼輸入。檢查電路工作是否正常工作。有關(guān)74LS197的資料參閱附錄。 4.用10KHz的方波作為計(jì)數(shù)器的脈沖，用示波器觀察并記錄CP、 QD、QC、QB、QA 和G3、G2、G1、G0的波形。注意電壓波形圖

17、之間的相位關(guān)系。Y=F1AB.F2AB.F3AB.F4AB 5.組合電路的分析。多功能發(fā)生電路的邏輯表達(dá)為：F4F3F2F1取不同組合，則可得到以A、B為輸入變量的各種邏輯函數(shù)。F4F3F2F1Y0000Y0=10001Y1=0010Y2=0011Y3=0100Y4=0101Y5=0110Y6=0111Y7=1000Y8=1001Y9=1010Y10=1011Y11=1100Y12=1101Y13=1110Y14=1111Y15=表（二）多功能發(fā)生電路函數(shù)表 表（三）各函數(shù)真值表ABY0Y1Y2Y3Y4Y5Y1500011011六實(shí)驗(yàn)報(bào)告：1.寫(xiě)出詳細(xì)的設(shè)計(jì)過(guò)程。畫(huà)出邏輯圖。2.按實(shí)驗(yàn)內(nèi)容描述

18、實(shí)驗(yàn)過(guò)程，分析實(shí)驗(yàn)中出現(xiàn)的問(wèn)題。3.總結(jié)組合邏輯電路分析與設(shè)計(jì)體會(huì)。實(shí)驗(yàn)三 利用MSI設(shè)計(jì)組合邏輯電路 一實(shí)驗(yàn)?zāi)康模?1.熟悉編碼器、譯碼器、數(shù)據(jù)選擇器等組合邏輯功能模塊的功能與使用方法。2.掌握用MSI設(shè)計(jì)的組合邏輯電路的方法。二實(shí)驗(yàn)儀器及器件：1.數(shù)字電路實(shí)驗(yàn)箱、數(shù)字萬(wàn)用表、示波器。2.器件：四2輸入與非門(mén)X2,可預(yù)置二-八-十六進(jìn)制計(jì)數(shù)器74LS197X1。三實(shí)驗(yàn)預(yù)習(xí)：1.復(fù)習(xí)常用組合邏輯電路工作原理和設(shè)計(jì)方法，及與之相應(yīng)的MSI功能表及其使用方法。2.復(fù)習(xí)采用中規(guī)模集成電路實(shí)現(xiàn)組合邏輯電路的方法如使用譯碼器和數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路。四實(shí)驗(yàn)原理：中規(guī)模的器件，如譯碼器、數(shù)據(jù)選擇器等，

19、它們本身是為實(shí)現(xiàn)某種邏輯功能而設(shè)計(jì)的，但由于它們的一些特點(diǎn)，我們也可以用它們來(lái)實(shí)現(xiàn)任意邏輯函數(shù)。1 用譯碼器現(xiàn)實(shí)組合邏輯電路譯碼器是將每個(gè)輸入的二進(jìn)制代碼譯成對(duì)應(yīng)的輸出高，低電平信號(hào)。如圖（一）為3線-8線譯碼器。當(dāng)附加控制門(mén)Gs的輸出為高電平（S=1）時(shí)，可由邏圖寫(xiě)出。Y0= A2A1A0=m0Y1= A2A1A0=m1Y2= A2A1A0=m2Y3= A2A1A0=m3Y4= A2A1A0=m4Y5= A2A1A0=m5Y6= A2A1A0=m6Y7= A2A1A0=m7圖（一）3線-8線譯碼器74LS138從上式可看出。Y0-Y7同時(shí)又是A2、A1、A0這三個(gè)變量的全部最小項(xiàng)的譯碼輸出。

20、所以這種譯碼器也叫最小項(xiàng)譯碼器。如果將A2、A1、A0當(dāng)作邏輯函數(shù)的輸入變量，則可利用附加的門(mén)電路將這些最小項(xiàng)適當(dāng)?shù)慕M合起來(lái)，便可產(chǎn)生任何形式的三變量組合邏輯函數(shù)。 例如用3線-8線譯碼器74LS138實(shí)現(xiàn)全加器。列出真值表如表（一）所示。A、B是加數(shù)與被加數(shù)，Cn是低位向本位的進(jìn)位，S為本位和，Cn+1位是本位向高位的進(jìn)位。由真值表可得全加器的最小項(xiàng)之和表達(dá)式。=m1.m2.m4.m7=m3.m5.m6.m7S=ABCn+ABCn+ABCn+ABCnCn+1=ABCn+ABCn+ABCn+ABCn 令74LS138的輸入A2=A，A1=B，A0=Cn，在其輸出端附加兩個(gè)與非門(mén)，按上述全加器的

21、邏輯函數(shù)表達(dá)式連接。即可實(shí)現(xiàn)全加器功能。如圖（二）所示。表（一）全加器真值表ABCn1A0&&SCn+1ABCnSCn+10000000110010100110110010101001100011111圖（二）74LS138實(shí)現(xiàn)全加器邏輯圖2.用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路 數(shù)據(jù)選擇器的功能是從一組輸入數(shù)據(jù)中選出某一個(gè)信號(hào)輸出?；蚍Q為多路開(kāi)關(guān)。如圖（三）為雙四選一數(shù)據(jù)選擇器74LS153邏輯圖。Y1和Y2為兩個(gè)獨(dú)立的輸出端，S1和S1為附加控制端用于控制電路工作狀態(tài)和擴(kuò)展功能。A1、A0為地址輸入端。D10、D11、D12、D13或D20、D21、D22、D23為數(shù)據(jù)輸入端。通過(guò)

22、選定不同的地址代碼即可從4個(gè)數(shù)據(jù)輸入端選出要的一個(gè)，并送到輸出端Y。輸出邏輯式可寫(xiě)成Y1=A1A0.D10+A1A0.D11+A1A0.D12+A1A0.D13.S1其簡(jiǎn)化真值表如表（二）所示。S1A1A0Y11XX0000D10001D11010D12011D13表（二）74LS153的真值表 圖（三）雙4 選1數(shù)據(jù)選擇器74LS153從上述可知，如果將A1、A0作為兩個(gè)輸入變量，同時(shí)令D10、D11、D12、D13為第三個(gè)輸入變量的適當(dāng)狀態(tài)（包括原變量、反變量、0和1），就可以在數(shù)據(jù)選擇器的輸出端產(chǎn)生任何形式的三變量組合邏輯電路。 例如用雙4選1數(shù)據(jù)選擇器實(shí)現(xiàn)二進(jìn)制全減器，全減器的真值表如

23、表（三）其中A和B為減數(shù)與被減數(shù)，Bn為低位向本位的借位，D為本位差，Bn-1為向高位的借位。由真值表可寫(xiě)出全減器的最小項(xiàng)表達(dá)式。D=ABBn+ABBn+ABBn+ABBnBn-1=ABBn+ABBn+ABBn+ABBn設(shè)A、B為數(shù)據(jù)選擇器的地址端即A1=A，A0=B，將D和Bn-1轉(zhuǎn)換成數(shù)據(jù)選擇器邏輯函數(shù)形式。D=AB.Bn+AB.Bn+AB.Bn+AB.BnBn-1=AB.Bn+AB.1+AB.0+AB.Bn將上式與數(shù)據(jù)選器邏輯函數(shù)比較可得：D10=Bn，D11=Bn，D12=Bn，D13=BnD20=Bn，D21=1，D22=0，D23=Bn可得二進(jìn)制全減器邏輯圖如圖（四）所示。 表（三

24、）全減器真值表ABBnDY1 Y2A1 A0 D10 D11 D12 D13 D20 D21 D22 D231A1BDBn-1圖（四）全減器邏輯圖74LS153BnBn-10000000111010110110110010101001100011111五實(shí)驗(yàn)內(nèi)容：1、用八選一數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)函數(shù)發(fā)生器電路它的功能如表（四）所示。待靜態(tài)測(cè)試檢查電路工作正常后，進(jìn)行動(dòng)態(tài)測(cè)試。將74LS197連接成十六進(jìn)制作為電路的輸入信號(hào)源，用示波器觀察并記錄CP、S1、S0、A、B、Y的波形。表（四）函數(shù)發(fā)生器功能表S1S0Y00110101ABA+BABA2、數(shù)據(jù)分配器與數(shù)據(jù)選擇器功能相反。它是將一路信號(hào)送

25、到地址選擇信號(hào)指定的輸出。如輸入為D，地址信號(hào)為A、B、C，可將D按地址分配到八路輸出F0、F1、F2、F3、F4、F5、F6、F7。其真值表如表（五）所示。試用3線-8線譯碼器74LS138實(shí)現(xiàn)該電路。將74LS197連接成八進(jìn)制作為電路的輸入信號(hào)源，將QDQCQB分別與A、B、C連接，D接模擬開(kāi)關(guān)，靜態(tài)檢測(cè)正確后，用示波器觀察并記錄D=1時(shí)，CP、A、B、C及F0F7的波形。(提示：將74LS138附加控制端S1作為數(shù)據(jù)輸入端，同時(shí)令S2=S3=0，A2A1A0作為地址輸入端，即可將S1送來(lái)的數(shù)據(jù)只能通過(guò)A2A1A0所指定的一根輸出線送出去。)表（五）數(shù)據(jù)分配器真值表A B CF0 F1

26、F2 F3 F4 F5 F6 F70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1D 0 0 0 0 0 0 0 0 D 0 0 0 0 0 00 0 D 0 0 0 0 00 0 0 D 0 0 0 00 0 0 0 D 0 0 00 0 0 0 0 D 0 00 0 0 0 0 0 D 00 0 0 0 0 0 0 D六實(shí)驗(yàn)報(bào)告：1.寫(xiě)出詳細(xì)的設(shè)計(jì)過(guò)程。畫(huà)出邏輯圖。2.按實(shí)驗(yàn)內(nèi)容描述實(shí)驗(yàn)過(guò)程，分析實(shí)驗(yàn)中出現(xiàn)的問(wèn)題。3.總結(jié)組合邏輯電路分析與設(shè)計(jì)體會(huì)。實(shí)驗(yàn)四 譯碼顯示電路一、實(shí)驗(yàn)?zāi)康?、掌握中規(guī)模集成譯碼器的邏輯功能和使用方法2、熟悉數(shù)碼管的使用二、實(shí)驗(yàn)儀器及

27、器件1、數(shù)字電路實(shí)驗(yàn)箱、數(shù)字萬(wàn)用表、示波器。2、器件：74LS48X1, 74LS194X1,74LS73X1，74LS00X1。三、實(shí)驗(yàn)預(yù)習(xí) 1、復(fù)習(xí)有關(guān)譯碼顯示原理。 2、根據(jù)實(shí)驗(yàn)任務(wù)，畫(huà)出所需的實(shí)驗(yàn)線路及記錄表格。四、實(shí)驗(yàn)原理 1、數(shù)碼顯示譯碼器 （1）七段發(fā)光二極管(LED)數(shù)碼管 LED數(shù)碼管是目前最常用的數(shù)字顯示器，圖（一）(a)、(b)為共陰管和共陽(yáng)管的電路，(c)為兩種不同出線形式的引出腳功能圖。一個(gè)LED數(shù)碼管可用來(lái)顯示一位09十進(jìn)制數(shù)和一個(gè)小數(shù)點(diǎn)。小型數(shù)碼管（0.5寸和0.36寸）每段發(fā)光二極管的正向壓降，隨顯示光（通常為紅、綠、黃、橙色）的顏色不同略有差別，通常約為22.

28、5V，每個(gè)發(fā)光二極管的點(diǎn)亮電流在510mA。LED數(shù)碼管要顯示BCD碼所表示的十進(jìn)制數(shù)字就需要有一個(gè)專門(mén)的譯碼器，該譯碼器不但要完成譯碼功能，還要有相當(dāng)?shù)尿?qū)動(dòng)能力。 (a) 共陰連接（“1”電平驅(qū)動(dòng)） (b) 共陽(yáng)連接（“0”電平驅(qū)動(dòng)）(c) 符號(hào)及引腳功能圖（一）LED數(shù)碼管（2）BCD碼七段譯碼驅(qū)動(dòng)器 此類譯碼器型號(hào)有74LS47（共陽(yáng)），74LS48（共陰），CC4511（共陰）等，本實(shí)驗(yàn)系采用74LS48 BCD碼鎖存七段譯碼驅(qū)動(dòng)器。驅(qū)動(dòng)共陰極LED數(shù)碼管。圖（二）為74LS48引腳排列。其中 A、B、C、D BCD碼輸入端 a、b、c、d、e、f、g 譯碼輸出端，輸出“1”有效，用來(lái)

29、驅(qū)動(dòng)共陰極LED數(shù)碼管。 燈 測(cè)試輸入端，“0”時(shí)，譯碼輸出全為“1” 滅 零 輸入端，“0”時(shí)，不顯示多余的零。圖（二）74LS48引腳排列 作為輸入使用時(shí)，滅燈輸入控制端；作為輸出端使用時(shí)滅零輸出端。2、掃描式顯示 對(duì)多位數(shù)字顯示采用掃描式顯示可以節(jié)電，這一點(diǎn)在某些場(chǎng)合很重要。對(duì)于某些系統(tǒng)輸出的的數(shù)據(jù)，應(yīng)用掃描式譯碼顯示，可使電路大為簡(jiǎn)化。有些系統(tǒng)，比如計(jì)算機(jī)，某些A/D轉(zhuǎn)換器，是以這樣的形式輸出數(shù)據(jù)的：由選通信號(hào)控制多路開(kāi)關(guān)，先后送出（由高位到低位或由低位到高位）一位十進(jìn)制的BCD碼,如圖（三）所示。圖中的Ds稱為選通信號(hào)，并假定系統(tǒng)按先高位后低位的順序送出數(shù)據(jù)，當(dāng)Ds1高電平送出千位數(shù)

30、，Ds2高電平送出百位數(shù)，一般Ds的高電平相鄰之間有一定的間隔，選通信號(hào)可用節(jié)拍發(fā)生器產(chǎn)生。 如圖（四）所示，為這種系統(tǒng)的譯碼掃描顯示的原理圖。圖中各片LED（共陰）的發(fā)光段并連接至譯碼器的相應(yīng)端，把數(shù)據(jù)輸入的相應(yīng)權(quán)端與系統(tǒng)輸出端相連，把各位選通端反向后接相應(yīng)LED的公共端。f（A）使數(shù)據(jù)輸入是偽碼（8421BCD中的1010-1111）時(shí)使f（A）=0，偽碼滅燈。接譯碼器的滅燈IB端，使不顯示偽碼。Ds2Ds3Ds4Ds1(百位)(千位)(十位)(個(gè)位)圖（三）IBYa Yb Yc Yd Ye Yf Yg 74LS48 A3 A2 A1 A0 f(A)abcdefgAi圖（四）ccccccc

31、cDs2Ds1Ds3Ds43、四節(jié)拍發(fā)生器1DSR Q0 Q1 Q2 Q3 S1 S0CP D0 D1 D2 D3 CrQ K CP Q J 1CP74LS194R1Cr圖（五）74LS19412345678161514131211109VCC Q0 Q1 Q2 Q3 CP S1 S0 DSR D0 D1 D2 D3 DSL GND圖（六）11 掃描顯示要求數(shù)碼管按先后順序顯示。這就要求如圖（三）所示的選通信號(hào)。通常該類型的信號(hào)稱為節(jié)拍信號(hào)。使用如果使用的數(shù)碼管共陰極，則選通信號(hào)是圖（三）信號(hào)的反相。如圖（五）所示就是這種節(jié)拍信號(hào)發(fā)生器。圖中74LS194為移位寄存器。它具有左移、右移，并行送

32、數(shù)、保持及清除等五項(xiàng)功能。其引腳圖如圖（六）所示。其中Cr為清除端，CP為時(shí)鐘輸入端，S0、S1為狀態(tài)控制端，DSR為右移數(shù)據(jù)串行輸入端，DSL為左移數(shù)據(jù)輸入端，D0、D1、D2、D3位并行數(shù)據(jù)輸入端，Q0、Q1、Q2、Q3為數(shù)據(jù)輸出端。其功能表如表（二）所示。 節(jié)拍發(fā)生器工作開(kāi)始時(shí)，必須首先進(jìn)行清零。當(dāng)Cr負(fù)脈沖過(guò)后Q0、Q1、Q2、Q3全為零。JK觸發(fā)器Q=1，因而S1=S0=1，實(shí)現(xiàn)并行送數(shù)。 當(dāng)?shù)谝粋€(gè)脈沖的上升沿到達(dá)后，置入0111，CP下降沿到達(dá)后Q=0，即S1=0，S0=1，實(shí)現(xiàn)右移功能。在CP作用下輸出依次為1011，1101，1110，第四個(gè)CP下降沿到達(dá)后又使Q=1，實(shí)現(xiàn)第二

33、個(gè)循環(huán)。五實(shí)驗(yàn)內(nèi)容 1、按表（二）測(cè)試74LS194。 2、按圖（五）實(shí)現(xiàn)四節(jié)拍順序脈沖發(fā)生器。 3、按圖（四）實(shí)現(xiàn)四位掃描譯碼顯示電路。采用內(nèi)容（2）順序脈沖作為Ds信號(hào)。8421BCD碼用邏輯模擬開(kāi)關(guān)輸入。自行設(shè)計(jì)偽碼滅燈電路，使正常輸入BCD碼時(shí)輸出為“1”，偽碼輸入時(shí)滅燈。六、實(shí)驗(yàn)報(bào)告按實(shí)驗(yàn)內(nèi)容寫(xiě)出詳細(xì)的設(shè)計(jì)和實(shí)驗(yàn)過(guò)程。表（二）74LS194功能表CrS1S0工作狀態(tài)01111X0011X0101置零保持右移左移并行送數(shù)實(shí)驗(yàn)五 組合電路中的競(jìng)爭(zhēng)與冒險(xiǎn)一、實(shí)驗(yàn)?zāi)康?、觀察組合電路中的競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象。2、了解消除現(xiàn)象的方法。二、實(shí)驗(yàn)儀器及器件1、實(shí)驗(yàn)箱、萬(wàn)用表、示波器。2、74LSX3、7

34、4LS20X1、330PF電容X1。三、實(shí)驗(yàn)預(yù)習(xí) 1、復(fù)習(xí)與組合邏輯電路競(jìng)爭(zhēng)與冒險(xiǎn)有關(guān)內(nèi)容。 2、畫(huà)出用74LS00實(shí)現(xiàn)實(shí)驗(yàn)內(nèi)容中F函數(shù)的邏輯圖。 3、寫(xiě)出F的真值表。 4、找出變量B、D變化過(guò)程中產(chǎn)生險(xiǎn)象時(shí)，其他變量的組合。四、實(shí)驗(yàn)原理1、競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其成因?qū)τ诮M合邏輯電路，輸出僅取決于輸入信號(hào)的取值組合，但這僅是指電路的穩(wěn)定解而言，沒(méi)有涉及電路的暫態(tài)過(guò)程。實(shí)際上，在組合邏輯電路中信號(hào)的傳輸可能通過(guò)不同的路徑而匯合到某一門(mén)的輸入端上。由于門(mén)電路的傳輸延遲，各路信號(hào)對(duì)于匯合點(diǎn)會(huì)有一定的時(shí)差。這種現(xiàn)象稱為競(jìng)爭(zhēng)。如果競(jìng)爭(zhēng)現(xiàn)象的存在不會(huì)使電路產(chǎn)生錯(cuò)誤的輸出，則成為非臨界競(jìng)爭(zhēng)；若果使電路的輸出產(chǎn)生了

35、錯(cuò)誤輸出，則稱為臨界競(jìng)爭(zhēng)，通常稱為邏輯冒險(xiǎn)現(xiàn)象。一般說(shuō)來(lái)，在組合邏輯電路中，如果有兩個(gè)或兩個(gè)以上的信號(hào)參差地加到同一門(mén)的輸入端，在門(mén)的輸出端得到穩(wěn)定的輸出之前，可能出現(xiàn)短暫的，不是原設(shè)計(jì)要求的錯(cuò)誤輸出，其形狀是一個(gè)寬度僅為時(shí)差的窄脈沖，通常稱為尖峰脈沖或毛刺。2、檢查競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法在輸入變量每次只有一個(gè)改變狀態(tài)的簡(jiǎn)單情況下，可以通過(guò)邏輯函數(shù)式判斷組合邏輯電路中是否有競(jìng)爭(zhēng)冒險(xiǎn)存在。如果輸出端門(mén)電路的兩個(gè)輸入信號(hào)A和A是輸入變量A經(jīng)過(guò)兩個(gè)不同的傳輸途徑而來(lái)的，那么當(dāng)輸入變量的狀態(tài)發(fā)生突變時(shí)輸出端便有可能產(chǎn)生尖峰脈沖。因此，只要輸出端的邏輯函數(shù)在一定條件下化簡(jiǎn)成Y=A+A 或Y=AA則可判斷存在

36、競(jìng)爭(zhēng)冒險(xiǎn)。3、消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法（1）接入濾波電路 在輸出端并接入一個(gè)很小的濾波電容Cf，足可把尖峰脈沖的幅度削弱至門(mén)電路的閾值電壓以下。（2）引入選通脈沖。 對(duì)輸出引進(jìn)選通脈沖，避開(kāi)現(xiàn)象。（3）修改邏輯設(shè)計(jì)。在邏輯函數(shù)化簡(jiǎn)選擇乘積項(xiàng)時(shí)，按照判斷組合電路是否存在競(jìng)爭(zhēng)冒險(xiǎn)的方法，選擇使邏輯函數(shù)不會(huì)使邏輯函數(shù)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的乘積項(xiàng)。也可采用增加冗余項(xiàng)方法。 選擇消除險(xiǎn)象的方法應(yīng)根據(jù)具體情況而定。 組合邏輯電路的險(xiǎn)象是一個(gè)重要的實(shí)際問(wèn)題。當(dāng)設(shè)計(jì)出一個(gè)組合電路，安裝后應(yīng)首先進(jìn)行靜態(tài)測(cè)試，也就是用邏輯開(kāi)關(guān)按真值表依次改變輸入量，驗(yàn)證其邏輯功能。然后再進(jìn)行動(dòng)態(tài)測(cè)試，觀察是否存在冒險(xiǎn)。如果電路存在險(xiǎn)象，但

37、不影響下一級(jí)電路的正常工作，就不必采取消除險(xiǎn)象的措施；如果影響下一級(jí)電路的正常工作，就要分析險(xiǎn)象的原因，然后根據(jù)不同的情況采取措施加以消除。五、實(shí)驗(yàn)內(nèi)容實(shí)現(xiàn)函數(shù) F=AB+BCD+ACD,并假定，輸入只有原變量即無(wú)反變量輸入。 1、畫(huà)出邏輯圖，使易于觀察電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。 2、列出真值表。 3、靜態(tài)側(cè)試，即按真值表驗(yàn)證其邏輯功能。 4、觀察變量A變化過(guò)程中的險(xiǎn)象：即取B=C=D=1，得F=A+A，A改接函數(shù)發(fā)生器的連續(xù)脈沖源，使工作頻率盡可能高。觀察是否出現(xiàn)現(xiàn)象，如有，請(qǐng)測(cè)出毛刺的幅度和寬度（中值寬度）。5、使F再經(jīng)過(guò)一級(jí)反相器，檢查險(xiǎn)象是否影響下一級(jí)電路的正常工作？6、在F端并接一只330

38、PF電容，還會(huì)影響下一級(jí)電路的正常工作嗎？7、分別觀察變量B、D變化過(guò)程中產(chǎn)生的險(xiǎn)象。8、用加冗余項(xiàng)法消除A變化過(guò)程中產(chǎn)生的險(xiǎn)象。 此時(shí)允許使用74LS20（二4輸入與非門(mén)） 六、實(shí)驗(yàn)報(bào)告1、畫(huà)出邏輯圖,記錄靜態(tài)驗(yàn)證結(jié)果。2、寫(xiě)出實(shí)驗(yàn)觀察冒險(xiǎn)現(xiàn)象的方法、步驟、記錄現(xiàn)象的波形，敘述所采用的消除現(xiàn)象的方法，記錄實(shí)驗(yàn)結(jié)果，并加以總結(jié)。實(shí)驗(yàn)六 同步計(jì)數(shù)器的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康氖煜-K觸發(fā)器的邏輯功能，掌握J(rèn)-K觸發(fā)器構(gòu)成同步計(jì)數(shù)器。二、實(shí)驗(yàn)儀器及器件1、實(shí)驗(yàn)箱、萬(wàn)用表、示波器。2、74LSX3、74LS00X1、74LS08X2、74LS20X1。三、實(shí)驗(yàn)預(yù)習(xí) 1、復(fù)習(xí)時(shí)序邏輯電路設(shè)計(jì)方法。 2、按實(shí)驗(yàn)

39、內(nèi)容設(shè)計(jì)邏輯電路畫(huà)出邏輯圖。四、實(shí)驗(yàn)原理本實(shí)驗(yàn)采用集成J-K觸發(fā)器74LS73構(gòu)成時(shí)序電路，其外引線圖見(jiàn)附錄。其符號(hào)、功能、特性方程和狀態(tài)轉(zhuǎn)換圖見(jiàn)圖（一）。圖（一）主從結(jié)構(gòu)的J-K觸發(fā)器在結(jié)構(gòu)和制造工藝的要求尚還有缺點(diǎn)，使用時(shí)要求的工作條件較嚴(yán)格，負(fù)載能力也往往達(dá)不到理論值。在門(mén)電路中往往認(rèn)為輸入端懸空就相應(yīng)于接了高電平，在短時(shí)間的實(shí)驗(yàn)期間不會(huì)出錯(cuò)。但在J-K觸發(fā)器中，凡是要求接“1”的，一定要接高電平（例如5V），否則會(huì)出現(xiàn)錯(cuò)誤的翻轉(zhuǎn)。觸發(fā)器的兩個(gè)輸出的負(fù)載過(guò)分懸殊，也會(huì)出現(xiàn)誤翻。下面簡(jiǎn)要介紹時(shí)序邏輯電路的設(shè)計(jì)步驟如圖（二）所示。設(shè)計(jì)要求原始狀態(tài)圖最簡(jiǎn)狀態(tài)圖畫(huà)電路圖檢查電路能否自啟動(dòng)選觸發(fā)器

40、，求時(shí)鐘、輸出、狀態(tài)、驅(qū)動(dòng)方程狀態(tài)分配化簡(jiǎn)圖（二）五、實(shí)驗(yàn)內(nèi)容1、使用JK觸發(fā)器和門(mén)電路，設(shè)計(jì)一個(gè)24小時(shí)制的數(shù)字電子計(jì)時(shí)器中的時(shí)為計(jì)數(shù)電路，它的運(yùn)行方式為：00011022232、用JK觸發(fā)器和門(mén)電路設(shè)計(jì)一個(gè)特殊的12進(jìn)制計(jì)數(shù)器，其十進(jìn)制的狀態(tài)轉(zhuǎn)換圖為：010203040506070809101112六、實(shí)驗(yàn)報(bào)告1、寫(xiě)出詳細(xì)的設(shè)計(jì)過(guò)程。2、畫(huà)出CP及各輸出端的波形圖，要畫(huà)好他們之間的相位關(guān)系。3、寫(xiě)出實(shí)驗(yàn)過(guò)程中遇到的問(wèn)題，解決方法和心得體會(huì)。實(shí)驗(yàn)七 計(jì)數(shù)、譯碼、顯示綜合實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、熟悉中規(guī)模集成電路計(jì)數(shù)器的功能及應(yīng)用。2、熟悉中規(guī)模集成電路譯碼器的功能及應(yīng)用。3、熟悉LED數(shù)碼管及顯

41、示電路的工作原理。4、學(xué)會(huì)綜合測(cè)試的方法。二、實(shí)驗(yàn)儀器及設(shè)備1、實(shí)驗(yàn)箱、萬(wàn)用表、示波器。2、74LS160X2、74LS48X2三、實(shí)驗(yàn)原理 對(duì)于計(jì)數(shù)規(guī)模小的計(jì)數(shù)器我們使用集成觸發(fā)器來(lái)設(shè)計(jì)計(jì)數(shù)器，但是如果計(jì)數(shù)器的模數(shù)達(dá)到十六個(gè)以上（如六十進(jìn)制）時(shí)，如果還是用集成觸發(fā)器來(lái)設(shè)計(jì)話，電路就比較復(fù)雜了。在這種情況下，我可以用集成計(jì)數(shù)器來(lái)構(gòu)成任意進(jìn)制計(jì)數(shù)器。利用集成計(jì)數(shù)器的清零端和置數(shù)端實(shí)現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的方法。1、用同步清零端或置數(shù)端置零或置數(shù)構(gòu)成N進(jìn)置計(jì)數(shù)器 用這種方法的實(shí)現(xiàn)步驟如下：（1）寫(xiě)出狀態(tài)SN-1的二進(jìn)制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號(hào)

42、的邏輯表達(dá)式。（3）畫(huà)連線圖。2、用異步清零端或置數(shù)端置零或置數(shù)構(gòu)成N進(jìn)置計(jì)數(shù)器用這種方法的實(shí)現(xiàn)步驟如下：（1）寫(xiě)出狀態(tài)SN的二進(jìn)制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫(huà)連線圖。在集成計(jì)數(shù)器中，清零、置數(shù)均采用同步方式的有74LS163；均采用異步方式的有74LS193、74LS197、74LS192；清零采用異步方式、置數(shù)采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。四、實(shí)驗(yàn)內(nèi)容（簡(jiǎn)單實(shí)驗(yàn)步驟、實(shí)驗(yàn)數(shù)據(jù)及波形）用集成計(jì)數(shù)器74LS160分別

43、組成8421碼十進(jìn)制和六進(jìn)制計(jì)數(shù)器，然后連接成一個(gè)60進(jìn)制計(jì)數(shù)器（6進(jìn)制為高位、10進(jìn)制為低位）。使用實(shí)驗(yàn)箱上的LED譯碼顯示電路顯示（注意高低位順序及最高位的處理）。用函數(shù)發(fā)生器的低頻連續(xù)脈沖（調(diào)節(jié)頻率為1-2HZ）作為計(jì)數(shù)器的計(jì)數(shù)脈沖，通過(guò)數(shù)碼管觀察計(jì)數(shù)、譯碼、顯示電路的功能為正確。五、實(shí)驗(yàn)報(bào)告1、六十進(jìn)制計(jì)數(shù)器的電路連接圖。2、畫(huà)出十進(jìn)制計(jì)數(shù)器和六進(jìn)制計(jì)數(shù)器的Q3、Q2、Q1、Q0及CP的時(shí)序圖。2、簡(jiǎn)要說(shuō)明數(shù)碼管自動(dòng)計(jì)數(shù)顯示的情況：該計(jì)數(shù)器從00遞增加1，直到59后，又回到00狀態(tài)。3、根據(jù)實(shí)驗(yàn)中的體會(huì)，說(shuō)明綜合測(cè)試較復(fù)雜中小規(guī)模數(shù)字集成電路的方法：分單元電路安裝、調(diào)試。附74LS16

44、0四位十進(jìn)制同步計(jì)數(shù)器邏輯功能（同步置數(shù)異步清零）CPLDCrS2S1功 能0xxxxx01x1101101111xx清 零置 數(shù)保 持保 持（但C=0）計(jì) 數(shù)實(shí)驗(yàn)八 8421碼檢測(cè)電路的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、了解檢測(cè)電路的工作原理。2、進(jìn)一步掌握同步時(shí)序電路得設(shè)計(jì)方法。二、實(shí)驗(yàn)儀器及器件1、實(shí)驗(yàn)箱、萬(wàn)用表、示波器。2、74LS73X2、74LS74X1、74LS00X2，74LS20X1。三、實(shí)驗(yàn)要求本實(shí)驗(yàn)要求設(shè)計(jì)一個(gè)8421BCD碼（串行輸入）檢測(cè)電路。此電路是用來(lái)檢測(cè)串行的8421碼傳輸過(guò)程中是否發(fā)生錯(cuò)誤。假定8421BCD碼傳送過(guò)程中是由低位到高位串行輸送，例如十進(jìn)制2（代碼為0010）

45、是按0、1、0、0次序傳送的。如果在傳送過(guò)程中代碼發(fā)生錯(cuò)誤，出現(xiàn)非法數(shù)碼（不在0000到1001之間的代碼），則檢測(cè)電路發(fā)生一脈沖信號(hào)。實(shí)驗(yàn)所用觸發(fā)器為JK觸發(fā)器，要求自己設(shè)計(jì)、自己安裝和測(cè)試。設(shè)計(jì)提示本實(shí)驗(yàn)的設(shè)計(jì)關(guān)鍵是建立原始狀態(tài)圖和狀態(tài)表。根據(jù)要求8421BCD碼是由低位到高位傳送，該電路每四個(gè)碼元檢測(cè)一次，當(dāng)電路收到第四個(gè)碼元時(shí)，若判斷是非法碼，則輸出為1，否則輸出為0?？梢?jiàn)此電路為米里時(shí)序電路。 設(shè)檢測(cè)電路初始狀態(tài)為S0，當(dāng)電路接收第一個(gè)碼元后，根據(jù)輸入是0還是1，將分別轉(zhuǎn)到兩個(gè)不同的新?tīng)顟B(tài)S1和S2，從S1或S2出發(fā)，接收到第二個(gè)碼元后，又根據(jù)是0還是1，又轉(zhuǎn)到兩個(gè)不同的新?tīng)顟B(tài)，類推

46、到接收到的第三、第四碼元碼元后電路執(zhí)行同樣的動(dòng)作。在接收到第四個(gè)碼元后，根據(jù)所接收的代碼判斷是否是非法碼而確定其輸出是否為1，并且電路回到初始狀態(tài)S0，準(zhǔn)備接受新的一組碼組。 根據(jù)上面的分析很容易作出原始狀態(tài)和狀態(tài)表了。這樣做出的原始狀態(tài)表有15個(gè)狀態(tài)，經(jīng)過(guò)化簡(jiǎn)后只剩下6個(gè)狀態(tài)?；?jiǎn)后的狀態(tài)表如表（一）。由簡(jiǎn)化狀態(tài)表，根據(jù)狀態(tài)分配原則，可得許多分配方案，其中一種分配方案如表（二），得到的結(jié)果是：不過(guò)這不是最簡(jiǎn)分配方案，起碼還有12種比它簡(jiǎn)的分配方案。要求同學(xué)們?cè)O(shè)計(jì)時(shí)的分配方案比該方案好。 XS01AB/0B/0BC/0D/0CE/0F/0DF/0F/0EA/0A/0FA/0A/1表（一）簡(jiǎn)化狀

47、態(tài)表表（一）分配方案的一種Q3Q2Q10001111001ADCBFEXX四、實(shí)驗(yàn)方法本檢測(cè)電路是同步時(shí)序電路。同步時(shí)序電路的特點(diǎn)是時(shí)鐘脈沖同時(shí)送到各觸發(fā)器的CP端。時(shí)鐘脈沖CP與數(shù)據(jù)X的關(guān)系應(yīng)如圖（一）所示。即出現(xiàn)的數(shù)據(jù)X穩(wěn)定后，才允許檢測(cè)時(shí)鐘的出現(xiàn)，且時(shí)鐘作用期間不允許數(shù)據(jù)變化。11101234圖（一） 如圖（二）為本實(shí)驗(yàn)框圖。本電路為米里時(shí)序電路，其輸出F取決于電路的現(xiàn)態(tài)和數(shù)據(jù)的即時(shí)輸入。這種輸出有時(shí)是會(huì)出錯(cuò)的。如圖（一）數(shù)據(jù)輸入(0111)2=(7)10，是合法碼，如果我們把圖（一）與表（一）結(jié)合起來(lái)看：1CP后，電路從A態(tài)變成B態(tài)，輸出0；2CP后變成D態(tài)，輸出0；3CP后變成F態(tài)，

48、這8421碼檢測(cè)電路 D FF至顯示1XCP圖（二）74LS74時(shí)由于圖（一）中的X=1還沒(méi)有改變，圖中的陰影部分的時(shí)間內(nèi)將有F=1輸出，直至X=0；為止4CP后電路回到A態(tài)。顯然，這次F=1的輸出是錯(cuò)誤的。為防止這種錯(cuò)誤的輸出，圖（二）中我們把最后輸出采用了觸發(fā)器鎖存后再輸出F。只有當(dāng)4CP的上升沿到達(dá)的瞬間，電路處于F態(tài)，X=1，CP的上升沿到達(dá)后才會(huì)使F=1，下組1CP的全沿使F=0。當(dāng)然，也可用CP去選通F后輸出，以防出錯(cuò)。 靜態(tài)測(cè)試：可將輸入X連接到邏輯模擬開(kāi)關(guān)，CP連接到實(shí)驗(yàn)箱手動(dòng)單步脈沖。輸入碼組時(shí)應(yīng)從初始狀態(tài)(A)開(kāi)始，如按表（二）分配方案，則Q3Q2Q1=000。例如，輸入非法碼（1010）2=（10）10。數(shù)據(jù)按0101順序輸入，連接X(jué)的模擬開(kāi)關(guān)的位置變化為：0101，X每一改變輸入一個(gè)脈沖。電路的狀態(tài)轉(zhuǎn)換為：ABDFA，即Q3Q2Q1狀態(tài)變化為：000001010100000。 按上述方法，輸入不同的碼組，檢測(cè)電路是否正常工作。 動(dòng)態(tài)測(cè)試：將74LS197的QC與X連接，時(shí)鐘脈沖由CPA輸入，QA連接CPB，由