微機(jī)原理第5章 半導(dǎo)體存儲(chǔ)器及其接口課件

1、半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器及其接口及其接口教學(xué)重點(diǎn)存儲(chǔ)器的分類存儲(chǔ)器的分類RAM存儲(chǔ)器及其接口存儲(chǔ)器及其接口了解只讀存儲(chǔ)器了解只讀存儲(chǔ)器ROM半導(dǎo)體存儲(chǔ)器概述半導(dǎo)體存儲(chǔ)器概述存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中用來存儲(chǔ)信息的部存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中用來存儲(chǔ)信息的部件（存放件（存放0、1形式的二進(jìn)制編碼），它是形式的二進(jìn)制編碼），它是計(jì)算機(jī)中的重要硬件資源。計(jì)算機(jī)中的重要硬件資源。從存儲(chǔ)程序式的馮從存儲(chǔ)程序式的馮.諾依曼經(jīng)典結(jié)構(gòu)而言，諾依曼經(jīng)典結(jié)構(gòu)而言，沒有存儲(chǔ)器，就無法構(gòu)成現(xiàn)代計(jì)算機(jī)。沒有存儲(chǔ)器，就無法構(gòu)成現(xiàn)代計(jì)算機(jī)。存儲(chǔ)器的分類1、按存取速度和在計(jì)算機(jī)系統(tǒng)中的地位分類、按存取速度和在計(jì)算機(jī)系統(tǒng)中的地位分類 兩大

2、類：內(nèi)存（主存）和外存（輔存）兩大類：內(nèi)存（主存）和外存（輔存）內(nèi)存內(nèi)存：CPU可以通過系統(tǒng)總線直接訪問的存儲(chǔ)器，可以通過系統(tǒng)總線直接訪問的存儲(chǔ)器，用以存儲(chǔ)計(jì)算機(jī)當(dāng)前正在使用的程序或數(shù)據(jù)。用以存儲(chǔ)計(jì)算機(jī)當(dāng)前正在使用的程序或數(shù)據(jù)。 速度快，容量小，成本高速度快，容量小，成本高外存外存：用來存放相對(duì)來說不經(jīng)常使用的程序和數(shù)據(jù)，用來存放相對(duì)來說不經(jīng)常使用的程序和數(shù)據(jù)，或需要長期保存的信息。外存只與內(nèi)存交換信息，或需要長期保存的信息。外存只與內(nèi)存交換信息，不能被不能被CPU直接訪問。直接訪問。 速度較慢，容量大（海量存儲(chǔ)器），成本低速度較慢，容量大（海量存儲(chǔ)器），成本低在微機(jī)系統(tǒng)中，存儲(chǔ)器有三個(gè)層次在

3、微機(jī)系統(tǒng)中，存儲(chǔ)器有三個(gè)層次: 1、輔助存儲(chǔ)器（外存）、輔助存儲(chǔ)器（外存） 2、主存儲(chǔ)器（內(nèi)存）、主存儲(chǔ)器（內(nèi)存） 3、高速緩沖器（高緩）、高速緩沖器（高緩） 高緩速度最快、同樣容量最小。解決了高緩速度最快、同樣容量最小。解決了存儲(chǔ)器與存儲(chǔ)器與CPU在速度上的協(xié)調(diào)性。在速度上的協(xié)調(diào)性。CPUCACHE主存（內(nèi)存）主存（內(nèi)存）輔存（外存）輔存（外存）按按存儲(chǔ)介質(zhì)存儲(chǔ)介質(zhì)分類：分類：半導(dǎo)體存儲(chǔ)器；半導(dǎo)體存儲(chǔ)器； 磁表面存儲(chǔ)器：(如磁帶，磁盤，磁鼓，磁卡等）； 光表面存儲(chǔ)器（CDROM）； 按存取方式分類：按存取方式分類： 隨機(jī)存儲(chǔ)器（隨機(jī)存儲(chǔ)器（RAM） 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM5.1.1

4、半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體半導(dǎo)體存儲(chǔ)器存儲(chǔ)器只讀存儲(chǔ)器只讀存儲(chǔ)器 （ROM）隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）雙極性雙極性MOS掩膜式掩膜式ROM一次性可編程一次性可編程ROM（PROM） 紫外線擦除可編程紫外線擦除可編程ROM（EPROM）電擦除可編程電擦除可編程ROM（EEPROM）FLASH ROM5.1.1 半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類1. RAM按制造工藝可分為按制造工藝可分為雙極型：雙極型：速度快速度快、集成度低、功耗大，一般用在、集成度低、功耗大，一般用在高檔微機(jī)中或用做高檔微機(jī)中或用做CacheMOS型：速度慢、型：速度慢、集成度高集成度高、功耗低。

5、功耗低。微機(jī)的主微機(jī)的主存儲(chǔ)器一般為它。根據(jù)是否有刷新電路又可分為：存儲(chǔ)器一般為它。根據(jù)是否有刷新電路又可分為：靜態(tài)靜態(tài)RAM：以六管構(gòu)成的觸發(fā)器作為基本存儲(chǔ)電路，：以六管構(gòu)成的觸發(fā)器作為基本存儲(chǔ)電路，存儲(chǔ)的信息相對(duì)穩(wěn)定，無需刷新電路；速度比存儲(chǔ)的信息相對(duì)穩(wěn)定，無需刷新電路；速度比DRAM快快但集成度不如但集成度不如DRAM，功耗也較，功耗也較DRAM為大。為大。動(dòng)態(tài)動(dòng)態(tài)RAM：以單管線路構(gòu)成其基本的存儲(chǔ)電路，因此：以單管線路構(gòu)成其基本的存儲(chǔ)電路，因此集成度高，成本也相對(duì)便宜。但其中的信息易消失，故集成度高，成本也相對(duì)便宜。但其中的信息易消失，故需要專門的硬件刷新電路。需要專門的硬件刷新電路。

6、讀寫存儲(chǔ)器讀寫存儲(chǔ)器RAM小結(jié)小結(jié)組成單元組成單元速度速度 集成度集成度 刷新刷新應(yīng)用應(yīng)用雙極性雙極性RAM晶體管觸發(fā)晶體管觸發(fā)器器最快最快低低不要不要CACHESRAM六管觸發(fā)器六管觸發(fā)器快快低低不要不要小容量系統(tǒng)小容量系統(tǒng)DRAM極間電容極間電容慢慢高高要要大容量系統(tǒng)大容量系統(tǒng)2. 只讀存儲(chǔ)器只讀存儲(chǔ)器ROM掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方

7、法在采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫線進(jìn)行擦除和編程，也可多次擦寫Flash Memory（閃存）：能夠快速擦寫的閃存）：能夠快速擦寫的EEPROM，但只能按塊的方式（，但只能按塊的方式（Block）擦）擦除除5. 2 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAM結(jié)構(gòu)及工作原理結(jié)構(gòu)及工作原理分為雙極型分為雙極型RAM和和MOS型型RAMMOS型型RAM又分為又分為 SRAM和和DRAM5.2.1 SRAM速度快速度快不需要刷新：簡化了外圍不需要刷新：簡化了外圍電路。電路。片容量低、功耗大片容量低、功耗大 如圖：如圖：雙穩(wěn)態(tài)觸發(fā)器的雙穩(wěn)態(tài)觸發(fā)器的A,B兩兩管，管，A導(dǎo)通導(dǎo)通B截止，表示數(shù)截止，

8、表示數(shù)據(jù)據(jù)1，反之，反之，A截止截止B導(dǎo)通導(dǎo)通表示表示0 T1、T2構(gòu)成雙穩(wěn)態(tài)觸構(gòu)成雙穩(wěn)態(tài)觸發(fā)器，發(fā)器，T3,T4為負(fù)載管為負(fù)載管T6T8T7T5T3T4T2T1VccABD0X地址譯碼線(I/O)(I/O)接Y地址譯碼線D0 讀出時(shí)讀出時(shí)，CPU送出的地址碼經(jīng)行、列地址譯碼器譯碼，被選中的基送出的地址碼經(jīng)行、列地址譯碼器譯碼，被選中的基本存儲(chǔ)單元的行選線和列選線均為高電平，從而本存儲(chǔ)單元的行選線和列選線均為高電平，從而T5、T6、 T7、T8 均導(dǎo)通均導(dǎo)通，由觸發(fā)器的由觸發(fā)器的A、B端輸出分別驅(qū)動(dòng)端輸出分別驅(qū)動(dòng)IO和和/IO，再經(jīng)讀出放大器放大便可判別，再經(jīng)讀出放大器放大便可判別保存的信息是

9、保存的信息是0還是還是1 寫入時(shí)，寫入時(shí)，同樣由外部地址線經(jīng)譯碼后開通同樣由外部地址線經(jīng)譯碼后開通T5T8，將，將IO和和/IO分別與分別與A，B點(diǎn)相連，強(qiáng)制觸發(fā)器變換到指定的穩(wěn)定狀態(tài)，從而實(shí)現(xiàn)寫入功能。點(diǎn)相連，強(qiáng)制觸發(fā)器變換到指定的穩(wěn)定狀態(tài)，從而實(shí)現(xiàn)寫入功能。 T6T8T7T5T3T4T2T1VccABD0X地址譯碼線(I/O)(I/O)接Y地址譯碼線D0一個(gè)基本的存儲(chǔ)電路中只能存放二進(jìn)制中的一個(gè)基本的存儲(chǔ)電路中只能存放二進(jìn)制中的一個(gè)位一個(gè)位。如果要形成大容量的記憶體，就必。如果要形成大容量的記憶體，就必須將大量的存儲(chǔ)電路有規(guī)則地組織起來，這須將大量的存儲(chǔ)電路有規(guī)則地組織起來，這樣就構(gòu)成了存

10、儲(chǔ)體。樣就構(gòu)成了存儲(chǔ)體。在存儲(chǔ)體中，為了區(qū)別不同的在存儲(chǔ)體中，為了區(qū)別不同的存儲(chǔ)單元存儲(chǔ)單元，通，通過給每個(gè)單元過給每個(gè)單元一個(gè)惟一的編號(hào)一個(gè)惟一的編號(hào)地址來選地址來選擇不同的存儲(chǔ)單元。擇不同的存儲(chǔ)單元。T6T8T7T5T3T4T2T1VccABD0X地址譯碼線(I/O)(I/O)接Y地址譯碼線D0RAM的結(jié)構(gòu)示意圖的結(jié)構(gòu)示意圖地地址址寄寄存存地地址址譯譯碼碼存儲(chǔ)體存儲(chǔ)體控制電路控制電路AB數(shù)數(shù)據(jù)據(jù)寄寄存存讀讀寫寫電電路路DBOE WE CS片選端片選端CS*：有效時(shí)，可以有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫操作對(duì)該芯片進(jìn)行讀寫操作寫寫WE*（Write Enable）:控制寫操控制寫操作。有效時(shí)，數(shù)

11、據(jù)進(jìn)入芯片中作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中相當(dāng)于系統(tǒng)的相當(dāng)于系統(tǒng)的WR*。輸出輸出OE*（Output Enable）控制讀操作。有效時(shí)，芯控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出。相當(dāng)于片內(nèi)數(shù)據(jù)輸出。相當(dāng)于RD*。 存儲(chǔ)體存儲(chǔ)體存儲(chǔ)器芯片的主要部分，用來存儲(chǔ)信息存儲(chǔ)器芯片的主要部分，用來存儲(chǔ)信息 地址譯碼電路地址譯碼電路根據(jù)輸入的根據(jù)輸入的地址編碼地址編碼來選中芯片內(nèi)某個(gè)特定的來選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元存儲(chǔ)單元 片選和讀寫控制邏輯片選和讀寫控制邏輯選中存儲(chǔ)芯片，控制讀寫操作選中存儲(chǔ)芯片，控制讀寫操作每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位位（位片結(jié)構(gòu)）或多位

12、（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)存儲(chǔ)容量（一般指的是位容量）存儲(chǔ)容量（一般指的是位容量）與地址、數(shù)據(jù)線與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：個(gè)數(shù)有關(guān)： 芯片的芯片的存儲(chǔ)容量存儲(chǔ)容量2MN存儲(chǔ)單元數(shù)存儲(chǔ)單元數(shù)存儲(chǔ)單存儲(chǔ)單元的位數(shù)元的位數(shù) M：芯片的芯片的地址線根數(shù)地址線根數(shù) N：芯片的芯片的數(shù)據(jù)線根數(shù)數(shù)據(jù)線根數(shù) 地址譯碼方式示意圖（續(xù)）地址譯碼方式示意圖（續(xù)）在上圖中，存儲(chǔ)單元的大小可以是一位，也可以是多位。如在上圖中，存儲(chǔ)單元的大小可以是一位，也可以是多位。如果是多位，則在具體應(yīng)用時(shí)應(yīng)果是多位，則在具體應(yīng)用時(shí)應(yīng)將多位并起來將多位并起來。單譯碼：單譯碼：16個(gè)個(gè)4位的存儲(chǔ)單元位的

13、存儲(chǔ)單元雙譯碼：雙譯碼：1024個(gè)存儲(chǔ)單元個(gè)存儲(chǔ)單元1個(gè)存儲(chǔ)單元包個(gè)存儲(chǔ)單元包括括4個(gè)位個(gè)位也是也是1個(gè)存儲(chǔ)單元個(gè)存儲(chǔ)單元SRAM芯片6264NCA12A7A6A5A4A3A2A1A0D0D1D2GND+5V-WE-CS2A8A9A11-OEA10-CS1D7D6D5D4D312345678910111213142827262524232221201918171615存儲(chǔ)容量為： 8K828個(gè)引腳：13 根地址線 A12A08 根數(shù)據(jù)線 D7D02 根片選 -CS1、-CS2讀寫 -WE、-OE6264 一個(gè)實(shí)際的例子一個(gè)實(shí)際的例子-Intel 6264HM6264: 256B*32*8B =

14、 8K*8B即：需要即：需要12位（根）地址線，位（根）地址線，8K= 213 A0-A12有有8位（根）數(shù)據(jù)線，位（根）數(shù)據(jù)線，I/O 0-7一個(gè)實(shí)際的例子一個(gè)實(shí)際的例子-Intel 2114Intel 2114是一個(gè)是一個(gè)1K4位的位的SRAM。其外。其外部引腳圖如圖部引腳圖如圖6-8所示。所示。存儲(chǔ)容量存儲(chǔ)容量為為10244位位18個(gè)個(gè)引腳：引腳：10根地址線根地址線A9A04根數(shù)據(jù)線根數(shù)據(jù)線I/O4I/O1：相當(dāng)相當(dāng)于于D0D3片選片選CS*讀寫讀寫WE*：當(dāng)其為低電平時(shí)，：當(dāng)其為低電平時(shí)，寫入數(shù)據(jù)；為高電平時(shí)，讀寫入數(shù)據(jù)；為高電平時(shí)，讀出數(shù)據(jù)；出數(shù)據(jù)；1234567891817161

15、51413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND5.2.2 DRAM片容量高片容量高需要刷新需要刷新 用電容存儲(chǔ)電荷原理保存信息。用電容存儲(chǔ)電荷原理保存信息。 將晶體管電容的充電狀態(tài)和放電狀態(tài)分將晶體管電容的充電狀態(tài)和放電狀態(tài)分別作為別作為1和和0一、動(dòng)態(tài)一、動(dòng)態(tài)RAM的基本存的基本存儲(chǔ)單元儲(chǔ)單元 單管動(dòng)態(tài)單管動(dòng)態(tài)RAM的基本的基本存儲(chǔ)單元，由一支存儲(chǔ)單元，由一支MOS管管T和電容和電容C s組成。組成。 信息儲(chǔ)在電容信息儲(chǔ)在電容Cs上上。地址譯碼線。地址譯碼線(行線行線)有效有效時(shí)選中該單元，使時(shí)選中該單元，使T管導(dǎo)管導(dǎo)通

16、，電容通，電容CS和數(shù)據(jù)線和數(shù)據(jù)線D連通。連通。寫入時(shí)寫入時(shí)，外部驅(qū)動(dòng)數(shù)據(jù)線，外部驅(qū)動(dòng)數(shù)據(jù)線D，并由，并由D對(duì)電容對(duì)電容cs充電充電或放電，改變其所存儲(chǔ)的信息。或放電，改變其所存儲(chǔ)的信息。 讀出時(shí)讀出時(shí)，電容，電容C s經(jīng)數(shù)據(jù)線經(jīng)數(shù)據(jù)線D對(duì)數(shù)據(jù)線上的外部寄對(duì)數(shù)據(jù)線上的外部寄生電容生電容Cd充電或放電，從而改變外部寄生電容充電或放電，從而改變外部寄生電容Cd上的電壓，讀出所存儲(chǔ)的信息。上的電壓，讀出所存儲(chǔ)的信息。 電容電容Cs的容量不可能很大，每次輸出的容量不可能很大，每次輸出都會(huì)使都會(huì)使Cs上原有的電荷泄放存儲(chǔ)的內(nèi)容上原有的電荷泄放存儲(chǔ)的內(nèi)容就被破壞就被破壞(也即讀出是也即讀出是“破壞性讀出破

17、壞性讀出”)。 為此每次讀出后都需要進(jìn)行再生為此每次讀出后都需要進(jìn)行再生(重新重新寫入寫入)，以恢復(fù)，以恢復(fù)CS上的充放電狀態(tài)。上的充放電狀態(tài)。動(dòng)態(tài)動(dòng)態(tài)RAM 存儲(chǔ)器存儲(chǔ)器2164A存儲(chǔ)容量為存儲(chǔ)容量為64K116個(gè)個(gè)引腳：引腳：8根地址線根地址線A7A0（）1根數(shù)據(jù)輸入線根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線根數(shù)據(jù)輸出線DOUT行地址選通行地址選通列地址選通列地址選通讀寫控制讀寫控制WE*電源線電源線VDD地線地線VSSN/CDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5A712345678161514131211109注：注：2164A沒有專門的片選信號(hào)。沒有專門的

18、片選信號(hào)。當(dāng)當(dāng)CAS*信號(hào)有效時(shí)，即認(rèn)為是片信號(hào)有效時(shí)，即認(rèn)為是片選信號(hào)。選信號(hào)。DRAM 2164A的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)128128存儲(chǔ)矩陣128讀出放大器1/2(1/128列譯碼器)128讀出放大器128128存儲(chǔ)矩陣1/128行譯碼器1/128行譯碼器128128存儲(chǔ)矩陣128讀出放大器1/2(1/128列譯碼器)128讀出放大器128128存儲(chǔ)矩陣A0A1A2A3A4A5A6A78位地址鎖存器1/4 I/O門輸出緩沖器VDDVSS行時(shí)鐘緩沖器列時(shí)鐘緩沖器寫允許時(shí) 鐘緩沖器數(shù)據(jù)輸入緩沖器RASCASWEDINDOUT2164內(nèi)部共有內(nèi)部共有4個(gè)個(gè)128128的存儲(chǔ)矩陣的存儲(chǔ)矩陣構(gòu)成。每個(gè)

19、構(gòu)成。每個(gè)128128的存儲(chǔ)矩陣有的存儲(chǔ)矩陣有7條條行地址和行地址和7條列地址線進(jìn)行選擇。條列地址線進(jìn)行選擇。當(dāng)給定一個(gè)當(dāng)給定一個(gè)16位地址時(shí)，行地址的低位地址時(shí)，行地址的低7位位(RA6RA0)從每個(gè)矩陣中從每個(gè)矩陣中選擇一行，列選擇一行，列地址的低地址的低7位位(CA6CA0)從每個(gè)矩陣中從每個(gè)矩陣中選擇一列，選擇一列，每個(gè)矩陣中被選擇的行和被選擇每個(gè)矩陣中被選擇的行和被選擇的列交匯處的單元被選中的列交匯處的單元被選中，最后由，最后由4選選1的的 I0門從門從4個(gè)矩陣的被選單元中選定一個(gè)個(gè)矩陣的被選單元中選定一個(gè)(由由RA7和和CA7控制控制)，進(jìn)行讀或?qū)?。，進(jìn)行讀或?qū)憽RAM 2164

20、的讀周期的讀周期存儲(chǔ)地址需要分兩批傳送存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)行地址選通信號(hào)RAS*有效，開始傳送行地址有效，開始傳送行地址隨后，列地址選通信號(hào)隨后，列地址選通信號(hào)CAS*有效，傳送列地址，有效，傳送列地址，CAS*相當(dāng)于片選信號(hào)相當(dāng)于片選信號(hào)讀寫信號(hào)讀寫信號(hào)WE*讀有效讀有效數(shù)據(jù)從數(shù)據(jù)從DOUT引腳輸出引腳輸出TRC:RAS有效到數(shù)有效到數(shù)據(jù)讀取時(shí)間據(jù)讀取時(shí)間TRAS:RAS保持時(shí)間保持時(shí)間TRCD:RAS與與CAS信號(hào)間隔時(shí)間信號(hào)間隔時(shí)間TASR:行地址領(lǐng)先于行地址領(lǐng)先于RAS的時(shí)間的時(shí)間TRAH:行地址在行地址在RAS后的保持時(shí)間后的保持時(shí)間TCAH:列地址在列地址在CAS后

21、的保持時(shí)間后的保持時(shí)間DRAM 2164的寫周期的寫周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存儲(chǔ)地址需要分兩批傳送存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)行地址選通信號(hào)RAS*有效，開始傳送行地址有效，開始傳送行地址隨后，列地址選通信號(hào)隨后，列地址選通信號(hào)CAS*有效，傳送列地址有效，傳送列地址讀寫信號(hào)讀寫信號(hào)WE*寫有效寫有效數(shù)據(jù)從數(shù)據(jù)從DIN引腳進(jìn)入存儲(chǔ)單元引腳進(jìn)入存儲(chǔ)單元DRAM 2164的讀修改寫周期的讀修改寫周期TWCSTDS列地址列地址地址地址 TWRTCAHTASCTASRTR

22、AHTCASTRCDTRCTRASTDHDINWECASRASTRACDRAM 2164的刷新的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“僅行地址有效僅行地址有效”方法刷新方法刷新行地址選通行地址選通RAS*有效，傳送行地址有效，傳送行地址列地址選通列地址選通CAS*無效，沒有列地址無效，沒有列地址芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新沒有數(shù)據(jù)輸入輸出沒有數(shù)據(jù)輸入輸出存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新DRAM必須每隔固定時(shí)間就刷新必須每隔固定時(shí)間就刷新5.3 只讀存儲(chǔ)器只讀存儲(chǔ)器ROM結(jié)構(gòu)及

23、工作原理結(jié)構(gòu)及工作原理一一 ROM的分類的分類按照數(shù)據(jù)寫入方式特點(diǎn)不同，按照數(shù)據(jù)寫入方式特點(diǎn)不同，ROM可分為以下幾種：可分為以下幾種：（2）一次性可編程）一次性可編程ROM（PROM）。出廠時(shí)，）。出廠時(shí)，存儲(chǔ)內(nèi)容全為存儲(chǔ)內(nèi)容全為1（或全為（或全為0），用戶可根據(jù)自），用戶可根據(jù)自己的需要編程，但只能編程一次。己的需要編程，但只能編程一次。（1）固定）固定ROM。廠家把數(shù)據(jù)寫入存儲(chǔ)器中，。廠家把數(shù)據(jù)寫入存儲(chǔ)器中，用戶無法進(jìn)行任何修改。用戶無法進(jìn)行任何修改。（3）光可擦除可編程）光可擦除可編程ROM（EPROM）。采用?。２捎酶偶夹g(shù)生產(chǎn)的可編程存儲(chǔ)器。其內(nèi)容可通過紫外柵技術(shù)生產(chǎn)的可編程存儲(chǔ)

24、器。其內(nèi)容可通過紫外線照射而被擦除，可多次編程。線照射而被擦除，可多次編程。（4）電可擦除可編程）電可擦除可編程ROM（E2PROM）。也是采）。也是采用浮柵技術(shù)生產(chǎn)的可編程用浮柵技術(shù)生產(chǎn)的可編程ROM，但是構(gòu)成其存，但是構(gòu)成其存儲(chǔ)單元的是隧道儲(chǔ)單元的是隧道MOS管，是用電擦除，并且擦除管，是用電擦除，并且擦除的 速 度 要 快 的 多 （ 一 般 為 毫 秒 數(shù) 量 級(jí) ） 。的 速 度 要 快 的 多 （ 一 般 為 毫 秒 數(shù) 量 級(jí) ） 。E2PROM的電擦除過程就是改寫過程，它具有的電擦除過程就是改寫過程，它具有ROM的非易失性，又具備類似的非易失性，又具備類似RAM的功能，可的功能

25、，可以隨時(shí)改寫（可重復(fù)擦寫以隨時(shí)改寫（可重復(fù)擦寫1萬次以上）。萬次以上）。（5）快閃存儲(chǔ)器（）快閃存儲(chǔ)器（Flash Memory）。也是）。也是采用浮柵型采用浮柵型MOS管，存儲(chǔ)器中數(shù)據(jù)的擦除管，存儲(chǔ)器中數(shù)據(jù)的擦除和寫入是分開進(jìn)行的，數(shù)據(jù)寫入方式與和寫入是分開進(jìn)行的，數(shù)據(jù)寫入方式與EPROM相同，一般一只芯片可以擦除相同，一般一只芯片可以擦除/寫寫入入10萬次以上。萬次以上。1.ROM的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)由地址譯碼器和存儲(chǔ)矩陣組成。由地址譯碼器和存儲(chǔ)矩陣組成。0單元1單元i單元單元2 1nWWWWD DD01in2 101b1位線存儲(chǔ)單元存儲(chǔ)單元.字線輸出數(shù)據(jù)輸1AA器.地入址譯0n1地碼址

26、A.二二ROM的結(jié)構(gòu)及工作原理的結(jié)構(gòu)及工作原理（1） 掩膜式只讀存儲(chǔ)器掩膜式只讀存儲(chǔ)器MROM的內(nèi)容是由生產(chǎn)廠家按用戶要求在芯片的生產(chǎn)過程中寫入的，寫入后不能修改。 V D D 字 線 0 字 線 1 字 線 2 字 線 3 位 線 1 位 線 2 位 線 3 位 線 4 D3 D2 D1 D0 A 0 A 1 字 線 地 址 譯 碼 器 字 線 4 掩膜掩膜ROM的內(nèi)容的內(nèi)容（2） EPROM（可擦除可編程（可擦除可編程ROM）頂部開有一個(gè)圓形的石英窗口，用于紫外線透頂部開有一個(gè)圓形的石英窗口，用于紫外線透過擦除原有信息過擦除原有信息一般使用專門的編程器（燒寫器）進(jìn)行編程，一般使用專門的編程

27、器（燒寫器）進(jìn)行編程，編程后，應(yīng)該貼上不透光封條編程后，應(yīng)該貼上不透光封條出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1，編程就是將某些單元寫入信息編程就是將某些單元寫入信息0EPROM基本存儲(chǔ)電路基本存儲(chǔ)電路 源 N+N+漏基片SiO2浮柵控制柵EPROM芯片芯片2716存儲(chǔ)容量為存儲(chǔ)容量為2K824個(gè)個(gè)引腳：引腳：11根地址線根地址線A10A08根數(shù)據(jù)線根數(shù)據(jù)線DO7DO0片選片選/編程編程CE*/PGM讀寫讀寫OE*編程電壓編程電壓VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO31234567891011122423222

28、12019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片芯片2764存儲(chǔ)容量為存儲(chǔ)容量為8K828個(gè)個(gè)引腳：引腳：13根地址線根地址線A12A08根數(shù)據(jù)線根數(shù)據(jù)線D7D0片選片選CE*編程編程PGM*讀寫讀寫OE*編程電壓編程電壓VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615EPROM芯片芯片272561 12 23 34 45 56 67 78 89 91010

29、111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引腳圖引腳圖A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6

30、D6D5D5D4D4D3D3D2D2D1D1D0D02725627256邏輯圖邏輯圖（3） EEPROM（電可擦除可編程（電可擦除可編程ROM）用加電方法，進(jìn)行在線（無需拔下，直接用加電方法，進(jìn)行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成）在電路中）擦寫（擦除和編程一次完成）有字節(jié)擦寫、塊擦寫和整片擦寫方法有字節(jié)擦寫、塊擦寫和整片擦寫方法并行并行EEPROM：多位同時(shí)進(jìn)行：多位同時(shí)進(jìn)行串行串行EEPROM：只有一位數(shù)據(jù)線：只有一位數(shù)據(jù)線EEPROM芯片芯片2817A存儲(chǔ)容量為存儲(chǔ)容量為2K828個(gè)個(gè)引腳：引腳：11根地址線根地址線A10A08根數(shù)據(jù)線根數(shù)據(jù)線I/O7I/O0片選片選

31、CE*讀寫讀寫OE*、WE*狀態(tài)輸出狀態(tài)輸出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM芯片芯片2864A存儲(chǔ)容量為存儲(chǔ)容量為8K828個(gè)個(gè)引腳：引腳：13根地址線根地址線A12A08根數(shù)據(jù)線根數(shù)據(jù)線I/O7I/O0片選片選CE*讀寫讀寫OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5

32、A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615（4）Flash ROM：閃存：閃存Flash：閃存與EEPROM的區(qū)別：容量大與RAM的區(qū)別：壽命較短，編程較慢發(fā)展速度驚人，目前單片容量已達(dá)幾Gb 5.4 半導(dǎo)體存儲(chǔ)器與半導(dǎo)體存儲(chǔ)器與CPU的接口技術(shù)的接口技術(shù)在將在將RAM與與CPU連接時(shí)，主要連接以下三連接時(shí)，主要連接以下三個(gè)部分的信號(hào)線：個(gè)部分的信號(hào)線：數(shù)據(jù)線數(shù)據(jù)線 地址線地址線 讀寫控制線讀寫控制線注意：注意： ！這是本章的重點(diǎn)內(nèi)容這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與與CPU的連接的連接

33、譯碼方法同樣適合譯碼方法同樣適合I/O端口端口5.4.1 RAM與與CPU的連接的連接存儲(chǔ)芯片與存儲(chǔ)芯片與CPU總線的連接，還要考慮以總線的連接，還要考慮以下方面的問題：下方面的問題：CPU的總線驅(qū)動(dòng)能力有限，因此應(yīng)考慮的總線驅(qū)動(dòng)能力有限，因此應(yīng)考慮CPU能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的連接器件。能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的連接器件。必要時(shí)就要加上緩沖器。必要時(shí)就要加上緩沖器。CPU能否與存儲(chǔ)器的存取速度相配合。如果能否與存儲(chǔ)器的存取速度相配合。如果不能滿足，可以考慮更換芯片，或在總線周不能滿足，可以考慮更換芯片，或在總線周期中插入等待狀態(tài)期中插入等待狀態(tài)TW 存儲(chǔ)芯片與數(shù)據(jù)線的連接存儲(chǔ)芯片與

34、數(shù)據(jù)線的連接假設(shè)假設(shè)CPU是是8位字長的位字長的8080，8位數(shù)據(jù)總線，位數(shù)據(jù)總線，16根地址線根地址線若芯片的數(shù)據(jù)線正好若芯片的數(shù)據(jù)線正好8根：根：一次可從芯片中訪問到一次可從芯片中訪問到8位數(shù)據(jù)位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足若芯片的數(shù)據(jù)線不足8根：根：一次不能從一個(gè)芯片中訪問到一次不能從一個(gè)芯片中訪問到8位數(shù)據(jù)位數(shù)據(jù)利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位這個(gè)擴(kuò)充方式簡稱這個(gè)擴(kuò)充方式簡稱“位擴(kuò)充位擴(kuò)充”（1）位擴(kuò)充）位擴(kuò)充存儲(chǔ)芯片的字存儲(chǔ)芯片的字(單元單元)數(shù)滿足要求而位數(shù)不夠數(shù)滿足要求而位數(shù)不夠，需要對(duì)每個(gè)存儲(chǔ)單元的位數(shù)進(jìn)行

35、擴(kuò)展。，需要對(duì)每個(gè)存儲(chǔ)單元的位數(shù)進(jìn)行擴(kuò)展。2114（1）A9A0I/O4I/O1片選片選D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE2114容量容量1K*4， 2片擴(kuò)展為片擴(kuò)展為1K*8位擴(kuò)展：擴(kuò)展：將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。位擴(kuò)展特點(diǎn)：位擴(kuò)展特點(diǎn)：存儲(chǔ)器的單元數(shù)不變，位數(shù)增加存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。而如果總的單元容量不足而如果總的單元容量不足則需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量，用存儲(chǔ)芯則需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量，用存儲(chǔ)芯片的片的片選片選端對(duì)多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址；端對(duì)多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址；這種

36、擴(kuò)充簡稱為這種擴(kuò)充簡稱為“”或或“”字?jǐn)U展字?jǐn)U展：芯片的位數(shù)滿足要求而字：芯片的位數(shù)滿足要求而字(單元單元)數(shù)不夠，數(shù)不夠，需要對(duì)存儲(chǔ)單元數(shù)進(jìn)行擴(kuò)展。需要對(duì)存儲(chǔ)單元數(shù)進(jìn)行擴(kuò)展。擴(kuò)展原則：擴(kuò)展原則： 將每個(gè)芯片的地址線、數(shù)據(jù)線、控制將每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，線并聯(lián)，僅片選端分別引出僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。據(jù)不同的地址范圍。Y001ABBCG1G2AG2BY7Y6Y5Y4Y3Y2Y11A15A14A13A12A11A10A0IO/MRDD7D0A10A0A10A0A10A0CSO7O0O7O0O7O0PD/PGMPD/PGMPD/PGMC

37、SCSEPROM12716EPROM22716EPROM3271674LS138圖圖6.18 EPROM與與CPU的連接的連接 將每個(gè)芯片的將每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)地址線、數(shù)據(jù)線、控制線并聯(lián)，僅，僅片片選端分別引出選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。(3) 字位同時(shí)擴(kuò)展字位同時(shí)擴(kuò)展 存儲(chǔ)芯片的位數(shù)和字?jǐn)?shù)都不滿足要求，存儲(chǔ)芯片的位數(shù)和字?jǐn)?shù)都不滿足要求，需要對(duì)位數(shù)和字?jǐn)?shù)同時(shí)進(jìn)行擴(kuò)展。需要對(duì)位數(shù)和字?jǐn)?shù)同時(shí)進(jìn)行擴(kuò)展。 擴(kuò)展的方法擴(kuò)展的方法：先進(jìn)行位擴(kuò)展先進(jìn)行位擴(kuò)展，即組成一個(gè)，即組成一個(gè)滿足位數(shù)要求的存儲(chǔ)芯片組，滿足位數(shù)要求的存儲(chǔ)芯片組，再

38、再用這個(gè)芯用這個(gè)芯片組片組進(jìn)行字?jǐn)U展進(jìn)行字?jǐn)U展，以構(gòu)成一個(gè)既滿足位數(shù)，以構(gòu)成一個(gè)既滿足位數(shù)又滿足字?jǐn)?shù)的存儲(chǔ)器。又滿足字?jǐn)?shù)的存儲(chǔ)器。擴(kuò)展存儲(chǔ)器所需存儲(chǔ)芯片的數(shù)量計(jì)算：擴(kuò)展存儲(chǔ)器所需存儲(chǔ)芯片的數(shù)量計(jì)算： 若用一個(gè)容量為若用一個(gè)容量為mKn位的存儲(chǔ)芯片位的存儲(chǔ)芯片構(gòu)成容量為構(gòu)成容量為MKN位（假設(shè)位（假設(shè)Mm，Nn，即需字位同時(shí)擴(kuò)展）的存儲(chǔ)器，則這個(gè)存即需字位同時(shí)擴(kuò)展）的存儲(chǔ)器，則這個(gè)存儲(chǔ)器所需要的存儲(chǔ)芯片數(shù)為儲(chǔ)器所需要的存儲(chǔ)芯片數(shù)為 (Mm)(Nn)。特例：對(duì)于位擴(kuò)展：因?yàn)?，特例：?duì)于位擴(kuò)展：因?yàn)?，Mm，Nn，則所需芯片數(shù)為則所需芯片數(shù)為Nn；對(duì)于字?jǐn)U展：因?yàn)椋?；?duì)于字?jǐn)U展：因?yàn)椋琋n，Mm，則所

39、需芯片數(shù)為，則所需芯片數(shù)為Mm。&A14A15A12A11A10A9A0D7D4WEIO/MY00ABBCG1G2AG2BY7Y6Y5Y4Y3Y2Y1174LS138圖圖RAM 2114與與CPU的連接的連接A13I/O4I/O1A9A0RAM22114CSWEI/O4I/O1A9A0RAM32114CSWEI/O4I/O1A9A0RAM42114CSWEI/O4I/O1A9A0RAM12114CSWEA9A0I/O4I/O1RAM22114CSWEA9A0I/O4I/O1RAM32114CSWEA9A0I/O4I/O1RAM42114CSWEA9A0I/O4I/O1RAM12114C

40、SWED3D02114靜態(tài)靜態(tài)RAM芯片構(gòu)成芯片構(gòu)成4K8位存儲(chǔ)器，位存儲(chǔ)器， 地址為地址為2000H2FFFH 實(shí)際上就是與三總線中相關(guān)信號(hào)的連接。實(shí)際上就是與三總線中相關(guān)信號(hào)的連接。1）存儲(chǔ)器與）存儲(chǔ)器與CPU控制總線的連接控制總線的連接 在控制總線中，與存儲(chǔ)器相連的信號(hào)為數(shù)在控制總線中，與存儲(chǔ)器相連的信號(hào)為數(shù)不多，如不多，如8086/8088最小方式下的最小方式下的M/IO(8088為為IO/ M)、RD和和WR 最大方式下的最大方式下的MRDC、MWTC、IORC和和IOWC等，連接非常方便，有時(shí)這些控制線等，連接非常方便，有時(shí)這些控制線(如如M/IO)也與地址線一同參與地址譯碼，生成

41、片也與地址線一同參與地址譯碼，生成片選信號(hào)。選信號(hào)。擴(kuò)展的存儲(chǔ)器與擴(kuò)展的存儲(chǔ)器與CPU的連接的連接2）存儲(chǔ)器與）存儲(chǔ)器與CPU數(shù)據(jù)總線的連接數(shù)據(jù)總線的連接 CPU數(shù)據(jù)總線不相同，連接不一樣。數(shù)據(jù)總線不相同，連接不一樣。8086CPU的的16數(shù)據(jù)總線，其高數(shù)據(jù)總線，其高8位數(shù)據(jù)線位數(shù)據(jù)線D15-D8接存儲(chǔ)器的奇地址體接存儲(chǔ)器的奇地址體低低8位數(shù)據(jù)線位數(shù)據(jù)線D7-D0接存儲(chǔ)器的偶地址體，接存儲(chǔ)器的偶地址體， 根據(jù)根據(jù)BHE(BHE(選擇奇地址庫選擇奇地址庫) )和和A0(A0(選擇偶地址庫選擇偶地址庫) )的不同狀態(tài)組合決定對(duì)存儲(chǔ)器做字操作還是字節(jié)的不同狀態(tài)組合決定對(duì)存儲(chǔ)器做字操作還是字節(jié)操作操作

42、8位機(jī)和位機(jī)和8088CPU的數(shù)據(jù)總線有的數(shù)據(jù)總線有8根，根， 存儲(chǔ)器為單一存儲(chǔ)體組織，沒有高低位存儲(chǔ)器為單一存儲(chǔ)體組織，沒有高低位庫之分，故數(shù)據(jù)線的連接較簡單。庫之分，故數(shù)據(jù)線的連接較簡單。低位地址線低位地址線直接和存儲(chǔ)芯片的地址信號(hào)連直接和存儲(chǔ)芯片的地址信號(hào)連接作為片內(nèi)地址譯碼接作為片內(nèi)地址譯碼高位地址線高位地址線主要用來主要用來產(chǎn)生選片信號(hào)產(chǎn)生選片信號(hào)（稱為（稱為片間地址譯碼），以片間地址譯碼），以決定每個(gè)存儲(chǔ)芯片在決定每個(gè)存儲(chǔ)芯片在整個(gè)存儲(chǔ)單元中的地址范圍整個(gè)存儲(chǔ)單元中的地址范圍，避免各芯片，避免各芯片地址空間的重疊。地址空間的重疊。3）存儲(chǔ)器與CPU地址總線的連接地址線地址線 A9A

43、0存儲(chǔ)芯片存儲(chǔ)芯片存儲(chǔ)單元存儲(chǔ)單元 片內(nèi)譯碼（單元選）000H001H002H3FDH3FEH3FFH000000010010110111101111（1616進(jìn)制表示）進(jìn)制表示）A9A0片內(nèi)片內(nèi)10 10 位地址譯碼位地址譯碼10 10 位地址的變化：位地址的變化：全全0 - 0 - 全全1 1片內(nèi)譯碼的地址片內(nèi)譯碼的地址片內(nèi)的單元選由片內(nèi)的單元選由CPU送出的送出的N條低位地址線條低位地址線完成完成的，地址線直接接到所有存儲(chǔ)芯片的的，地址線直接接到所有存儲(chǔ)芯片的地址輸入端，而片選信號(hào)則通過地址輸入端，而片選信號(hào)則通過高位地址高位地址得到。得到。 實(shí)現(xiàn)片選譯碼（實(shí)現(xiàn)片選譯碼（片間地址譯碼）片

44、間地址譯碼）的方法的方法可分為三種：可分為三種：全譯碼法和部分譯碼法、線全譯碼法和部分譯碼法、線選法。選法。存儲(chǔ)芯片片選端的譯碼CPU要實(shí)現(xiàn)對(duì)存儲(chǔ)單元的訪問要實(shí)現(xiàn)對(duì)存儲(chǔ)單元的訪問 、首先要選擇存儲(chǔ)芯片，即進(jìn)行、首先要選擇存儲(chǔ)芯片，即進(jìn)行片選片選； 2、從選中的芯片中依地址碼選擇出相應(yīng)的存儲(chǔ)從選中的芯片中依地址碼選擇出相應(yīng)的存儲(chǔ)單元，以進(jìn)行數(shù)據(jù)的存取單元，以進(jìn)行數(shù)據(jù)的存取，這稱為，這稱為單元選單元選或或字選字選。（1） 線選譯碼線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）雖構(gòu)成簡單，但地址空間嚴(yán)重浪費(fèi)

45、雖構(gòu)成簡單，但地址空間嚴(yán)重浪費(fèi)必然會(huì)出現(xiàn)地址重復(fù)必然會(huì)出現(xiàn)地址重復(fù)一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用用線選譯碼示例線選譯碼示例A14A12A0A13(1)2764(2)2764 CECEA19A19A15A15A14 A13A12A0一個(gè)可用地址一個(gè)可用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH切記： A14 A1300的情況不能出現(xiàn)00000H01FFFH的地址不可使用（2） 譯碼的幾種方法：譯碼的幾種方法： 全譯碼全譯碼： 所有的地址線全用上，無地址

46、所有的地址線全用上，無地址重疊。重疊。 部分譯碼部分譯碼：部分高位地址沒有用，存在地：部分高位地址沒有用，存在地址重疊。址重疊。（1） 全譯碼全譯碼所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址譯碼尋址包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）存儲(chǔ)芯片的譯碼尋址（片選譯碼）采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)，但唯一的，不存在地址重復(fù)，但譯碼電路譯碼電路可能比較復(fù)雜、連線也較多可能比較復(fù)雜

47、、連線也較多1、所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址、所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址2、低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼）、低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼）3、高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）、高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）4、每個(gè)存儲(chǔ)單元的地址都是唯一的每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)，不存在地址重復(fù)5、譯碼電路可能比較復(fù)雜、連線也較多、譯碼電路可能比較復(fù)雜、連線也較多（2） 部分譯碼部分譯碼只有部分（高位）地址線參與對(duì)存儲(chǔ)只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼芯片的譯碼每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址重復(fù)），需要選取一個(gè)可用地址可簡化譯碼電路的設(shè)計(jì)可簡化譯碼電路的設(shè)計(jì)但系統(tǒng)的部分地址空間將被浪費(fèi)但系統(tǒng)的部分地址空間將被浪費(fèi)部分譯碼示例部分譯碼示例A15 A11 A10A9A0可用地址可用地址1234 00 01 10 11全全0全