第八章 可編程邏輯器件

1、數(shù)字系統(tǒng)A0An-1W0W(2n-1)D0Dm可可編編程程的的“或或”陣陣列列可可編編程程的的“與與”陣陣列列 用途：產生組合邏輯電路用途：產生組合邏輯電路用途：組合邏輯電路，用途：組合邏輯電路，有三態(tài)控制可實現(xiàn)總線連接有三態(tài)控制可實現(xiàn)總線連接可將輸出作輸入用可將輸出作輸入用用途：產生時序邏輯電路用途：產生時序邏輯電路時序邏輯電路時序邏輯電路還可便于對還可便于對“與與- -或或”輸出求反輸出求反時序邏輯電路時序邏輯電路可產生可產生A、B的十六種算術、邏輯運算的十六種算術、邏輯運算2、輸出結構類型太多，給設計和使用帶來不便。、輸出結構類型太多，給設計和使用帶來不便。2、輸出端設置了可編程的輸出邏

2、輯宏單元（、輸出端設置了可編程的輸出邏輯宏單元（OLMC）通過）通過編程可將編程可將OLMC設置成不同的工作狀態(tài)，即一片設置成不同的工作狀態(tài)，即一片GAL便可實便可實現(xiàn)現(xiàn)PAL 的的5種輸出工作模式。器件的通用性強；種輸出工作模式。器件的通用性強； GAL的優(yōu)點：的優(yōu)點：1、由于采用的是雙極型熔絲工藝，一旦編程后不能修改；、由于采用的是雙極型熔絲工藝，一旦編程后不能修改； PAL的不足：的不足：1、采用電可擦除的、采用電可擦除的E2CMOS工藝可以多次編程；工藝可以多次編程；3、GAL工作速度快，功耗小工作速度快，功耗小 GAL的電路結構與的電路結構與PAL類似，由可編程的與邏輯陣列、類似，由

3、可編程的與邏輯陣列、固定的或邏輯陣列和輸出電路組成，但固定的或邏輯陣列和輸出電路組成，但GAL的輸出端增設了的輸出端增設了可編程的的輸出邏輯宏單元（可編程的的輸出邏輯宏單元（OLMC）。通過編程可將）。通過編程可將OLMC設置為不同的工作狀態(tài)，可實現(xiàn)設置為不同的工作狀態(tài)，可實現(xiàn)PAL的所有輸出結構，的所有輸出結構，產生組合、時序邏輯電路輸出。產生組合、時序邏輯電路輸出?？删幊膛c陣列可編程與陣列（32X64位）位）2、GAL舉例舉例GAL16V8的電路結構圖的電路結構圖8個個輸輸入入緩緩沖沖器器298個反饋個反饋/輸入輸入緩沖器緩沖器8個三態(tài)個三態(tài)輸出緩沖輸出緩沖器器12198個輸出邏輯宏單個輸

4、出邏輯宏單元元OLMC輸出使能緩輸出使能緩沖器沖器可編程邏輯器件中的宏單元可編程邏輯器件中的宏單元 D Q Q 輸輸出出 C OE CLK 輸輸入入 數(shù)據選擇器數(shù)據選擇器數(shù)據選擇器乘積項數(shù)據選乘積項數(shù)據選擇器擇器(2(2選選1)1)輸出數(shù)據選擇輸出數(shù)據選擇器器(2(2選選1)1)三態(tài)數(shù)據選擇器三態(tài)數(shù)據選擇器(4(4選選1)1)反饋數(shù)據選擇反饋數(shù)據選擇器器(4(4選選1)1)4 4個數(shù)據選擇器：用不同的控制字實現(xiàn)不同的輸出電路結構形式個數(shù)據選擇器：用不同的控制字實現(xiàn)不同的輸出電路結構形式乘積項數(shù)據選擇器：乘積項數(shù)據選擇器：根據根據AC0和和AC1(n)決定與邏輯陣列的第一乘決定與邏輯陣列的第一乘

5、積項是否作為或門的一個輸入端。只有在積項是否作為或門的一個輸入端。只有在G1的輸出為的輸出為1時，第一時，第一乘積項是或門的一個輸入端。乘積項是或門的一個輸入端。乘積項數(shù)據選擇器乘積項數(shù)據選擇器( (2選選1)OMUX：根據：根據AC0和和AC1(n)決定決定OLMC是組合輸出還是寄存器是組合輸出還是寄存器輸出模式輸出模式輸出數(shù)據選擇器輸出數(shù)據選擇器(2選選1)OMUX三態(tài)數(shù)據選擇器三態(tài)數(shù)據選擇器(4(4選選1)1) 三態(tài)數(shù)據選擇器受三態(tài)數(shù)據選擇器受AC0和和AC1(n)的控制，用于選擇的控制，用于選擇輸出三態(tài)緩沖器的選通信輸出三態(tài)緩沖器的選通信號?？煞謩e選擇號。可分別選擇VCC、地、地、OE

6、和第一乘積項。和第一乘積項。工作AC0 AC1(n)TX（輸出）（輸出）0 1地電平地電平0 0VCC1 0OE1 1第一乘積項第一乘積項工作工作高阻高阻OE=1，工作，工作OE=0，高阻，高阻1，工作，工作0，高阻，高阻三態(tài)緩沖器三態(tài)緩沖器的工作狀態(tài)的工作狀態(tài)FMUX：根據根據AC0和和AC1(n)的不同編碼，使反向傳輸?shù)碾娦盘栆矊煌牟煌幋a，使反向傳輸?shù)碾娦盘栆矊煌７答仈?shù)據選擇器反饋數(shù)據選擇器(4選選1)OMUX1. 通用陣列邏輯（通用陣列邏輯（GAL）在在PLA和和PAL基礎上發(fā)展起來的增強型器件基礎上發(fā)展起來的增強型器件.電路設計者可根據電路設計者可根據需要編程，對宏單元的

7、內部電路進行不同模式的組合，從而使輸需要編程，對宏單元的內部電路進行不同模式的組合，從而使輸出功能具有一定的靈活性和通用性。出功能具有一定的靈活性和通用性。2. 復雜可編程邏輯器件（復雜可編程邏輯器件（CPLD）集成了多個邏輯單元塊，每個邏輯塊就相當于一個集成了多個邏輯單元塊，每個邏輯塊就相當于一個GAL器件。器件。這些邏輯塊可以通過共享可編程開關陣列組成的互連資源，實現(xiàn)這些邏輯塊可以通過共享可編程開關陣列組成的互連資源，實現(xiàn)它們之間的信息交換，也可以與周圍的它們之間的信息交換，也可以與周圍的I/O模塊相連，實現(xiàn)與芯片模塊相連，實現(xiàn)與芯片外部交換信息。外部交換信息。5. GAL的編程與開發(fā)的編

8、程與開發(fā) H HD DL L描描述述電電路路功功能能 驗驗證證、仿仿真真 排排錯錯、優(yōu)優(yōu)化化 編編譯譯 熔熔絲絲圖圖 文文件件 編編程程器器 GAL 器器件件 輸輸入入 狀狀態(tài)態(tài)表表 狀狀態(tài)態(tài)圖圖 邏邏輯輯方方程程 原原始始 設設計計要要求求 軟件工具軟件工具硬件工具硬件工具1. IOB2. CLB3. 互連資源4. SRAM可以設置為輸入可以設置為輸入/ /輸出；輸出；輸入時可設置為：同步（經觸發(fā)器）輸入時可設置為：同步（經觸發(fā)器） 異步（不經觸發(fā)器）異步（不經觸發(fā)器）本身包含了組合電路和觸發(fā)器，可構成小的時序電路本身包含了組合電路和觸發(fā)器，可構成小的時序電路將許多將許多CLB組合起來，可形成大系統(tǒng)組合起來，可形成大系統(tǒng)數(shù)據可先放在數(shù)據可先放在EPROM或或PC機中機中通電后，自行啟動通電后，自行啟動FPGA內部